KR100262964B1 - 엠펙 이미지 스케일링 장치 - Google Patents

엠펙 이미지 스케일링 장치 Download PDF

Info

Publication number
KR100262964B1
KR100262964B1 KR1019970032476A KR19970032476A KR100262964B1 KR 100262964 B1 KR100262964 B1 KR 100262964B1 KR 1019970032476 A KR1019970032476 A KR 1019970032476A KR 19970032476 A KR19970032476 A KR 19970032476A KR 100262964 B1 KR100262964 B1 KR 100262964B1
Authority
KR
South Korea
Prior art keywords
signal
clock
control
clock signal
reference clock
Prior art date
Application number
KR1019970032476A
Other languages
English (en)
Other versions
KR19990009903A (ko
Inventor
임종원
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970032476A priority Critical patent/KR100262964B1/ko
Publication of KR19990009903A publication Critical patent/KR19990009903A/ko
Application granted granted Critical
Publication of KR100262964B1 publication Critical patent/KR100262964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 서로 다른 화소 종횡비를 가진 이미지를 윈래의 이미지 화면에 가깝게 출력할 수 있는 엠펙 이미지 스케일링 장치에 관한 것이다.
본 발명의 엠펙 이미지 스케일링 장치는 서로 다른 종횡비를 갖는 디스크 매체를 판별하는 제어 수단과, 수직 동기신호와 수평 동기신호 및 기준 화소 클럭 신호를 발생하는 신호 발생수단과, 신호 발생수단에 접속되어 신호 발생수단의 제어로 선택적으로 다른 종횡비를 갖는 화소 데이터를 출력하는 출력수단과, 제어수단과 접속되어 제어수단의 제어로 기준 화소 클럭과 다른 주파수를 갖는 변환 클럭 신호를 출력수단에 공급하는 클럭 주파수 변환수단을 구비한다.
본 발명의 엠펙 이미지 스케일링 장치는 서로 다른 화소 종횡비를 가진 이미지를 종횡비를 변환하여 이미지를 원래 화면에 가깝게 출력할 수 있다.

Description

엠펙 이미지 스케일링 장치
본 발명은 대화형 컴팩트 디스크의 재생장치에 관한 것으로, 특히 서로 다른 화소 종횡비를 가진 이미지를 원래의 이미지 화면에 가깝게 출력할 수 있는 엠펙 이미지 스케일링 장치에 관한 것이다.
현재, 대화형 컴팩트 디스크(Compact Disk-Interactive ; CD-I)에서 사용하는 이미지 사이즈는 NTSC 방식으로 384×240으로서 15MHz의 기준 화소 클럭을 사용한다.
이와는 달리, 비디오 컴팩트 디스크(Video Compact Disk)에 기록된 엠펙(Moving Picture Expert Group ; 이하 "MPEG"이라 함) 이미지의 사이트는 352×240으로서 13.5MHz의 기준 화소 클럭을 기준으로 제작된다. 따라서, 대화형 컴팩트 디스크와 비디오 컴팩트 디스크의 이미지는 서로 종횡비(Aspect ratio)가 다르다. 그러므로 비디오 컴팩트 디스크를 대화형 컴팩트 디스트에서 재생시키면 다른 종횡비로 인하여 원래의 이미지보다 길게 나올 뿐만 아니라 텔레비전(TV)의 화면을 완전히 채우지 못하는 문제점이 발생한다.
제1도를 참조하여 종래 기술에 따른 컴팩트 디스크 플레이어의 재생장치에 대해서 설명하고자 한다.
제1도(a)은 비디오 컴팩트 디스크에 기록된 352×240의 종횡비를 갖는 이미지를 도시한 것으로, 이러한 이미지가 대화형 컴팩트 디스트(CD-I) 플레이어(Player)에 디스플레이 되면 제1도(b)와 같이 수직 방향으로 길게 나타난다.
비디오 컴팩트 디스크에 기록된 이미지는 13.5MHz를 기준 클럭(Clock)으로 기록되었기 때문에 15MHz의 화소 클럭(Pixel clock)을 갖는 대화형 컴팩트 디스크 플레이어에서는 종횡비의 차이로 아래위가 길쭉한 이미지로 디스플레이 되어 정상적인 이미지로 출력할 수 없다.
이러한 종래의 문제를 해결하기 위한 한 방법으로, 대화형 컴팩트 디스크 플레이어의 기준 화소 클럭을 15MHz에서 13.5MHz로 변경할 수밖에 없다.
그러나 이 방법은 이미 그래픽 이미지 데이터가 15MHz를 기준으로 MPEG 이미지와 오버레이(Overlay) 되어서 나타나는 경우가 많기 때문에 15MHz의 기준 화소 클럭을 변경할 경우에는 그래픽 이미지가 위 아래로 찌그러져 출력됨으로 이 방법을 적용할 수는 없다.
결과적으로, 대화형 컴팩트 디스크 플레이어에는 15MHz의 기준클럭을 유지한 채로 비디오 컴팩트 디스크에 기록된 이미지를 출력하여야만 한다.
따라서, 본 발명의 목적은 서로 다른 화소 종횡비를 가진 이미지를 종횡비를 변환함으로서 원래의 이미지에 가깝게 출력할 수 있는 엠펙 이미지 스케일링 장치를 제공하는데 있다.
제1도는 종래의 대화형 컴팩트 디스크 플레이어에서 출력된 비디오 컴팩트 디스크의 이미지를 나타내는 도면.
제2도는 본 발명의 실시예에 따른 엠펙 이미지 스케일링 장치를 나타내는 도면.
제3도는 본 발명의 실시예에 따른 엠펙 이미지 스케일링 장치의 클럭 변환기에서 화소 클럭을 변환시킨 예를 나타내는 파형도.
제4도는 제2도에서 클럭 변환기를 상세히 나타내는 상세 회로도.
*도면의 주요부분에 대한 부호의 설명
2 : CPU 4 : 클럭 변환기
6 : 엠펙 디코더 8 : 그래픽 프로세서
10 : 디지털/아날로그 컨버터 12 : 인코더
41 : 4비트 카운터 42, 43 : 논리곱 게이트
44 내지 48 : 부정 놀리곱 게이트
상기 목적을 달성하기 위하여, 본 발명의 엠펙 이미지 스케일링 장치는 서로 다른 종횡비를 갖는 디스크 매체를 판별하는 제어 수단과, 수직 동기신호와 수평 동기신호 및 기준 클럭 신호를 발생하는 신호 발생수단과, 신호 발생수단에 접속되어 신호 발생수단의 제어로 선택적으로 다른 종횡비를 갖는 화소 데이터를 출력하는 출력수단과, 제어수단과 접속되어 제어수단의 제어로 기준 클럭의 주파수와 다른 주파수를 갖는 변환 클럭 신호를 출력수단에 공급하는 클럭 주파수 변환수단을 구비한다.
본 발명의 엠펙 이미지 스케일링 장치의 주파수 변환기는 기준 클럭신호를 발생하는 신호 발생수단과, 기준 클럭신호의 주파수를 선택적으로 변환하도록 하는 변환수단 제어신호를 발생하는 제어수단과, 신호 발생수단에 접속되어 기준 클럭신호를 공급받아 기준 클럭신호를 계수하여 계수 값을 발생하는 계수수단과, 제어수단과 계수수단 및 신호 발생수단에 공통접속되어 제어수단의 제어에 의해 기준 클럭신호의 주파수와 다른 주파수를 갖는 변환 클럭신호를 발생하는 주파수 변환수단과, 계수수단에 접속되어 선택적으로 계수수단을 클리어 시키는 클리어 수단을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 제2도 내지 제4도를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
제2도는 본 발명의 실시예에 따른 엠펙 이미지 스케일링 장치를 나타내는 개략적인 블록도를 도시한다.
제2도의 구성에서, 본 발명의 엠펙 이미지 스케일링 장치는 중앙 처리 장치(Central Processing Unit ; 이하 "CPU"라 칭함, 2)에 직력 접속된 클럭 변환기(4)와, 클럭 변환기(4)에 병력 직렬 접속된 MPEG 디코더(6) 및 그래픽 프로세서(8)를 구비한다.
CPU(2)는 재생하려고 하는 디스크 매체의 종류를 판별하여 대화형 컴팩트 디스크이면 클럭 변환기(4)를 턴-오프(Turn-off)시키고, 재생하려는 매체가 비디오 컴팩트 디스크이면 클럭 변환기(4)를 턴-온(Turn-on)시키도록 클럭 변환기(4)에 클럭 변환기 제어신호(Converter on/off)를 공급한다.
클럭 변환기(4)는 그래팩 프로세서(8)로부터 15MHz의 화소클럭 신호를 공급받아서 CPU(2)의 제어 하에 15MHz를 그대로 MPEG 디코도(6)에 공급하거나 13.5MHz의 의사 클럭(Pseudo Clock)으로 변환하여 MPEG 디코더(6)에 공급한다.
그래픽 프로세서(8)는 그래픽을 처리하는 역할로, 수평 동기신호(Hsync)와 수직 동기신호(Vsync) 및 15MHz의 화소 클럭(Pixel clock)을 발생한다. 그리고 그래픽 프로세서(8)는 디스플레이 인에이블 신호(Display Enable)를 방생하는데, 디스플레이 인에이블 신호(Display Enable)는 그래픽 프로세서(8)가 적녹청으로 이루어진 화소 데이터(RGB)를 출력하면 디스에이블(disable)되어 있다. 이 신호에 의해 그래픽 플레인(Graphic plane)이 MPEG 이미지에 오버레이(Overlay)될 수 있는 것이다.
MPEG 디코더(6)는 MPEG 데이터를 디코딩(Decoding)하는 역할로 적녹청으로 이루어진 화소 데이터(RGB)를 디스플레이 하기 위해서는 그래픽 프로세서(8)에 동기 되어야 하므로 그래픽 프로세서(8)로부터 수평 및 수직(Hsync, Vsync) 동기신호를 공급받는다. 그래픽 프로세서(8)로부터 공급되는 디스플레이 인에이블 신호(Display Enable)가 인에이블(Enable)되어 있으면 적녹청으로 이루어진 화소 데이터(RGB)를 출력하고 디스에이블(Disable)되어 있으면 출력을 하이 임피던스(high Impedance) 상태로 만들어 화소 데이터(RGB)를 출력하지 않는다.
CPU(2)는 재생하려는 디스크 매체가 비디오 컴팩트 디스크면 클럭 변환기(4)를 구동시킨다. 클럭 변환기(4)는 그래픽 프로세서(8)로부터 공급받은 15MHz의 화소 클럭을 13.5MHz의 화소클럭으로 변환시킨다. 이 변환된 화소클럭신호는 MPEG 디코더(6)에 공급된다. 그러면 그래픽 프로세서(8)로부터의 디스플레이 인에이블 제어신호(Display Enable)가 인에이블(Enable, 예를 들어 "high"의 놀리 값)되어 있을 때, MPEG 디코더(6)는 그래픽 프로세서(8)로부터의 수평 및 수직 동기신호(Hsync, Vsync)에 맞추어 비디오 컴팩트 디스크에 기록된 화소 데이터(RGB)를 출력한다.
그리고 본 발명의 엠펙 이미지 스케일링 장치는 MPEG 디코더(6)와 그래픽 프로세서(8)에 공통접속된 디지털/아날로그 변환기(10)와, 디지털/아날로그 변환기(10)에 직렬 접속된 인코더(12)를 구비한다.
디지털/아날로그 변환기(10)는 MPEG 디코더(6)와 그래픽 프로세서(8)로부터의 디지털 형태의 화소 데이터(RGB)를 아날로그 신호로 변환한다. 인코더(12)는 출력장치에서 디스플레이할 수 있도록 디지털/아날로그 변환기(10)로부터의 아날로그 형태의 화소 데이터(RGB)를 복합 영상신호로 변환한다.
제4도는 본 발명의 엠펙 이미지 스케일링 장치에서 클럭 변환기(4)를 상세히 나타낸 상세 회로도를 도시한다.
제4도의 구성에서, 본 발명의 클럭 변환기(4)는 그래픽 프로세서(8)로부터 15MHz의 클럭을 공급받고 제1 내지 제4 계수단자(Qa내지 Qd)를 갖는 4비트 카운터(41)와, 4 비트 카운터(41)의 제1 및 제2 계수단자(Qa및 Qb)와 제4 계수단자(Qd)와 접속되어 4 비트 카운터(41)를 선택적으로 클리어(Clear)시켜 15MHz를 처음부터 계수하도록 하는 클리어 카운터부(20)와, 4 비트 카운터(41)의 제1,제2,제4 계수단자(Qa,Qb,Qd)와 클리어 카운터부(20) 및 그래픽 프로세서(8)에 공통 접속되어 선택적으로 클럭 주파수를 변환하는 클럭 주파수 변환부(30)를 구비한다.
4 비트 카운터(41)는 기준클럭이 공급되는 1A 단자와, 클리어 카운터부(20)의 출력 값이 공급되는 클리어(Clear) 단자와, 계수 값이 출력되는 제1 내지 제4 계수단자(Qa내지 Qd)를 갖는다.
그래픽 프로세서(8)로부터 발생한 15MHz의 클럭신호는 제1 노드(21)를 경유하여 4 비트 카운터(41)의 1A 단자와 제7 NAND 게이트(47)에 공통으로 공급되어 클럭 변환기(4)의 기준클럭으로 사용된다.
클럭 주파수 변환부(30)는 CPU(2)로부터 공급되는 클럭 변환기 제어신호(Converter on/off)의 논리 값에 따라 서로 다른 주파수의 클럭신호를 발생한다.
이를 위하여, 클럭 주파수 변환부(30)는 CPU(2)로부터 클럭 변환기 제어신호(Converter on/off)가 입력단자에 공급되는 제3 논리곱 게이트(이하 "AND" 게이트"라 칭함, 43)와, 제3 AND 게이트(43)의 출력단자에 자신의 입력단자가 접속되는 제5 부정 논리곱 게이트(이하 "NAND 게이트"라 칭함, 45)와, 그래픽 프로세서(8)에 자신의 일측 입력단자가 접속되고 제5 NAND 게이트(45)의 출력단에 자신의 타측 입력단자가 접속되는 제7 NAND 게이트(47)와, 제7 NAND 게이트(47)의 출력단에 자신의 입력단자가 접속되는 제8 NAND 게이트(48)를 구비한다.
제3 AND 게이트(43)의 다른 입력단자는 제3 노드(23)를 경유하여 4 비트 카운터(41)의 제4 계수단자(Qd)와 클리어 카운터부(20)에 공통접속되고, 제5 NAND 게이트(45)의 다른 입력단자는 제2 노드(22)를 경유하여 제2 계수단자(Qb)와 제3 AND 게이트(43)의 출력단자에 공통접속된다.
15MHz 또는 13.5MHz의 클럭 주파수 선택은 클럭 주파수 변환부(30)에 공급되는 CPU(2)의 클럭 변환기 제어신호(Converter on/off)의 논리 값에 따라 선택적으로 결정된다. 클럭 변환기 제어신호가 0이면 제3 AND 게이트(43)의 출력은 항상 "0"이 되고 제5 NAND 게이트(45)의 출력은 항상 "1"이 되어 제7 및 제8 NAND 게이트(47, 48)를 통해 출력되는 클럭신호는 15MHz의 주파수를 갖는 클럭신호가 출력된다.
클럭 변환기 제어신호가 1일 때, 4 비트 카운터(41)의 계수 값이 10(Qa=0, Qb=1, Qd=1)에 도달하면 제5 NAND 게이트(45)의 출력 값은 "0"으로 되며 제7 NAND 게이트(47)의 출력 값은 15MHz의 클럭 신호에 관계없이 하이(high)를 유지한다.
그리고 클럭 변환기 제어신호가 1일 때, 4 비트 카운터(41)의 계수 값이 11(Qa=1, Qb=1, Qd=1)에 도달하면 4 비트 카운터(41)가 클리어(clear)되어 최종 출력은 로우(low)로 되고, 제3도와 같이 13.5MHz의 파형을 얻는다.
제3도(a)는 그래픽 프로세서(8)로부터 4 비트 카운터(41)에 공급되는 15MHz의 기준클럭을 나타내고, 제3도(b)은 클럭 변환기 제어신호가 "1"일 때, 클럭 변환기(4)의 출력에서 나타나는 13.5MHz를 나타내는 파형도를 도시한다.
클리어 카운터부(20)는 수평 동기신호가 "0"이거나 4비트 카운터(41)의 계수 값이 11이 되었을 때, 4 비트 카운터(41)가 클리어(Clear)되면서 다시 처음부터 15MHz를 계수하게 된다.
이를 위하여, 클리어 카운터부(20)는 제3 노드(23)를 경유하여 제3 AND 게이트(43)의 입력단과 접속된 제2 AND 게이트(42)와, 제2 AND 게이트(42)의 출력단에 자신의 입력단이 접속된 제4 NAND 게이트(44)와, 제4 NAND 게이트(44)의 출력단에 자신의 입력단이 접속된 제6 NAND 게이트(46)를 구비한다.
제2 AND 게이트(42)의 다른 입력단은 제2 노드(21)를 경유하여 제2 계수단자(Qb)와 접속되어 있고, 제4 NAND 게이트(44)의 다른 입력단은 제1 계수단자(Qa)와 접속되어 있다. 제6 NAND 게이트(46)의 출력단자는 4 비트 카운터의 클리어(CLR) 단자에 접속되어 있다.
결과적으로, 본 발명의 엠펙 이미지 스케일링 장치는 화소 클럭을 매 10 클럭마다 1 클럭씩을 제거하면 그전 화소 데이터가 유지되므로 화소의 종횡비를 유지시킬 수 있게 된다.
상술한 바와 같이, 본 발명의 엠펙 이미지 스케일링 장치는 서로 다른 화소 종횡비를 가진 이미지를 종횡비를 변환함으로서 원래의 이미지에 가깝게 출력할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

  1. 서로다른 종횡비를 갖는 이미지의 화소 데이터가 기록된 디스크 매체를 판별하는 제어 수단과,
    수직 동기신호와 수평 동기신호 및 기준 클럭 신호를 발생하는 신호 발생수단과,
    상기 제어수단에 접속되어 상기 제어수단의 제어에 의해 상기 기준 클럭 신호의 주파수와 다른 주파수를 갖는 변환 클럭 신호를 출력하는 클럭 주파수 변환수단과,
    상기 클럭 주파수 변환수단에 접속되어 상기 클럭 주파수 변환수단의 출력신호에 따라 선택적으로 다른 종횡비를 갖는 이미지의 화소 데이터를 출력하는 출력수단을 구비하는 것을 특징으로 하는 엠펙 이미지 스케일링 장치.
  2. 제 1 항에 있어서,
    상기 출력수단은 상기 신호 발생수단과 동기되고 상기 클럭 주파수 변환수단으로부터의 클럭 신호에 따라 상기 화소 데이터를 출력하는 것을 특징으로 하는 엠펙 이미지 스케일링 장치.
  3. 제 1 항에 있어서,
    상기 제어수단은 상기 클럭 주파수 변환수단을 제어하도록 선택적으로 서로 다른 논리 값을 갖는 변환수단 제어신호를 발생하는 것을 특징으로 하는 엠펙 이미지 스케일링 장치.
  4. 제 1 항에 있어서,
    상기 클럭 주파수 변환수단은 상기 신호 발생수단으로부터 15MHz의 기준 클럭 신호를 공급받아 상기 제어수단의 제어에 의해 선택적으로 13.5MHz의 주파수를 갖는 상기 변환 클럭신호를 발생하는 것을 특징으로 하는 엠펙 이미지 스케일링 장치.
  5. 기준 클럭신호를 발생하는 신호 발생수단과,
    상기 기준 클럭신호의 주파수를 선택적으로 변환하도록 하는 변환수단 제어신호를 발생하는 제어수단과,
    상기 신호 발생수단에 접속되어 상기 기준 클럭신호를 공급받아 상기 기준 클럭신호를 계수하여 계수 값을 발생하는 계수수단과,
    상기 제어수단과 상기 계수수단 및 상기 신호 발생수단에 공통접속되어 상기 제어수단의 제어에 의해 상기 기준 클럭신호의 주파수와 다른 주파수를 갖는 변환 클럭신호를 발생하는 주파수 변환수단과,
    상기 계수수단에 접속되어 선택적으로 상기 계수수단을 클리어시키는 클리어 수단을 구비하는 것을 특징으로 하는 엠펙 이미지 스케일링 장치의 주파수 변환기.
KR1019970032476A 1997-07-12 1997-07-12 엠펙 이미지 스케일링 장치 KR100262964B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970032476A KR100262964B1 (ko) 1997-07-12 1997-07-12 엠펙 이미지 스케일링 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032476A KR100262964B1 (ko) 1997-07-12 1997-07-12 엠펙 이미지 스케일링 장치

Publications (2)

Publication Number Publication Date
KR19990009903A KR19990009903A (ko) 1999-02-05
KR100262964B1 true KR100262964B1 (ko) 2000-08-01

Family

ID=19514283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032476A KR100262964B1 (ko) 1997-07-12 1997-07-12 엠펙 이미지 스케일링 장치

Country Status (1)

Country Link
KR (1) KR100262964B1 (ko)

Also Published As

Publication number Publication date
KR19990009903A (ko) 1999-02-05

Similar Documents

Publication Publication Date Title
EP0619929B1 (en) Method and apparatus for merging video data signals from multiple sources and multimedia system incorporating same
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
KR100246088B1 (ko) 화소수변환장치
JPH0526196B2 (ko)
KR0146345B1 (ko) 수퍼임포즈장치
JPH0252911B2 (ko)
US5631710A (en) Television system containing a video compact disk reproducer
US6895172B2 (en) Video signal reproducing apparatus
JPH1075430A (ja) ビデオデータ処理装置およびビデオデータ表示装置
US6091459A (en) On-screen-display circuit
KR100614788B1 (ko) 영상 신호 재생 장치
KR100262964B1 (ko) 엠펙 이미지 스케일링 장치
JP2593427B2 (ja) 画像処理装置
JP3259627B2 (ja) 走査線変換装置
KR100282369B1 (ko) 영상신호 변환장치
KR100196715B1 (ko) 복사 방지 기능을 갖는 가입자 댁내 장치
JP3734306B2 (ja) カラーエンコーダ
JP2002185980A (ja) マルチフォーマット記録再生装置
US6765624B1 (en) Simulated burst gate signal and video synchronization key for use in video decoding
JPH04330572A (ja) 画像データ処理装置におけるインデックス画像の記録方法および記録装置
KR200246560Y1 (ko) 영상신호의 라인 더블러 장치
KR100436765B1 (ko) 디지털 비디오 시스템의 신호처리장치 및 방법
JP3277514B2 (ja) 映像信号処理装置
KR100253811B1 (ko) 외부 비디오 입력 중첩장치
JP2830954B2 (ja) テレビジョン信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee