KR100262738B1 - Driving panel of tma - Google Patents

Driving panel of tma Download PDF

Info

Publication number
KR100262738B1
KR100262738B1 KR1019970081705A KR19970081705A KR100262738B1 KR 100262738 B1 KR100262738 B1 KR 100262738B1 KR 1019970081705 A KR1019970081705 A KR 1019970081705A KR 19970081705 A KR19970081705 A KR 19970081705A KR 100262738 B1 KR100262738 B1 KR 100262738B1
Authority
KR
South Korea
Prior art keywords
gate
drain pad
source line
layer
oxide layer
Prior art date
Application number
KR1019970081705A
Other languages
Korean (ko)
Other versions
KR19990061446A (en
Inventor
김유광
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970081705A priority Critical patent/KR100262738B1/en
Publication of KR19990061446A publication Critical patent/KR19990061446A/en
Application granted granted Critical
Publication of KR100262738B1 publication Critical patent/KR100262738B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/904—Micromirror

Abstract

PURPOSE: An active substrate of a thin film actuated mirror array is to distribute the stress of the uppermost point by extending the height of a drain pad to the height of the uppermost point of a source line. CONSTITUTION: A field oxide layer(520) is formed on an insulating substrate(510). An MxN MOS transistor(530) is formed on the insulating substrate. The MOS transistor has a gate oxide layer(530a), a gate electrode(530b), a source region(530c), and a drain region(530d). A source line(560) is formed on the source region. A drain pad(570) is formed on the drain region. The source line and the drain pad are not electrically connected to each other. A gate poly(540), an interlayer dielectric(550), and the source line are formed in this order on one side of the field oxide layer. A dummy poly layer(600), the interlayer dielectric, and the drain pad are formed in this order on another side of the field oxide layer. The dummy poly layer extends the height of the drain pad. Then, a passivation layer(590) is formed on the insulating substrate.

Description

박막형 광로조절장치의 구동기판Driving board of thin film type optical path controller

본 발명은 박막형 광로조절장치의 구동기판에 관한 것으로서, 특히 희생층을 평탄화하는 CMP(Chemical Mechanical Polishing) 공정에서 안정된 구조를 갖는 박막형 광로조절장치의 구동기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving substrate of a thin film type optical path control device, and more particularly to a driving substrate of a thin film type optical path control device having a stable structure in a chemical mechanical polishing (CMP) process of planarizing a sacrificial layer.

일반적으로, 광학 에너지(optical energy)를 스크린상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상표시장치와 투사형 화상표시장치로 구분된다. 직시형 화상표시장치로는 CRT(Cathod Ray Tube)등이 있으며, 투사형 화상표시장치로는 액정표시장치(Liquid Crystal Display:이하 'LCD'라 칭함), DMD(Deformable Mirror Device), 또는 AMA등이 있다.In general, a spatial light modulator, which is an apparatus for projecting optical energy onto a screen, may be variously applied to optical communication, image processing, and information display apparatus. Such devices are classified into a direct view type image display device and a projection type image display device according to a method of projecting a light beam incident from a light source onto a screen. CRT (Cathod Ray Tube) is a direct type image display device, and liquid crystal display (hereinafter referred to as LCD), DMD (Deformable Mirror Device), or AMA is a projection type image display device. have.

상술한 CRT장치는 평균 100ft-L(백색 표시) 이상인 휘도, 30 : 1 이상인 콘트라스트비, 1만시간 이상의 수명등이 보증된 우수한 표시장치이다. 그러나, CRT는 중량 및 용적이 크고 높은 기계적인 강도를 유지하기 때문에 화면을 완전한 평면으로 하기가 곤란하여 주변부가 왜곡되는 문제점이 있었다. 또한, CRT는 전자빔으로 형광체를 여기해서 발광시키므로 화상을 만들기 위해 고전압을 필요로 하는 문제점이 있었다.The above-described CRT apparatus is an excellent display apparatus which is guaranteed an average brightness of 100 ft-L (white display) or more, a contrast ratio of 30: 1 or more, a lifetime of 10,000 hours or more. However, since the CRT has a large weight and volume and maintains high mechanical strength, it is difficult to make the screen completely flat, which causes distortion of the peripheral part. In addition, since CRTs excite phosphors with an electron beam to emit light, there is a problem that a high voltage is required to produce an image.

따라서, 상술한 CRT의 문제점을 해결하기 위해 LCD가 개발되었다. 이러한 LCD의 장점을 CRT와 비교하여 설명하면 다음과 같다. LCD는 저전압에서 동작하며, 소비 전력이 작고, 변형없는 화상을 제공한다.Therefore, LCDs have been developed to solve the above-mentioned problems of CRT. The advantages of such LCDs are explained in comparison with CRTs. LCDs operate at low voltages, consume less power, and provide images without distortion.

그러나, 상술한 장점들에도 불구하고 LCD는 광속의 편광으로 인하여 1∼2％의 낮은 광효율을 가지며, 그 내부의 액정물질의 응답속도가 느린 문제점이 있었다.However, despite the advantages described above, the LCD has a low light efficiency of 1 to 2% due to the polarization of the light beam, and there is a problem that the response speed of the liquid crystal material therein is slow.

이에 따라, 상술바와 같은 LCD의 문제점들을 해결하기 위하여 DMD, 또는 AMA등의 장치가 개발되었다. 현재, DMD가 약 5% 정도의 광효율을 가지는 것에 비하여 AMA는 10% 이상의 광효율을 얻을 수 있다. 또한, AMA는 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만아니라 광속의 극성에 영향을 끼치지 않는다.Accordingly, in order to solve the problems of the LCD as described above, a device such as a DMD or an AMA has been developed. Currently, AMA can achieve a light efficiency of 10% or more, while DMD has a light efficiency of about 5%. In addition, the AMA is not only affected by the polarity of the incident luminous flux but also does not affect the polarity of the luminous flux.

통상적으로, AMA 내부에 형성된 각각의 액츄에이터들은 인가되는 화상 신호 및 바이어스 전압에 의하여 발생되는 전계에 따라 변형을 일으킨다. 이 액츄에이터가 변형을 일으킬 때, 액츄에이터의 상부에 장착된 각각의 거울들은 전계의 크기에 비례하여 경사지게 된다.Typically, the respective actuators formed inside the AMA cause deformation depending on the electric field generated by the applied image signal and bias voltage. When this actuator causes deformation, each of the mirrors mounted on top of the actuator is inclined in proportion to the magnitude of the electric field.

따라서, 이 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시킬 수 있게 된다. 이 각각의 거울들을 구동하는 액츄에이터의 구성재료로서 PZT(Pb(Zr, Ti)O3), 또는 PLZT((Pb, La)(Zr, Ti)O3)등의 압전 세라믹이 이용된다. 또한, 이 액츄에이터의 구성 재료로 PMN(Pb(Mg, Nb)O3)등의 전왜 세라믹을 이용할 수 있다.Thus, these inclined mirrors can reflect light incident from the light source at a predetermined angle. Piezoelectric ceramics such as PZT (Pb (Zr, Ti) O 3 ), or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as the constituent material of the actuator for driving the respective mirrors. As the constituent material of this actuator, electrodistorted ceramics such as PMN (Pb (Mg, Nb) O 3 ) can be used.

상술한 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 현재 AMA는 박막형 광로조절장치가 주종을 이루는 추세이다.The AMA is classified into a bulk type and a thin film type. Currently, AMA is the main trend of the thin-film optical path control device.

도 1은 종래 박막형 광로조절장치의 구동기판에 대한 평면도이다.1 is a plan view of a driving substrate of a conventional thin film type optical path control device.

도 1을 참조하면, 절연기판(10)의 상부에는 M×N(M, N은 정수)개의 MOS(Metal Oxide Semiconductor) 트랜지스터(30)들이 형성되며, MOS 트랜지스터(30)는 게이트 전극(30b), 소오스 영역(30c)과 드레인 영역(30d)을 구비한다.Referring to FIG. 1, M × N (M and N are integer) metal oxide semiconductor (MOS) transistors 30 are formed on the insulating substrate 10, and the MOS transistor 30 is a gate electrode 30b. And a source region 30c and a drain region 30d.

게이트 전극(30b)은 게이트 폴리(40)의 일부가 신장되어 형성된다. 게이트 폴리(40)는 게이트 라인(80)을 도면상에서 행방향으로 연결한다. 그리고, 외부의 게이트 구동신호는 게이트 라인(80)과 게이트 폴리(40)를 통하여 게이트 전극(30b)에 전달된다.The gate electrode 30b is formed by extending a portion of the gate poly 40. Gate poly 40 connects gate line 80 in a row direction on the drawing. The external gate driving signal is transmitted to the gate electrode 30b through the gate line 80 and the gate poly 40.

소오스 영역(30c)은 소오스 라인(60)과 연결되어 있으며, 소오스 라인(60)은 도면상에서 열방향으로 형성된다. 따라서, 외부의 화상 신호는 소오스 라인(60)을 통하여 소오스 영역(30c)에 전달된다.The source region 30c is connected to the source line 60, and the source line 60 is formed in the column direction in the drawing. Therefore, the external image signal is transmitted to the source region 30c through the source line 60.

드레인 영역(30d)은 드레인 패드(70)와 연결되어 있으며, 드레인 패드(70)는 박막형 광로조절장치의 하부전극(도시되지 않음)에 연결된다.The drain region 30d is connected to the drain pad 70, and the drain pad 70 is connected to a lower electrode (not shown) of the thin film type optical path controller.

이와 같이, 외부의 화상신호는 소오스 라인(60)을 통하여 소오스 영역(30c)에 전달되고, 게이트 구동신호는 게이트 라인(80)과 게이트 폴리(40)를 통하여 게이트 전극(30b)에 전달된다.As such, the external image signal is transmitted to the source region 30c through the source line 60, and the gate driving signal is transmitted to the gate electrode 30b through the gate line 80 and the gate poly 40.

그리고, 소오스 영역(30c)에 도달한 화상신호는 게이트 전극(30b)에 도달한 게이트 구동신호에 의해 증폭되어 드레인 영역(30d)에 전달된다. 따라서, 드레인 영역(30d)에 도달한 증폭된 화상신호는 드레인 패드(70)를 통하여 하부전극에 전달된다.The image signal reaching the source region 30c is amplified by the gate driving signal reaching the gate electrode 30b and transferred to the drain region 30d. Therefore, the amplified image signal reaching the drain region 30d is transmitted to the lower electrode through the drain pad 70.

도 2는 도 1에 도시한 장치를 A-A' 선으로 자른 단면도이다.FIG. 2 is a cross-sectional view of the apparatus shown in FIG. 1 taken along line A-A '.

도 2를 참조하면, 절연기판(10)의 상부에는 필드 산화층(20)이 형성된다. 필드 산화층(20)은 절연기판(10)의 활성영역을 한정한다. 활성영역은 후술하는 MOS 트랜지스터(30)가 형성되며, 필드 산화층(20)이 형성되지 않는다.Referring to FIG. 2, a field oxide layer 20 is formed on the insulating substrate 10. The field oxide layer 20 defines an active region of the insulating substrate 10. In the active region, the MOS transistor 30 described later is formed, and the field oxide layer 20 is not formed.

MOS 트랜지스터(30)는 필드 산화층(20)에 의해 한정된 활성영역에 형성되며, 게이트 산화층(30a), 게이트 전극(30b), 소오스 영역(30c) 및 드레인 영역(30d)을 포함한다.The MOS transistor 30 is formed in an active region defined by the field oxide layer 20 and includes a gate oxide layer 30a, a gate electrode 30b, a source region 30c, and a drain region 30d.

소오스 영역(30c)의 상부에는 소오스 라인(60)이 형성되며, 드레인 영역(30d)의 상부에는 드레인 패드(70)가 형성된다. 이때, 소오스 라인(60)과 드레인 패드(70)는 서로 전기적으로 연결되지 않도록 형성된다. 또한, 층간 절연층(50)은 소오스 라인(60), 게이트 라인(80) 및 드레인 패드(70)들이 서로 전기적으로 연결되지 않도록 형성된다.A source line 60 is formed on the source region 30c, and a drain pad 70 is formed on the drain region 30d. At this time, the source line 60 and the drain pad 70 are formed not to be electrically connected to each other. In addition, the interlayer insulating layer 50 is formed such that the source line 60, the gate line 80, and the drain pad 70 are not electrically connected to each other.

그리고, 필드 산화층(20)의 일측 상부, 도면상의 좌측에는 게이트 폴리(40), 층간 절연층(50)과 소오스 라인(60)이 순차적으로 형성된다. 이때, 층간 절연층(50)은 게이트 폴리(40)의 전면에 형성되지 않고 게이트 폴리(40)의 일부를 노출시키면서 형성된다. 이때, 층간 절연층(50)은 게이트 폴리(40)와 소오스 라인(60)을 절연시킨다. 또한, 층간 절연층(50)은 소오스 라인(60)과 게이트 라인(80)을 절연시킨다.The gate poly 40, the interlayer insulating layer 50, and the source line 60 are sequentially formed on one side of the field oxide layer 20 and on the left side of the drawing. In this case, the interlayer insulating layer 50 is not formed on the entire surface of the gate poly 40 but is formed while exposing a part of the gate poly 40. In this case, the interlayer insulating layer 50 insulates the gate poly 40 from the source line 60. In addition, the interlayer insulating layer 50 insulates the source line 60 and the gate line 80.

게이트 라인(80)은 게이트 폴리(40)중에서 층간 절연층(50)이 형성되지 않은 노출된 부분에 형성된다. 따라서, 게이트 폴리(40)는 도 1에 도시된 바와 같이 게이트 라인(80)을 도면상의 행방향으로 연결한다.The gate line 80 is formed in the exposed portion of the gate poly 40 in which the interlayer insulating layer 50 is not formed. Thus, the gate poly 40 connects the gate line 80 in the row direction on the drawing as shown in FIG.

마지막으로, MOS 트랜지스터(30), 소오스 라인(60), 게이트 라인(80), 드레인 패드(70) 및 층간 절연층(50)이 형성된 절연기판(10)의 상부에 인실리케이트유리(Phospo-Silicate Glass) 보호층(90)이 형성된다. 그리고, 보호층(90)의 상부에는 도시되지 않은 식각 방지층과 희생층이 순차적으로 형성된다.Finally, Phospo-Silicate is formed on top of the insulating substrate 10 on which the MOS transistor 30, the source line 60, the gate line 80, the drain pad 70, and the interlayer insulating layer 50 are formed. Glass) A protective layer 90 is formed. In addition, an etch stop layer and a sacrificial layer (not shown) are sequentially formed on the passivation layer 90.

그런데, 종래 박막형 광로조절장치의 패턴은 도 2에 도시된 바와 같이 동일한 높이를 갖도록 균일하게 형성되지 않는다.However, the pattern of the conventional thin film type optical path control device is not uniformly formed to have the same height as shown in FIG.

보다 상세하게 설명하면, 종래 박막형 광로조절장치의 패턴중에서 가장 큰 높이를 갖는 최고점이 위치하는 부분은 소오스 라인(60)이 게이트 폴리(40)와 층간 절연층(50)에 의해 소정 거리 이격되어 교차되는 지점이다.In more detail, the portion where the highest point is located in the pattern of the conventional thin film type optical path control device is positioned so that the source line 60 is spaced apart by a predetermined distance by the gate poly 40 and the interlayer insulating layer 50. This is the point.

또한, 종래 박막형 광로조절장치의 패턴중에서 가장 작은 높이를 갖는 최저점은 MOS 트랜지스터(30)가 형성된 부분이다.In addition, the lowest point having the smallest height among the patterns of the conventional thin film type optical path control device is a portion in which the MOS transistor 30 is formed.

일반적으로, 종래 박막형 광로조절장치의 패턴중에서 최고점과 최저점의 단차는 통상 1.8㎛의 단차를 갖는다.In general, the step between the highest point and the lowest point in the pattern of the conventional thin film type optical path control device usually has a step of 1.8 mu m.

그런데, 최고점의 면적은 종래 박막형 광로조절장치의 패턴의 전면적에 대비하여 통상 12% 미만의 좁은 면적을 갖는다.By the way, the peak area has a narrow area of usually less than 12% compared to the entire area of the pattern of the conventional thin film type optical path control device.

상술한 바와 같이, 종래 박막형 광로조절장치의 구동기판은 최고점의 면적이 좁기 때문에 희생층을 평탄화하는 공정에서 최고점에 응력이 집중되어 최고점의 층간 절연층이 손상되어 소오스 라인과 게이트 폴리가 단락되는 문제점이 있었다.As described above, since the driving substrate of the conventional thin film type optical path control device has a narrow peak area, stress is concentrated at the peak point in the process of planarizing the sacrificial layer, resulting in damage of the interlayer insulating layer of the peak point and shorting of the source line and gate poly. There was this.

본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 드레인 패드의 면적을 증가시키고 더미 폴리층으로 드레인 패드의 높이를 소오스 라인의 최고점의 높이까지 신장시켜 최고점의 응력을 분산시킬 수 있는 박막형 광로조절장치의 구동기판을 제공함에 그 목적이 있다.The present invention has been made to solve the conventional problems as described above, the present invention is to increase the area of the drain pad and to extend the height of the drain pad to the height of the highest point of the source line with a dummy poly layer to increase the stress of the highest point It is an object of the present invention to provide a driving substrate of a thin film type optical path control device that can be dispersed.

상술한 바와 같은 목적을 달성하기 위하여 본 발명은, 필드 산화층에 한정된 절연기판의 활성영역에 형성된 게이트 산화층, 게이트 전극, 소오스 영역 및 드레인 영역을 포함하는 MOS 트랜지스터, 층간 절연층, 소오스 라인, 게이트 폴리, 게이트 라인 및 드레인 패드을 구비하는 박막형 광로조절장치의 구동기판에 있어서: 드레인 패드의 하부에 형성되어 드레인 패드의 높이를 소오스 라인의 최고점까지 신장시키는 더미(dummy) 폴리층을 더 구비한다.In order to achieve the above object, the present invention provides a MOS transistor, an interlayer insulating layer, a source line, a gate poly, including a gate oxide layer, a gate electrode, a source region, and a drain region formed in an active region of an insulating substrate limited to a field oxide layer. In the driving substrate of the thin film type optical path control device having a gate line and a drain pad, the driving substrate further comprises: a dummy poly layer formed under the drain pad to extend the height of the drain pad to the highest point of the source line.

본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.

도 1은 종래 박막형 광로조절장치의 구동기판에 대한 평면도,1 is a plan view of a driving substrate of a conventional thin film type optical path control device;

도 2는 도 1에 도시한 장치를 A-A' 선으로 자른 단면도,FIG. 2 is a cross-sectional view of the apparatus shown in FIG. 1 taken along line A-A ',

도 3은 본 발명에 따른 박막형 광로조절장치의 구동기판에 대한 평면도,3 is a plan view of a driving substrate of the thin film type optical path control apparatus according to the present invention;

도 4는 도 3에 도시한 장치를 B-B' 선으로 자른 단면도,4 is a cross-sectional view taken along line B-B 'of the apparatus shown in FIG. 3;

도 5는 도 3에 도시한 장치를 C-C' 선으로 자른 단면도.5 is a cross-sectional view taken along line C-C 'of the apparatus shown in FIG.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

510 : 절연기판 520 : 필드 산화층510: insulating substrate 520: field oxide layer

530 : MOS 트랜지스터 540 : 게이트 폴리530: MOS transistor 540: gate poly

550 : 층간 절연층 560 : 소오스 라인550: interlayer insulation layer 560: source line

570 : 드레인 패드 580 : 게이트 라인570: drain pad 580: gate line

590 : 보호층 600 : 더미 폴리층590: protective layer 600: dummy poly layer

도 3은 본 발명에 따른 박막형 광로조절장치의 구동기판에 대한 평면도이다.3 is a plan view of a driving substrate of the thin film type optical path control apparatus according to the present invention.

도 3을 참조하면, 절연기판(510)의 상부에는 M×N(M, N은 정수)개의 MOS(Metal Oxide Semiconductor) 트랜지스터(530)들이 형성되며, MOS 트랜지스터(530)는 게이트 전극(530b), 소오스 영역(530c)과 드레인 영역(530d)을 구비한다.Referring to FIG. 3, M × N (M and N are integer) metal oxide semiconductor (MOS) transistors 530 are formed on the insulating substrate 510, and the MOS transistor 530 is a gate electrode 530b. And a source region 530c and a drain region 530d.

게이트 전극(530b)은 게이트 폴리(540)의 일부가 신장되어 형성된다. 게이트 폴리(540)는 게이트 라인(580)을 도면상에서 행방향으로 연결한다.The gate electrode 530b is formed by extending a portion of the gate poly 540. Gate poly 540 connects gate line 580 in a row direction in the drawing.

그리고, 외부의 게이트 구동신호는 게이트 라인(580)과 게이트 폴리(540)를 통하여 게이트 전극(530b)에 전달된다.The external gate driving signal is transmitted to the gate electrode 530b through the gate line 580 and the gate poly 540.

소오스 영역(530c)은 소오스 라인(560)과 연결되어 있으며, 소오스 라인(560)은 도면상에서 열방향으로 형성된다. 따라서, 외부의 화상 신호는 소오스 라인(560)을 통하여 소오스 영역(530c)에 전달된다.The source region 530c is connected to the source line 560, and the source line 560 is formed in the column direction in the drawing. Therefore, the external image signal is transmitted to the source region 530c through the source line 560.

드레인 영역(530d)은 드레인 패드(570)와 연결되어 있으며, 드레인 패드(570)는 박막형 광로조절장치의 하부전극(도시되지 않음)에 연결된다.The drain region 530d is connected to the drain pad 570, and the drain pad 570 is connected to a lower electrode (not shown) of the thin film type optical path controller.

그런데, 본 발명의 드레인 패드(570)는 도 1에 도시된 종래의 드레인 패드(70)의 면적에 비해 넓게 형성된다. 이와 같이, 드레인 패드(570)의 면적이 증가하면 상술한 최고점의 면적이 증가하여 최고점에 작용하는 응력을 감소시킬 수 있다.However, the drain pad 570 of the present invention is formed wider than the area of the conventional drain pad 70 shown in FIG. As such, when the area of the drain pad 570 is increased, the above-described peak area may be increased to reduce stress acting on the peak.

그리고, 외부의 화상신호는 소오스 라인(560)을 통하여 소오스 영역(530c)에 전달되고, 게이트 구동신호는 게이트 라인(580)과 게이트 폴리(540)를 통하여 게이트 전극(530b)에 전달된다.The external image signal is transmitted to the source region 530c through the source line 560, and the gate driving signal is transmitted to the gate electrode 530b through the gate line 580 and the gate poly 540.

그리고, 소오스 영역(530c)에 도달한 화상신호는 게이트 전극(530d)에 도달한 게이트 구동신호에 의해 증폭되어 드레인 영역(530d)에 전달된다. 따라서, 드레인 영역(530d)에 도달한 증폭된 화상신호는 드레인 패드(570)를 통하여 하부전극에 전달된다.The image signal reaching the source region 530c is amplified by the gate driving signal reaching the gate electrode 530d and transferred to the drain region 530d. Therefore, the amplified image signal reaching the drain region 530d is transferred to the lower electrode through the drain pad 570.

도 4는 도 3에 도시한 장치를 B-B' 선으로 자른 단면도이고, 도 5는 도 3의 장치를 C-C'선으로 자른 단면도이다.4 is a cross-sectional view of the device shown in FIG. 3 taken along the line B-B ', and FIG. 5 is a cross-sectional view of the device shown in FIG. 3 taken along the line C-C'.

도 4와 도 5를 참조하면, 절연기판(510)의 상부에는 필드 산화층(520)이 형성된다. 필드 산화층(520)은 절연기판(510)의 활성영역을 한정한다. 활성영역은 후술하는 MOS 트랜지스터(530)가 형성되며, 필드 산화층(520)이 형성되지 않는다.4 and 5, a field oxide layer 520 is formed on the insulating substrate 510. The field oxide layer 520 defines an active region of the insulating substrate 510. In the active region, the MOS transistor 530 described later is formed, and the field oxide layer 520 is not formed.

MOS 트랜지스터(530)는 필드 산화층(520)에 의해 한정된 활성영역에 형성되며, 게이트 산화층(530a), 게이트 전극(530b), 소오스 영역(530c) 및 드레인 영역(530d)을 포함한다.The MOS transistor 530 is formed in an active region defined by the field oxide layer 520 and includes a gate oxide layer 530a, a gate electrode 530b, a source region 530c, and a drain region 530d.

소오스 영역(530c)의 상부에는 소오스 라인(560)이 형성되며, 드레인 영역(530d)의 상부에는 드레인 패드(570)가 형성된다. 이때, 소오스 라인(560)과 드레인 패드(570)는 서로 전기적으로 연결되지 않도록 형성된다.A source line 560 is formed on the source region 530c, and a drain pad 570 is formed on the drain region 530d. In this case, the source line 560 and the drain pad 570 are formed not to be electrically connected to each other.

필드 산화층(520)의 일측 상부, 도면상의 좌측에는 게이트 폴리(540), 층간 절연층(550)과 소오스 라인(560)이 순차적으로 형성된다. 이때, 층간 절연층(550)은 게이트 폴리(540)의 전면에 형성되지 않고 게이트 폴리(540)의 일부를 노출시키면서 형성된다. 따라서, 층간 절연층(560)은 게이트 폴리(540)와 소오스 라인(560)을 절연시킨다. 또한, 층간 절연층(560)은 소오스 라인(560)과 게이트 라인(580)을 절연시킨다.The gate poly 540, the interlayer insulating layer 550, and the source line 560 are sequentially formed on one side of the field oxide layer 520 and on the left side of the drawing. In this case, the interlayer insulating layer 550 is not formed on the entire surface of the gate poly 540 and is formed while exposing a part of the gate poly 540. Thus, the interlayer insulating layer 560 insulates the gate poly 540 and the source line 560. In addition, the interlayer insulating layer 560 insulates the source line 560 and the gate line 580.

게이트 라인(580)은 게이트 폴리(540)중에서 층간 절연층(560)이 형성되지 않은 노출된 부분에 형성된다. 따라서, 게이트 라인(580)은 도 3에 도시된 바와 같이 게이트 폴리(540)를 도면상의 행방향으로 연결한다. 이때, 게이트 라인(580)은 게이트 폴리(540)를 도면상의 행방향으로 연결한다.The gate line 580 is formed in the exposed portion of the gate poly 540 in which the interlayer insulating layer 560 is not formed. Thus, the gate line 580 connects the gate poly 540 in the row direction as shown in FIG. 3. In this case, the gate line 580 connects the gate poly 540 in the row direction on the drawing.

또한 필드 산화층(520)의 타측 상부, 도면상의 우측에는 도 5에 도시된 바와 같이 더미(dummy) 폴리층(600), 층간 절연층(550) 및 드레인 패드(570)들이 순차적으로 형성된다. 이때, 더미 폴리층(600)은 드레인 패드(570)의 높이를 신장시킨다. 따라서, 드레인 패드(570)의 높이는 후술하는 패턴중의 최고점의 높이와 일치한다.In addition, a dummy poly layer 600, an interlayer insulating layer 550, and a drain pad 570 are sequentially formed on the other side of the field oxide layer 520 and on the right side of the drawing as illustrated in FIG. 5. In this case, the dummy poly layer 600 extends the height of the drain pad 570. Therefore, the height of the drain pad 570 corresponds to the height of the highest point in the pattern described later.

마지막으로, MOS 트랜지스터(530), 소오스 라인(560), 게이트 라인(580), 드레인 패드(570) 및 층간 절연층(550)이 형성된 절연기판(510)의 상부에 인실리케이트유리(Phospo-Silicate Glass) 보호층(590)이 형성된다. 그리고, 보호층(590)의 상부에는 도시되지 않은 식각 방지층과 희생층이 순차적으로 형성된다.Finally, Phospo-Silicate is formed on the insulating substrate 510 on which the MOS transistor 530, the source line 560, the gate line 580, the drain pad 570, and the interlayer insulating layer 550 are formed. Glass) protective layer 590 is formed. In addition, an etch stop layer and a sacrificial layer (not shown) are sequentially formed on the passivation layer 590.

그런데, 본 발명의 최고점은 종래의 최고점과 동일하게 소오스 라인(560)이 게이트 폴리(540)와 층간 절연층(550)에 의해 소정 거리 이격되어 교차되는 지점이다.However, the highest point of the present invention is a point where the source line 560 intersects the gate poly 540 and the interlayer insulating layer 550 by a predetermined distance like the conventional high point.

상술한 바와 같이, 본 발명에서는 드레인 패드(570)의 높이가 최고점의 높이와 동일하도록 필드 산화층(520)의 타측 상부에 더미 폴리층(600)을 형성한다. 또한, 드레인 패드(570)의 면적을 종래에 비해 넓게 형성한다.As described above, in the present invention, the dummy poly layer 600 is formed on the other side of the field oxide layer 520 such that the height of the drain pad 570 is equal to the height of the highest point. In addition, the area of the drain pad 570 is formed to be wider than in the related art.

따라서, 본 발명에서 최고점의 면적은 박막형 광로조절장치의 패턴의 전면적에 대비하여 대략 50% 이상으로 확대된다. 종래의 최고점의 면적은 박막형 광로조절장치의 패턴의 전면적에 대비하여 대략 12% 미만이었다.Therefore, the area of the highest point in the present invention is expanded to approximately 50% or more in comparison to the entire area of the pattern of the thin film type optical path control device. The peak area of the prior art was about 12% less than the total area of the pattern of the thin film type optical path control device.

그러므로, 최고점의 응력은 분산되므로 희생층을 평탄화하는 CMP공정에서 최고점의 층간 절연층(550)이 손상되어 소오스 라인(560)과 게이트 폴리(540)가 단락되는 것이 방지된다.Therefore, since the stress of the highest point is dispersed, the interlayer insulating layer 550 of the highest point is damaged in the CMP process of planarizing the sacrificial layer, thereby preventing the source line 560 and the gate poly 540 from being shorted.

상술한 바와 같이 본 발명에 따른 박막형 광로조절장치의 패턴은 더미 폴리층을 사용하여 추가 공정없이 드레인 패드의 높이를 패턴중의 최고점의 높위와 일치시키고 드레인 패드의 면적을 확대하여 형성하므로 최고점의 응력이 분산되어 희생층을 평탄화하는 공정에서 층간 절연층이 손상되는 것을 방지할 수 있는 효과가 있다.As described above, the pattern of the thin film type optical path control apparatus according to the present invention uses a dummy poly layer to form the drain pad in accordance with the height of the highest point in the pattern without further processing, and is formed by enlarging the area of the drain pad. This dispersion is effective in preventing the interlayer insulating layer from being damaged in the process of planarizing the sacrificial layer.

상술한 바와 같이, 본 발명을 도면을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although the present invention has been described with reference to the drawings, those skilled in the art may variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (1)

필드 산화층(520)에 한정된 절연기판(510)의 활성영역에 형성된 게이트 산화층(530a), 게이트 전극(530b), 소오스 영역(530c) 및 드레인 영역(530d)을 포함하는 MOS 트랜지스터(530), 층간 절연층(550), 소오스 라인(560), 게이트 폴리(540), 게이트 라인(580) 및 드레인 패드(570)을 구비하는 박막형 광로조절장치의 구동기판에 있어서:MOS transistor 530 including a gate oxide layer 530a, a gate electrode 530b, a source region 530c, and a drain region 530d formed in an active region of the insulating substrate 510 defined in the field oxide layer 520, and an interlayer. In a driving substrate of a thin film type optical path control device having an insulating layer 550, a source line 560, a gate poly 540, a gate line 580, and a drain pad 570: 상기 드레인 패드(570)의 하부에 형성되어 상기 드레인 패드(570)의 높이를 상기 소오스 라인(560)의 최고점까지 신장시키는 더미(dummy) 폴리층(600)을 더 구비하는 것을 특징으로하는 박막형 광로조절장치의 구동기판.And a dummy poly layer 600 formed under the drain pad 570 to extend the height of the drain pad 570 to the highest point of the source line 560. Drive board of regulator.
KR1019970081705A 1997-12-31 1997-12-31 Driving panel of tma KR100262738B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081705A KR100262738B1 (en) 1997-12-31 1997-12-31 Driving panel of tma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081705A KR100262738B1 (en) 1997-12-31 1997-12-31 Driving panel of tma

Publications (2)

Publication Number Publication Date
KR19990061446A KR19990061446A (en) 1999-07-26
KR100262738B1 true KR100262738B1 (en) 2000-08-01

Family

ID=19530623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081705A KR100262738B1 (en) 1997-12-31 1997-12-31 Driving panel of tma

Country Status (1)

Country Link
KR (1) KR100262738B1 (en)

Also Published As

Publication number Publication date
KR19990061446A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100262738B1 (en) Driving panel of tma
KR100259713B1 (en) Active matrix in actuated mirror arrays
KR100261627B1 (en) Active matrix in actuated mirror arrays
KR100261626B1 (en) Active matrix in actuated mirror arrays
KR100261628B1 (en) Active matrix in actuated mirror arrays
KR100258116B1 (en) Apparatus of actuated mirror arrays having support gate line
KR100267468B1 (en) Active matrix in actuated mirror arrays
KR100258105B1 (en) Apparatus for actuated mirror arrays
KR19990061424A (en) Driving board of thin film type optical path controller
KR100273899B1 (en) Apparatus and fabricating method of actuated mirror arrays
KR19990061423A (en) Driving board of thin film type optical path controller
KR100259712B1 (en) Placing method driver i.c.in actuated mirror arrays
KR19990061428A (en) Driving board of thin film type optical path controller
KR19990061418A (en) Manufacturing method of driving board of thin film type optical path controller
KR100273900B1 (en) Apparatus and fabricating method of actuated mirror arrays
KR19990061426A (en) Driving board of thin film type optical path controller
KR100258114B1 (en) Esd protect circuit of thun flim type actuated mirror arrays module
KR19990061419A (en) Driving board of thin film type optical path controller
KR100267466B1 (en) Apparatus and fabricating method of actuated mirror arrays
KR19990061417A (en) Driving board of thin film type optical path controller
KR19990061427A (en) Driving board of thin film type optical path controller
KR100262737B1 (en) Manufacturing method of tma
KR100252017B1 (en) Thin film actuated mirror array
KR100252019B1 (en) Manufacturing method of tma
KR19990056490A (en) Test Patterns for Thin Film Light Path Regulators

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee