KR100262483B1 - Input selection switching circuit - Google Patents

Input selection switching circuit Download PDF

Info

Publication number
KR100262483B1
KR100262483B1 KR1019970028318A KR19970028318A KR100262483B1 KR 100262483 B1 KR100262483 B1 KR 100262483B1 KR 1019970028318 A KR1019970028318 A KR 1019970028318A KR 19970028318 A KR19970028318 A KR 19970028318A KR 100262483 B1 KR100262483 B1 KR 100262483B1
Authority
KR
South Korea
Prior art keywords
transistor
signal
input
selection
switching
Prior art date
Application number
KR1019970028318A
Other languages
Korean (ko)
Other versions
KR19990004265A (en
Inventor
권경수
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019970028318A priority Critical patent/KR100262483B1/en
Publication of KR19990004265A publication Critical patent/KR19990004265A/en
Application granted granted Critical
Publication of KR100262483B1 publication Critical patent/KR100262483B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE: An input selection switching circuit is provided to select two or more signal input terminals by preventing input signals from being mutually interfered. CONSTITUTION: The first input terminal(21) receives an NTSC audio signal. The second input terminal(22) receives a PAL audio signal. A selection terminal(23) inputs a selection signal for selecting the first input terminal(21) or the second input terminal(22). A selection controller(24) is composed of a resistance and a transistor. The selection controller(24) outputs a control signal. A switching controller(25) is equipped with the first transistor and the second transistor. A switching device(26) is equipped with the third transistor connected to the first input terminal(21) and the fourth transistor connected to the second input terminal(22). The switching device(26) selects the first or the second input signal, and outputs the signal to an output terminal(28). A bias supply device(27) provides a bias voltage to transistors of the switching controller(25) and the switching device(26).

Description

입력선택 스위칭회로Input selection switching circuit

본 발명은 입력선택 스위칭회로에 관한 것으로, 특히 두 개이상의 신호입력단자를 선택함에 있어 입력신호간에 서로 간섭을 주지 않으며 입력단자를 선택하는 입력선택 스위칭회로에 관한 것이다.The present invention relates to an input selection switching circuit, and more particularly, to an input selection switching circuit that selects input terminals without interfering between input signals in selecting two or more signal input terminals.

일반적으로, 티. 브이.(TV)방송의 음성신호변조방식은 주파수변조를 사용하고 있으며 그 반송파는 영상신호의 반송주파수보다 4.5㎒ 높은 주파수로 되어 있다. 수신기측에서 음성신호를 꺼내는데는 영상반송파와 음성반송파의 주파수차이에 상당하는 4.5㎒의 비트성분을 꺼내서 이것을 에프.엠.(FM)검파하는 방식이 쓰이고 있다. 주파수 변조파는 변조주파수가 높은 부분의 신호일수록 에스.엔.비(S/N)를 열화한다. 그 때문에 송신측에서는 변조주파수가 높은 부분의 신호일수록 변도도를 깊게하여 에스.엔.비(S/N)의 열화를 방지하고 있다. 이것을 프리앰퍼시스라고 하며 수상기측에서는 이 특성을 그대로 검파하면 고역보가 강조되므로 프리앰퍼시스와 반대의 특성을 가진 디앰퍼시스의 회로를 두어서 보정하고 있다. 제1도는 프리앰퍼시스의 회로와 디앰퍼시스의 회로를 도시한 것으로 팔(PAL)방식에서는 회로의 시정수(RC)를 50㎲로 정하고 있으며, 엔.티.에스.시.(NTSC)방식의 시정수(RC)는 75㎲로 정하고 있다.Generally, T. The audio signal modulation method of V. (TV) broadcasting uses frequency modulation and its carrier is 4.5MHz higher than the carrier frequency of the video signal. In order to extract an audio signal from the receiver, a method of extracting a 4.5 MHz bit component corresponding to the frequency difference between an image carrier and an audio carrier and detecting it is used. The frequency modulated wave deteriorates the S / N ratio as a signal having a higher modulation frequency. For this reason, the transmit side of the signal having a higher modulation frequency has a deeper degree of gradient to prevent deterioration of the S / N ratio (S / N). This is called pre-emphasis. If the receiver detects this characteristic as it is, high-frequency complement is emphasized, and the circuit of the de-emphasis having the characteristics opposite to the pre-emphasis is corrected. FIG. 1 shows the circuit of the pre-emphasis and the de-emphasis circuit. In the PAL method, the time constant RC of the circuit is set to 50 ms, and the NTSC method is used. The time constant (RC) is set at 75㎲.

알.에프.(RF) 변조기에서 팔(PAL)방식과 엔.티.에스.시(NTSC)방식의 오디오 신호의 입력에 있어서 두 방식은 프리앰퍼시스 회로의 시정수가 50㎲, 75㎲로 서로 다르기 때문에 두 개의 입력단자를 사용해야 하는데 이때 두 개의 신호입력단자를 선택함에 있어 입력신호간에 서로 간섭이 발생할 수 있다.In the RF signal modulator, PAL and NTSC audio signals are inputted to each other with 50 kHz and 75 kHz time constants. Because of this difference, two input terminals should be used. In this case, interference between input signals may occur when selecting two signal input terminals.

본 발명은 이와 같은 종래의 문제점을 해결하고자 하는 것으로, 본 발명의 목적은 두 개이상의 신호 입력단자를 선택함에 있어 신호에 간섭을 주지 않으며 입력단자를 선택하는 입력선택 스위칭회로를 제공함에 있다.The present invention is to solve such a conventional problem, it is an object of the present invention to provide an input selection switching circuit for selecting an input terminal without interfering the signal in selecting two or more signal input terminals.

제1a도는 프리앰퍼시스의 회로를, 제1b도는 디앰퍼시스의 회로를 도시한 회로도이다.FIG. 1A shows a circuit of pre-emphasis and FIG. 1B shows a circuit of de-emphasis.

제2도는 본 발명의 실시예에 따른 입력선택 스위칭회로의 구성을 도시하는 블록도이다.2 is a block diagram showing a configuration of an input selection switching circuit according to an embodiment of the present invention.

제3도는 본 발명의 실시예에 따른 입력선택 스위칭회로를 상세하게 도시한 회로도이다.3 is a circuit diagram showing in detail the input selection switching circuit according to an embodiment of the present invention.

제4도는 본 발명의 실시예에 따른 입력선택 스위칭회로를 포함하는 주변회로의 실시예을 도시한 회로도이다.4 is a circuit diagram illustrating an embodiment of a peripheral circuit including an input selection switching circuit according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 제1입력단 22 : 제2입력단21: first input terminal 22: second input terminal

23 : 선택단 24 : 선택제어기23: selection stage 24: selection controller

25 : 스위칭제어기 26 : 스위칭기25: switching controller 26: switch

27 : 바이어스공급기 28 : 출력단27: bias supply 28: output stage

본 발명은 상기와 같은 목적을 이루기 위한 본 발명은, 제1입력신호 또는 제2입력신호를 스위칭하여 선택하는 입력선택 스위칭회로에 있어서, 제1입력신호를 입력받는 제1입력단과, 제2입력신호를 입력받는 제2입력단과, 제1입력단 또는 제2입력단을 선택하는 선택신호를 입력하는 선택단과, 저항과 트랜지스터로 구성되며 선택신호에 대하여 트랜지스터가 동작하여 제1입력단 또는 제2입력단을 선택할 수있는 제어신호를 출력하는 선택제어부과, 높은 바이어스전압이 베이스단에 인가되는 제1트랜지스터와 낮은 바이어스전압이 베이스단에 인가되는 제2트랜지스터를 구비하며 제어신호가 제1트랜지스터의 베이스단에 인가되어 제어신호에 따라 제1트랜지스터 또는 제2트랜지스터가 스위칭하여 동작하는 스위칭제어부와, 제1입력단에 연결된 제3트랜지스터와 제2입력단에 연결되는 제4트랜지스터를 구비하며 제3트랜지스터는 제2트랜지스터에 연결되고 제4트랜지스터는 제1트랜지스터에 연결되어 제1트랜지스터 또는 제2트랜지스터의 스위칭 동작에 따라 제3트랜지스터 또는 제4트랜지스터가 스위칭하여 동작하여 제1입력신호 또는 제2입력신호를 선택하여 출력하는 스위칭부와, 스위칭제어부 및 스위칭부의 트랜지스터에 바이어스 전압을 공급하는 바이어스공급부를 구비하는 것을 특징으로 한다.The present invention for achieving the above object is, the input selection switching circuit for switching the first input signal or the second input signal is selected, the first input terminal for receiving the first input signal and the second input And a second input terminal for receiving a signal, a selection terminal for inputting a selection signal for selecting the first input terminal or a second input terminal, and a resistor and a transistor. The transistor operates in response to the selection signal to select the first input terminal or the second input terminal. And a first transistor to which a high bias voltage is applied to the base end, and a second transistor to which a low bias voltage is applied to the base end, and a control signal is applied to the base end of the first transistor. And a switching control unit for switching the first transistor or the second transistor to operate according to the control signal, and a third transistor connected to the first input terminal. And a fourth transistor connected to the second input terminal, the third transistor is connected to the second transistor, and the fourth transistor is connected to the first transistor, and according to the switching operation of the first transistor or the second transistor, And a switching unit for switching and operating the fourth transistor to select and output the first input signal or the second input signal, and a bias supply unit for supplying a bias voltage to the switching controller and the transistor of the switching unit.

이하, 본 발명의 실시예의 구성을 첨부한 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.Hereinafter, the configuration of an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 실시예에 따른 입력선택 스위칭회로의 구성을 도시하는 블록도로서, 여기에서 도시한 바와 같이 본 발명의 실시예에 따른 자동이득제어회로는, 엔.티.에스.시.(NTSC)방식의 오디오신호를 입력받는 제1입력단(21)과, 팔(PAL)방식의 오디오 신호를 입력받는 제2입력단(22)과, 제1입력단(21) 또는 제2입력단(22)을 선택하는 선택신호를 입력하는 선택단(23)과, 저항과 트랜지스터로 구성되며 선택신호에 대하여 트랜지스터가 동작하여 하이레벨(high level)의 선택신호에 대하여 제1입력단(21)을 선택하도록 하며 로레벨(low level)의 선택신호에 대하여 제2입력단(22)을 선택하도록 하는 제어신호 출력하는 선택제어기(24)와, 높은 바이어서전압이 베이스단에 인가되는 제1트랜지스터와 낮은 바이어스전압이 베이스단에 인가되는 제2트랜지스터를 구비하며 선택제어기(24)의 제어신호가 제1트랜지스터의 베이스단에 인가되므로써 이 제어신호에 따라 제1트랜지스터의 베이스단 전위가 조절되어 제1트랜지스터의 베이스단 전위와 제2트랜지스터의 베이스단 전위중 낮은 전위의 베이스단 트랜지스터가 온되고 높은 전위의 베이스단 트랜지스터는 오프되는 스위칭제어기(25)과, 제1입력단(21)에 연결된 제3트랜지스터와 제2입력단(22)에 연결되는 제4트랜지스터를 구비하며 제3트랜지스터는 제2트랜지스터에 연결되고 제4트랜지스터는 제1트랜지스터에 연결되어 제1트랜지스터가 온되어 동작하면 제3트랜지스터가 온되며 제2트랜지스터가 온되고 동작하면 제4트랜지스터가 온되도록 하여 제1입력신호 또는 제2입력신호를 선택하여 출력단(28)으로 출력하는 스위칭기(26)와, 스위칭제어기(25) 및 스위칭기(26)의 트랜지스터에 바이어스전압을 공급하는 바이어스공급기(27)를 구비하고 있다.2 is a block diagram showing the configuration of the input selection switching circuit according to the embodiment of the present invention. As shown here, the automatic gain control circuit according to the embodiment of the present invention is an enterprise system. A first input terminal 21 for receiving an NTSC audio signal, a second input terminal 22 for receiving an arm PAL audio signal, and a first input terminal 21 or a second input terminal 22. And a selection terminal 23 for inputting a selection signal for selecting a signal, and a resistor and a transistor. The transistor operates with respect to the selection signal to select the first input terminal 21 for the high level selection signal. A selection controller 24 for outputting a control signal for selecting the second input terminal 22 for a low level selection signal, a first transistor to which a high bias voltage is applied to the base terminal, and a low bias voltage. A second transistor is applied to the base end. Since the control signal of the selection controller 24 is applied to the base end of the first transistor, the base end potential of the first transistor is adjusted according to the control signal, so that the lower of the base end potential of the first transistor and the base end potential of the second transistor is adjusted. The base stage transistor of the potential is turned on and the base transistor of the high potential is provided with a switching controller 25, a third transistor connected to the first input terminal 21 and a fourth transistor connected to the second input terminal 22. The third transistor is connected to the second transistor and the fourth transistor is connected to the first transistor so that the third transistor is turned on when the first transistor is turned on and operates, and the fourth transistor is turned on when the second transistor is turned on and operated. A switch 26 for selecting a first input signal or a second input signal and outputting the output signal to the output terminal 28, and a transformer of the switching controller 25 and the switch 26. And a bias supply (27) for supplying a bias voltage to the requester.

이하, 본 발명의 실시예의 작용을 첨부된 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.Hereinafter, the operation of the embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 실시예에 따른 고속동작이 가능한 자동이득제어회로를 상세하게 도시한 회로도로서, 여기에서 도시한 바와 같이 제1입력단(31)은 엔.티.에스.시.(NTSC)방식의 오디오신호가 입력되고 제2입력단(32)은 팔(PAL)방식의 오디오 신호를 입력가 입력된다. 제4도는 본 발명의 실시예에 따른 입력선택 스위칭회로를 포함하는 주변회로의 실시예를 도시한 회로도로서 제1입력단(41)과 제2입력단(42)을 통하여 제1입력신호인 엔.티.에스.시.(NTSC)방식의 오디오신호와 제2입력신호인 팔방식의 오디오 입력신호를 인가하기 위하여 저항과 커패시터로 구성되는 주변회로를 도시하고 있다.3 is a circuit diagram showing in detail an automatic gain control circuit capable of a high speed operation according to an embodiment of the present invention. As shown here, the first input terminal 31 has an NTSC. Audio signal is input, and the second input terminal 32 is input to the PAL audio signal. 4 is a circuit diagram illustrating an example of a peripheral circuit including an input selection switching circuit according to an exemplary embodiment of the present invention, wherein the first input signal is the first input signal through the first input terminal 41 and the second input terminal 42. A peripheral circuit composed of a resistor and a capacitor for applying an NTSC audio signal and an arm input audio input signal as a second input signal is shown.

선택단(33)은 제1입력단(31) 또는 제2입력단(32)을 선택하는 선택신호를 입력하며 선택신호는 선택단(33)을 통하여 선택제어기(34)에 인가된다. 선택제어기(34)는 저항(R1, R2)과 트랜지스터(Q1)로 구성되며 선택단(33)의 선택신호가 저항(R1)을 통하여 트랜지스터(Q1)에 인가된다. 인가된 선택신호에 대하여 트랜지스터(Q1)가 동작하는데 하이레벨(high level)의 선택신호에 대하여 트랜지스터(Q1)가 온하여 제1입력단(31)의 엔.티.에스.시.방식(NTSC)의 오디오신호를 선택하도록 하고 로레벨(low level)의 선택신호에 대하여 트랜지스터(Q1)가 오프되어 제2입력단(32)의 팔(PAL)방식의 오디오 입력신호를 선택하도록 하는 제어신호 출력한다.The selection terminal 33 inputs a selection signal for selecting the first input terminal 31 or the second input terminal 32, and the selection signal is applied to the selection controller 34 through the selection terminal 33. The selection controller 34 includes resistors R1 and R2 and a transistor Q1, and a selection signal of the selection terminal 33 is applied to the transistor Q1 through the resistor R1. The transistor Q1 operates with respect to the applied selection signal, but the transistor Q1 is turned on for the high level selection signal so that the NTS of the first input terminal 31 is turned on. Selects an audio signal and outputs a control signal for selecting the PAL audio input signal of the second input terminal 32 by turning off the transistor Q1 with respect to the low level selection signal.

스위칭제어기(35)는 높은 바이어스전압이 베이스단에 인가되는 제1트랜지스터(Q2)와 낮은 바이어스전압이 베이스단에 인가되는 제2트랜지스터(Q3)를 구비하는데 선택제어기의 제어신호에 따라 제1트랜지스터(Q2)의 베이스단 전위(V1)를 조정하여 제1트랜지스터(Q2)의 베이스단 전위(V1)와 제2트랜지스터(Q3)의 베이스단 전위(V3)를 비교하여 낮은 전위의 베이스단 트랜지스터가 온되고 높은 전위의 베이스단 트랜지스터는 오프되도록 한다. 트랜지스터(Q2)는 저항(R3, R4)의 분압에 의하여 베이스단이 바이어스되므로 저항(R3, R4)을 조정하여 트랜지스터(Q2)의 바이어스전압(V1)이 3V가 되도록 설정하고 또한 트랜지스터(Q3)는 저항(R5, R6)의 분압에 의하여 베이스단이 바이어스되므로 저항(R5, R6)을 조정하여 트랜지스터(Q3)의 바이어스 전압(V2)이 2.5V가 되도록 설정한다. 하이레벨(high level)의 선택신호에 대하여 선택제어기(34)의 트랜지스터(Q1)가 동작하여 선택제어기(34)의 저항(R2)과 스위칭 제어기(35)의 저항(R4)이 병렬 연결되어 스위칭제어기(35)의 제1트랜지스터(Q2)의 베이스단 전위(V1)를 제2트랜지스터(Q3)의 베이스단 전위(V2)보다 낮게 하므로 제1트랜지스터(Q2)가 온되어 동작한다. 로레벨(low level)의 선택신호에 대하여는 선택제어기(34)의 트랜지스터(Q1)가 오프되므로 스위칭제어기(35)의 제1트랜지스터(Q2)의 베이스단 전위(V1)는 3V를 그대로 유지하고 제2트랜지스터(Q3)의 베이스단 전위(V2)는 2.5V이므로 제2트랜지스터(Q3)가 온되어 동작하게 된다.The switching controller 35 includes a first transistor Q2 to which a high bias voltage is applied to the base end and a second transistor Q3 to which a low bias voltage is applied to the base end. The first transistor according to the control signal of the selection controller is provided. The base terminal potential V1 of the first transistor Q2 is compared with the base terminal potential V1 of the first transistor Q2 and the base terminal potential V3 of the second transistor Q3 by adjusting the base terminal potential V1 of Q2. The on and high potential base-stage transistor is turned off. Since transistor Q2 is biased at the base end by the divided voltages of resistors R3 and R4, the resistors R3 and R4 are adjusted to set bias voltage V1 of transistor Q2 to be 3V and transistor Q3. Since the base end is biased by the divided voltages of the resistors R5 and R6, the resistors R5 and R6 are adjusted to set the bias voltage V2 of the transistor Q3 to be 2.5V. The transistor Q1 of the selection controller 34 operates with respect to the high level selection signal so that the resistance R2 of the selection controller 34 and the resistance R4 of the switching controller 35 are connected in parallel to each other. Since the base end potential V1 of the first transistor Q2 of the controller 35 is lower than the base end potential V2 of the second transistor Q3, the first transistor Q2 is turned on to operate. Since the transistor Q1 of the selection controller 34 is turned off with respect to the low level selection signal, the base terminal potential V1 of the first transistor Q2 of the switching controller 35 maintains 3V as it is. Since the base terminal potential V2 of the second transistor Q3 is 2.5V, the second transistor Q3 is turned on to operate.

스위칭기(36)는 제1입력단(31)에 연결된 제3트랜지스터(Q4)와 제2입력단(32)에 연결되는 제4트랜지스터(Q5)를 구비하며 제3트랜지스터(Q4)는 스위칭제어기(35)의 제2트랜지스터(Q3)에 연결되고 제4트랜지스터(Q5)는 스위칭제어기(35)의 제1트랜지스터(Q2)에 연결되어 하이레벨의 선택신호에 따른 선택제어기(34)의 제어신호에 의하여 제1트랜지스터(Q2)가 온되고 제2트랜지스터(Q3)가 오프되면 제1입력단(31)의 전위가 제2입력단(32)의 전위보다 낮게 되므로 제3트랜지스터(Q4)가 온되어 동작하여 제1입력단(31)의 엔.티.에스.시.(NTSC)방식의 오디오신호를 선택하여 출력단(37)으로 출력하고 로레벨의 선택신호에 따른 선택제어기(34)의 제어신호에 의하여 제1트랜지스터(Q2)가 오프되고 제2트랜지스터(Q3)가 온되어 동작하면 제2입력단(32)의 전위가 제1입력단(31)의 전위보다 낮게 되므로 제4트랜지스터(Q5)가 온되어 동작하여 제2입력단(32)의 팔방식(PAL)의 오디오 입력신호를 선택하여 출력단(37)으로 출력한다.The switch 36 includes a third transistor Q4 connected to the first input terminal 31 and a fourth transistor Q5 connected to the second input terminal 32, and the third transistor Q4 includes the switching controller 35. Is connected to the second transistor Q3 and the fourth transistor Q5 is connected to the first transistor Q2 of the switching controller 35 by the control signal of the selection controller 34 according to the high level selection signal. When the first transistor Q2 is turned on and the second transistor Q3 is turned off, the potential of the first input terminal 31 is lower than that of the second input terminal 32, and thus the third transistor Q4 is turned on to operate. 1 Selects an NTSC audio signal of the input terminal 31 and outputs the audio signal to the output terminal 37. The control signal of the selection controller 34 according to the low level selection signal is used for the first signal. When the transistor Q2 is turned off and the second transistor Q3 is turned on to operate, the potential of the second input terminal 32 is lower than that of the first input terminal 31. Because the fourth transistor (Q5) is turned on by the operation, select an audio input signal of the arm system of the second input stage (32) (PAL), and outputs to the output terminal (37).

바이어스공급기(37)는 스위칭제어기(35) 및 스위칭기(36)의 트랜지스터에 공급하는 바이어스 전압의 기준을 설정하여 준다.The bias supply 37 sets the reference of the bias voltage supplied to the switching controller 35 and the transistors of the switching 36.

이와 같이 본 발명은 알.에프.(RF) 변조기에서 팔(PAL)방식과 엔.티.에스.시.(NTSC)방식의 오디오 입력에 있어서 전압제어를 통해 단자를 선택하도록 함으로써 한 모델의 제품을 여러 방식에 적용하는 것이 가능하여 자동화 생산을 할 수 있는 효과가 있다.As described above, the present invention provides a product of one model by allowing a terminal to be selected through voltage control in an PAL and NTSC audio input in an RF modulator. It can be applied in many ways, which has the effect of making automated production.

Claims (4)

제1입력신호 또는 제2입력신호를 스위칭하여 선택하는 입력선택 스위칭회로에 있어서, 상기 제1입력신호를 입력받는 제1입력단과, 상기 제2입력신호를 입력받는 제2입력단과, 상기 제1입력단 또는 제2입력단을 선택하는 선택신호를 입력하는 선택단과, 저항과 트랜지스터로 구성되며 상기 선택신호에 대하여 상기 트랜지스터가 동작하여 상기 제1입력단 또는 상기 제2입력단을 선택할 수 있는 제어신호를 출력하는 선택제어수단과, 높은 바이어스전압이 베이스단에 인가되는 제1트랜지스터와 낮은 바이어스전압이 베이스단에 인가되는 제2트랜지스터을 구비하며 상기 제어신호가 상기 제1트랜지스터의 베이스단에 인가되어 상기 제어신호를 따라 제1트랜지스터 또는 제2트랜지스터가 스위칭하여 동작하는 스위칭제어수단과, 상기 제1입력단에 연결된 제3트랜지스터와 상기 제2입력단에 연결되는 제4트랜지스터을 구비하며 상기 제3트랜지스터는 상기 제2트랜지스터에 연결되고 상기 제4트랜지스터는 상기 제1트랜지스터에 연결되어 상기 제1트랜지스터 또는 제2트랜지스터의 스위칭 동작에 따라 제3트랜지스터 또는 제4트랜지스터가 스위칭하여 동작하여 상기 제1입력신호 또는 제2입력신호를 선택하여 출력하는 스위칭수단 및, 상기 스위칭제어수단 및 상기 스위칭수단의 트랜지스터에 바이어스 전압을 공급하는 바이어스공급수단을 포함하여 구성되는 것을 특징으로 하는 입력선택 스위칭회로.An input selection switching circuit for switching and selecting a first input signal or a second input signal, comprising: a first input terminal for receiving the first input signal, a second input terminal for receiving the second input signal, and the first input signal; A selection terminal for inputting a selection signal for selecting an input terminal or a second input terminal, and a resistor and a transistor, wherein the transistor operates with respect to the selection signal to output a control signal for selecting the first input terminal or the second input terminal. Selection control means, a first transistor to which a high bias voltage is applied to the base end, and a second transistor to which a low bias voltage is applied to the base end, wherein the control signal is applied to the base end of the first transistor to provide the control signal. And switching control means for switching the first transistor or the second transistor to operate and switching the first and second transistors. And a fourth transistor connected to the third transistor and the second input terminal, wherein the third transistor is connected to the second transistor, and the fourth transistor is connected to the first transistor to switch the first transistor or the second transistor. Switching means for switching the third transistor or the fourth transistor to select and output the first input signal or the second input signal, and a bias for supplying a bias voltage to the switching control means and the transistor of the switching means. Input selection switching circuit comprising a supply means. 제1항에 있어서 상기 선택제어수단은, 하이레벨(high level)의 상기 선택신호에 대하여 상기 스위칭제어수단의 상기 제1트랜지스터의 베이스단 전위를 상기 제2트랜지스터의 베이스단 전위보다 낮게 하며 로레벨(low level)의 상기 선택신호에 대하여 상기 스위칭제어수단의 상기 제1트랜지스터의 베이스단 전위를 상기 제2트랜지스터의 베이스단 전위보다 높게하는 제어신호를 출력하는 것을 특징으로 하는 입력선택 스위칭회로.The low voltage level of claim 1, wherein the selection control means makes the base end potential of the first transistor of the switching control means lower than the base end potential of the second transistor with respect to the high level selection signal. and a control signal for outputting a control signal which makes the base end potential of the first transistor of the switching control means higher than the base end potential of the second transistor with respect to the selection signal having a low level. 제1항에 있어서 상기 스위칭제어수단은, 상기 제1트랜지스터의 베이스단 전위와 상기 제2트랜지스터의 베이스단 전위 중 낮은 전위 베이스단의 트랜지스터가 온되고 높은 전위 베이스단의 트랜지스터는 오프되는 것을 특징으로 하는 입력선택 스위칭회로.2. The switching control means of claim 1, wherein the transistor at the lower potential base is turned on and the transistor at the higher potential base is turned off among the base end potential of the first transistor and the base end potential of the second transistor. Input selection switching circuit. 제1항에 있어서 상기 스위칭수단은, 상기 제1트랜지스터가 온되어 동작하면 상기 제3트랜지스터가 온되며 상기 제2트랜지스터가 온되어 동작하면 상기 제4트랜지스터가 온되는 것을 특징으로 하는 입력선택 스위칭회로.The input selection switching circuit of claim 1, wherein the switching means turns on the third transistor when the first transistor is turned on and operates and turns on the fourth transistor when the second transistor is turned on and operates. .
KR1019970028318A 1997-06-27 1997-06-27 Input selection switching circuit KR100262483B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028318A KR100262483B1 (en) 1997-06-27 1997-06-27 Input selection switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028318A KR100262483B1 (en) 1997-06-27 1997-06-27 Input selection switching circuit

Publications (2)

Publication Number Publication Date
KR19990004265A KR19990004265A (en) 1999-01-15
KR100262483B1 true KR100262483B1 (en) 2000-08-01

Family

ID=19511799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028318A KR100262483B1 (en) 1997-06-27 1997-06-27 Input selection switching circuit

Country Status (1)

Country Link
KR (1) KR100262483B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430791B1 (en) * 2000-11-24 2004-05-10 엘지이노텍 주식회사 Automatic input switching circuit in accordance with control voltage

Also Published As

Publication number Publication date
KR19990004265A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
KR0148018B1 (en) Television signal switching system
US4363033A (en) Video switch circuit
US4326295A (en) Television tuner circuit
KR100262483B1 (en) Input selection switching circuit
US3693094A (en) Apparatus for superimposing an afc voltage on uhf and vhf tuning voltages for channel selection
KR960008946B1 (en) Signal connecting circuit device
US4588902A (en) Analog switching circuit with Zener diode input clamp
KR100240318B1 (en) Color signal processing circuit for a video cassetter recorder
US5412482A (en) Signal line changeover circuit with emitter followers
KR0116900Y1 (en) A circuit for selecting ntsc/pal
KR930005929Y1 (en) Automatic mode cutout circuit
KR950002559Y1 (en) Output signal switching in booster stage of high frequency modulator
KR960011414B1 (en) Time constant change circuit
KR910000555Y1 (en) Multi-lateral auto converting circuit
KR940001617Y1 (en) Audio recording control circuit for hi-fi vtr
KR930000655Y1 (en) Color signal band compensative circuit
JPH0591464A (en) Video signal processing circuit
KR100716954B1 (en) De-Emphasis circuit design method of video signal processing IC and IC using thereof
KR960008993B1 (en) Color system auto-changing device for using color killer voltage
KR19980037989U (en) Output signal separation circuit of high frequency modulator for UHF
KR200165528Y1 (en) Audio line autput circuit of a television receiver
US5734440A (en) White clip circuit
JPH0514618Y2 (en)
KR930015758A (en) Strong field quality compensation system
KR0153979B1 (en) Switching apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee