KR100260364B1 - Method for forming a gate electrode having polycide structure in a semiconductor device - Google Patents

Method for forming a gate electrode having polycide structure in a semiconductor device Download PDF

Info

Publication number
KR100260364B1
KR100260364B1 KR1019970057972A KR19970057972A KR100260364B1 KR 100260364 B1 KR100260364 B1 KR 100260364B1 KR 1019970057972 A KR1019970057972 A KR 1019970057972A KR 19970057972 A KR19970057972 A KR 19970057972A KR 100260364 B1 KR100260364 B1 KR 100260364B1
Authority
KR
South Korea
Prior art keywords
film
forming
amorphous silicon
layer
silicon film
Prior art date
Application number
KR1019970057972A
Other languages
Korean (ko)
Other versions
KR19990038309A (en
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970057972A priority Critical patent/KR100260364B1/en
Publication of KR19990038309A publication Critical patent/KR19990038309A/en
Application granted granted Critical
Publication of KR100260364B1 publication Critical patent/KR100260364B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Abstract

PURPOSE: A method for forming a gate electrode in the polycide structure of a semiconductor device is provided to improve the characteristic of a gate electrode film by preventing fluoric atoms from diffusing into a polysilicon film. CONSTITUTION: A gate oxide film(51) and a polysilicon film(52) is formed on a semiconductor substrate(50) in turns. An amorphous silicon film(53) is formed on the polysilicon film(52) to prevent fluoric atoms from diffusing. A halogen ion injection layer is formed on the surface of the amorphous silicon film(53) and the polysilicon film(52). The amorphous silicon film(53) is used as the first diffusion protecting layer, and the halogen ion injection layer is used as the second diffusion protecting layer. A tungsten silicide layer(54) is formed on the amorphous silicon film(53) on which the halogen ion injection layer is formed.

Description

반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법Method for forming gate electrode of polyside structure of semiconductor device

본 발명은 반도체 디바이스의 제조방법에 관한 것으로, 특히 폴리실리콘막과 텅스텐 실리사이드막이 적층된 폴리사이드 구조의 게이트 전극 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a gate electrode having a polyside structure in which a polysilicon film and a tungsten silicide film are laminated.

대부분의 집적회로에서 낮은 저항과 고온에서의 안정도를 가지는 금속 실리사이드가 접촉재료로서 사용된다. 실리사이드는 고유의 조성과 각기의 화학적 성질을 갖는 금속-실리콘 화합물이다. 상기 금속은 내화성 금속족인 몰리브덴, 탄탈륨, 티타늄, 텅스텐 또는 귀금속 원자인 코발트, 니켈, 백금 등과 반응한 화합물로 구성된다. 한편, 금속 실리사이드 중 게이트 전극 물질로서 텅스텐 실리사이드가 사용되는데, 텅스텐 실리사이드는 폴리실리콘에 비하여 낮은 비저항과 고온에서의 안정도를 갖는 장점이 있는 반면, 게이트 산화막과의 접착력이 우수하지 못하다. 따라서, 텅스텐 실리사이드가 사용되는 게이트 전극은 폴리실리콘막 상에 텅스텐 실리사이드층을 적층한 폴리사이드 구조로서 형성된다.In most integrated circuits, metal silicides having low resistance and high temperature stability are used as contact materials. Silicides are metal-silicon compounds with inherent composition and respective chemical properties. The metal is composed of a compound reacted with molybdenum, tantalum, titanium, tungsten or precious metal atoms such as cobalt, nickel, platinum, etc., which are refractory metals. On the other hand, tungsten silicide is used as the gate electrode material among the metal silicides, while tungsten silicide has advantages of low specific resistance and stability at high temperatures compared to polysilicon, but is not excellent in adhesion to the gate oxide film. Therefore, the gate electrode in which tungsten silicide is used is formed as a polyside structure in which a tungsten silicide layer is laminated on a polysilicon film.

그러나, 텅스텐 실리사이드층 형성시 사용되는 소오스 개스인 WF6에 의한 다량의 불소(F)원자는 후속 열처리 공정에서 하부층인 폴리실리콘층으로 확산하여 게이트 산화막(SiO2)의 산소와 치환되어 실리콘-산소(Si-O)의 결합을 파괴한다. 이때, 결합에서 파괴된 산소는 계면으로 확산되어 실리콘 기판 및 폴리실리콘막을 산화시킨다. 이에 따라, 게이트 산화막의 두께 변화로 인하여 게이트 산화막의 특성이 저하되어, 결국 반도체 디바이스의 신뢰성을 저하시킨다.However, a large amount of fluorine (F) atoms by WF6, a source gas used in forming a tungsten silicide layer, diffuses into the polysilicon layer, which is a lower layer, in the subsequent heat treatment process, and is replaced with oxygen in the gate oxide film (SiO 2 ) to form silicon-oxygen ( Breaks the bond of Si-O). At this time, the oxygen destroyed in the bond diffuses to the interface to oxidize the silicon substrate and the polysilicon film. As a result, the characteristics of the gate oxide film are deteriorated due to the change in the thickness of the gate oxide film, which in turn lowers the reliability of the semiconductor device.

먼저, 불소원자의 확산을 억제하기 위하여 미국특허출원 제 5,364,803에서는 텅스텐 실리사이드층과 폴리실리콘막 사이에 TiN막을 개재하여 게이트 전극을 형성하는 방법을 제시하였다. 그러나, 원주(column)형 결정을 갖는 TiN막의 구조 상의 특성 때문에, TiN막의 결정립계(grain boundary)를 통한 불소 원자의 확산을 완전히 억제할 수는 없었다. 또한, 미국특허출원 제 5,393,676에서는 폴리실리콘막 내에 아르곤(Ar) 이온주입층의 형성을 제시하였으나, 아르곤 원자만으로 효과적으로 불소원자의 확산을 억제할 수는 없었다. 또한, 미국특허출원 제 5,441,904에서는 폴리실리콘막을 결정크기가 다른 두층의 폴리실리콘막을 적층하여 형성하되, 결정크기가 큰 폴리실리콘막을 상부층으로 형성하여, 결정립계를 불일치하도록 하는 방법을 제시하다. 그러나, 이러한 결정립계를 통한 불소의 확산을 효과적으로 억제할 수는 없었다.First, in order to suppress diffusion of fluorine atoms, U.S. Patent Application No. 5,364,803 has proposed a method of forming a gate electrode between a tungsten silicide layer and a polysilicon layer via a TiN film. However, due to the structural characteristics of the TiN film having columnar crystals, the diffusion of fluorine atoms through the grain boundaries of the TiN film could not be completely suppressed. In addition, U.S. Patent Application No. 5,393,676 suggested the formation of an argon (Ar) ion implantation layer in a polysilicon film, but the argon atom alone could not effectively suppress the diffusion of fluorine atoms. In addition, US Patent Application No. 5,441,904 discloses a method in which a polysilicon film is formed by stacking two layers of polysilicon films having different crystal sizes, but a polysilicon film having a large crystal size is formed as an upper layer to make the grain boundaries inconsistent. However, the diffusion of fluorine through such grain boundaries could not be effectively suppressed.

한편, 미국특허출원 제 5,434,096에서는 텅스텐 실리사이드막의 형성 후 열처리를 진행하여 다량의 불소 원자를 외부방출시키는 방법을 제시하였으나, 방출되지 않고 일부 남아있는 불소 원자에 의한 확산을 통제하지는 못하였다.On the other hand, U.S. Patent Application No. 5,434,096 proposed a method of externally releasing a large amount of fluorine atoms by heat treatment after formation of a tungsten silicide film, but did not control the diffusion by some remaining fluorine atoms.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 폴리실리콘막과 텅스텐 실리사이드막의 적층 구조인 폴리사이드 구조의 게이트 전극의 형성시, 폴리실리콘막으로 불소 원자가 확산되는 것을 효과적으로 억제함으로써, 게이트 산화막의 특성을 향상시킬 수 있는 반도체 디바이스의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, and when forming the gate electrode of the polyside structure, which is a laminated structure of the polysilicon film and the tungsten silicide film, by effectively suppressing the diffusion of fluorine atoms into the polysilicon film, It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of improving the characteristics of an oxide film.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 폴리사이드 구조를 갖는 반도체 디바이스의 게이트 형성방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a gate forming method of a semiconductor device having a polyside structure according to an exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

50 : 반도체 기판 51 : 게이트 전극50 semiconductor substrate 51 gate electrode

52 : 폴리실리콘막 53 : 비정질 실리콘막52 polysilicon film 53 amorphous silicon film

＋ : 할로겐 이온주입층 54 : 텅스텐 실리사이드층+: Halogen ion implantation layer 54: tungsten silicide layer

55 : 산화질화막55 oxynitride film

상기 목적을 달성하기 위하여, 본 발명의 제 1 관점에 따른 반도체 디바이스의 게이트 형성방법은 게이트 산화막이 형성된 반도체 기판 상에 도핑된 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 상에 제 1 확산방지막으로서 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막 및 상기 폴리실리콘막의 표면에 제 2 확산방지막으로서 할로겐 이온주입층을 형성하는 단계; 및, 상기 할로겐 이온주입층이 형성된 비정질 실리콘막 상에 텅스텐 실리사이드층을 형성하는 단계를 포함한다.In order to achieve the above object, a gate forming method of a semiconductor device according to a first aspect of the present invention comprises the steps of forming a doped polysilicon film on a semiconductor substrate formed with a gate oxide film; Forming an amorphous silicon film on the polysilicon film as a first diffusion barrier film; Forming a halogen ion implantation layer as a second diffusion barrier on surfaces of the amorphous silicon film and the polysilicon film; And forming a tungsten silicide layer on the amorphous silicon film on which the halogen ion implantation layer is formed.

또한, 상기 목적을 달성하기 위하여, 본 발명의 제 2 관점에 따른 반도체 디바스의 게이트 형성방법은 게이트 산화막이 형성된 반도체 기판 상에 도핑된 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 상에 확산방지막으로서 할로겐 이온을 함유하는 비정질 실리콘막을 형성하는 단계; 및, 비정질 실리콘막 상에 텅스텐 실리사이드층을 형성하는 단계를 포함한다.In addition, in order to achieve the above object, a gate forming method of a semiconductor device according to a second aspect of the present invention comprises the steps of: forming a doped polysilicon film on a semiconductor substrate having a gate oxide film; Forming an amorphous silicon film containing halogen ions as a diffusion barrier on the polysilicon film; And forming a tungsten silicide layer on the amorphous silicon film.

상기한 본 발명에 의하면, 폴리실리콘막과 텅스텐 실리사이드막의 적층 구조인 폴리사이드 구조의 게이트 전극 형성에서, 폴리실리콘막과 텅스텐 실리사이드막 사이에 결정립계가 없는 비정질 실리콘막을 형성함과 더불어 폴리실리콘막과 비정질 실리콘막에 할로겐 이온층을 형성하거나, 비정질 실리콘막에 할로겐 원자를 첨가한다. 이러한 비정질 실리콘막 및 할로겐 원자에 의해, 텅스텐 실리사이드층의 형성시 불소 원자가 폴리실리콘막으로 확산되는 것을 효과적으로 방지할 수 있다. 이에 따라, 불소 원자의 확산으로 인한 게이트 산화막의 두께변화를 방지함으로써 게이트 산화막의 특성을 향상시킬 수 있으므로, 결국 소자의 신뢰성을 향상시킬 수 있다.According to the present invention described above, in forming a gate electrode having a polyside structure, which is a laminated structure of a polysilicon film and a tungsten silicide film, an amorphous silicon film having no grain boundary is formed between the polysilicon film and the tungsten silicide film, and the polysilicon film and the amorphous film A halogen ion layer is formed in a silicon film, or a halogen atom is added to an amorphous silicon film. By such an amorphous silicon film and a halogen atom, it is possible to effectively prevent fluorine atoms from diffusing into the polysilicon film during formation of the tungsten silicide layer. Accordingly, the characteristics of the gate oxide film can be improved by preventing the thickness change of the gate oxide film due to the diffusion of the fluorine atoms, thereby improving the reliability of the device.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 폴리사이드 구조를 갖는 반도체 디바이스의 게이트 형성방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a gate forming method of a semiconductor device having a polyside structure according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(50) 상에 게이트 산화막(51) 및 폴리실리콘막(52)을 순차적으로 형성한다. 이때, 게이트 산화막(51)은 90 내지 110Å의 두께로 형성하고, 폴리실리콘막(52)은 1,300 내지 1,700Å의 두께로 형성한다. 그런 다음, 폴리실리콘막(52)에 대한 POCl3도핑을 실시하고, 50:1 비율의 초순수 : HF의 제 1 혼합액에서 190 내지 210초 동안 세정하여, 폴리실리콘막(52) 상에 형성되어 있는 소정의 자연산화막(미도시)을 제거하고, 초순수에서 세척한다. 이어서, 25 내지 35℃의 온도의 1:1:5 비율의 초순수 : H2O2: NH4OH 의 제 2 혼합액에서 10 내지 20분 동안 세정하고, 초순수에서 세척한 후 건조시켜, 폴리실리콘막(52) 상에 잔재하는 불순물등을 완전히 제거한다. 이때, 폴리실리콘막(52)은 100 내지 200Ω/?의 면저항을 갖게 된다.Referring to FIG. 1A, a gate oxide film 51 and a polysilicon film 52 are sequentially formed on a semiconductor substrate 50. In this case, the gate oxide film 51 is formed to a thickness of 90 to 110 kPa, and the polysilicon film 52 is formed to a thickness of 1,300 to 1,700 kPa. Then, POCl 3 doping was performed on the polysilicon film 52, and the resultant was washed for 190 to 210 seconds in a first mixture of 50: 1 ultrapure water: HF, and formed on the polysilicon film 52. Certain natural oxide films (not shown) are removed and washed in ultrapure water. Subsequently, the mixture was washed in a second mixture of ultrapure water: H 2 O 2 : NH 4 OH in a ratio of 1: 1: 5 at a temperature of 25 to 35 ° C. for 10 to 20 minutes, washed in ultrapure water, and then dried, and then polysilicon Impurities and the like remaining on 52 are completely removed. At this time, the polysilicon film 52 has a sheet resistance of 100 to 200 k? / ?.

도 1b를 참조하면, 폴리실리콘막(52) 상에 이후 불소 원자의 확산을 방지하기 위한 제 1 확산방지막으로서, 비정질 실리콘막(53)을 50 내지 500Å의 두께로 형성한다. 이때, 비정질 실리콘막(53)은 SiCl2H2또는 SiH4개스를 이용하여 200 내지 400 mTorr의 압력과, 400 내지 550℃의 온도하에서 형성한다. 비정질 실리콘막(53)은 결정립계가 존재하기 않기 때문에, 이후 텅스텐 실리사이드층 형성에서 발생되는 불소 원자가 결정립계를 통해 확산되는 것을 방지할 수 있다.Referring to FIG. 1B, an amorphous silicon film 53 is formed on the polysilicon film 52 to have a thickness of 50 to 500 kPa as a first diffusion preventing film for preventing diffusion of fluorine atoms thereafter. At this time, the amorphous silicon film 53 is formed using a pressure of 200 to 400 mTorr and a temperature of 400 to 550 ° C using SiCl 2 H 2 or SiH 4 gas. Since the amorphous silicon film 53 does not have a grain boundary, it is possible to prevent diffusion of fluorine atoms generated in the tungsten silicide layer formation through the grain boundary.

그런 다음, 불소원자보다 원자의 크기가 큰 염소(Cl), 브롬(Br), 요오드(I)를 포함하는 할로겐 원자의 그룹으로부터 선택되는 하나의 원자를 비정질 실리콘막(53) 및 폴리실리콘막(52)의 표면에 이온주입하여, 비정질 실리콘막(53) 및 폴리실리콘막(52)의 표면에 제 2 확산방지막으로서 할로겐 이온주입층(＋)을 형성한다. 이때, 상기 이온주입은 10 내지 30KeV의 에너지와, 1×1013내지 1×1017원자/㎠의 농도로 실시한다. 할로겐 이온주입층(＋)은 비정질 실리콘막(53) 및 폴리실리콘막(52) 내에서 실리콘-할로겐 원자의 결합을 형성하여, 이후 텅스텐 실리사이드층 형성에서 발생되는 불소 원자가 폴리실리콘막(52)으로 확산하는 것을 억제한다. 즉, 제 1 확산방지막인 비정질 실리콘(53)막과 제 2 확산방지막인 할로겐 이온주입층(＋)의 이중 확산방지막에 의해, 이후 텅스텐 실리사이드층 형성시 발생되는 불소 원자가 폴리실리콘막(52)으로 확산하는 것을 효과적으로 방지할 수 있다.Then, one atom selected from the group of halogen atoms including chlorine (Cl), bromine (Br), and iodine (I) having an atom larger in size than the fluorine atom is selected from the amorphous silicon film 53 and the polysilicon film ( Ion implantation is performed on the surface of 52 to form a halogen ion implantation layer (+) as a second diffusion barrier on the surfaces of the amorphous silicon film 53 and the polysilicon film 52. In this case, the ion implantation is performed at an energy of 10 to 30 KeV and a concentration of 1 × 10 13 to 1 × 10 17 atoms / cm 2. The halogen ion implantation layer (+) forms a bond of silicon-halogen atoms in the amorphous silicon film 53 and the polysilicon film 52, and then the fluorine atoms generated in the tungsten silicide layer formation to the polysilicon film 52. Suppresses diffusion. That is, by the double diffusion prevention film of the amorphous silicon 53 film as the first diffusion barrier and the halogen ion implantation layer (+) as the second diffusion barrier, the fluorine atoms generated when the tungsten silicide layer is formed into the polysilicon film 52. The diffusion can be effectively prevented.

도 1c를 참조하면, 도 1B의 구조를 갖는 기판 전면을 HF 증기를 이용하여 세정하고 초순수 내에서 N2개스를 분사하면서 기판 전면을 세척하고 건조시킨다. 그런 다음, 비정질 폴리실리콘막(53) 상에, 390 내지 440℃의 온도와, 0.5 내지 1.0 Torr의 압력과, 350 내지 450 SCCM의 SiH4개스와, 4.0 내지 5.0 SCCM의 WF6개스를 이용하여, 텅스텐 실리사이드층(54)을 1,200 내지 2,000Å의 두께로 형성한다. 이때, 텅스텐 실리사이드층(54)은 50 내지 65Ω/?의 면저항을 갖는다. 그런 다음, 텅스텐 실리사이드층(54) 상에, 1 내지 2 Torr의 압력과, 350 내지 450℃의 온도와, 190 내지 210 SCCM의 SiH4개스와, 1,100 내지 1,300 SCCM의 N2O 개스와, 1,900 내지 2,100 SCCM의 NH3개스와, 2,900 내지 3,100 SCCM의 N2개스를 이용하여, 산화질화막(55)을 형성한다. 이때, 산화질화막(55)은 300 내지 600Å의 두께로 형성하고, 이 산화질화막(55)은 이후 패터닝 공정시 난반사 방지막으로서 작용한다.Referring to FIG. 1C, the front surface of the substrate having the structure of FIG. 1B is cleaned using HF vapor, and the front surface of the substrate is washed and dried while spraying N 2 gas in ultrapure water. Then, on the amorphous polysilicon film 53, using a temperature of 390-440 DEG C, a pressure of 0.5-1.0 Torr, SiH 4 gas of 350-450 SCCM, and WF 6 gas of 4.0-5.0 SCCM The tungsten silicide layer 54 is formed to a thickness of 1,200 to 2,000 GPa. At this time, the tungsten silicide layer 54 has a sheet resistance of 50 to 65 mA / ?. Then, on the tungsten silicide layer 54, a pressure of 1 to 2 Torr, a temperature of 350 to 450 ° C., SiH 4 gas of 190 to 210 SCCM, N 2 O gas of 1,100 to 1,300 SCCM, and 1,900 An oxynitride film 55 is formed using NH 3 gas of 2 to 100 SCCM and N 2 gas of 2,900 to 3,100 SCCM. In this case, the oxynitride film 55 is formed to a thickness of 300 to 600 kPa, and the oxynitride film 55 serves as an antireflection film in a subsequent patterning process.

도 1d를 참조하면, 포토리소그라피에 의해 산화질화막(55) 상에 마스크 패턴(미도시)이 형성한다. 상기 마스크 패턴을 이용하여 산화질화막(55), 텅스텐 실리사이드층(54), 비정질 실리콘막(53), 폴리실리콘막(52) 및 게이트 산화막(51)을 식각하여 게이트 전극을 형성한다. 그런 다음, 공지된 방법으로 상기 마스크 패턴을 제거한다.Referring to FIG. 1D, a mask pattern (not shown) is formed on the oxynitride film 55 by photolithography. The gate electrode is formed by etching the oxynitride layer 55, the tungsten silicide layer 54, the amorphous silicon layer 53, the polysilicon layer 52, and the gate oxide layer 51 using the mask pattern. Then, the mask pattern is removed by a known method.

상기 실시예에 의하면, 폴리실리콘막(52)에 제 1 확산방지막인 비정질 실리콘(53)막과 제 2 확산방지막인 할로겐 이온주입층(＋)의 이중 확산방지막을 형성함으로써, 텅스텐 실리사이드층 형성시 발생되는 불소 원자가 폴리실리콘막(52)으로 확산하는 것을 효과적으로 방지할 수 있다.According to the above embodiment, when the tungsten silicide layer is formed by forming a double diffusion barrier film of the amorphous silicon 53 film as the first diffusion barrier film and the halogen ion implantation layer (+) as the second diffusion barrier film in the polysilicon film 52 The fluorine atoms generated can be effectively prevented from diffusing into the polysilicon film 52.

한편, 상기 일 실시예에서는 제 2 확산방지막으로서 할로겐 이온주입층(＋)을 폴리실리콘막(52) 및 비정질 실리콘막(53)에 별도로 형성하였으나, 이러한 할로겐 이온주입층(＋)을 별도로 형성하지 않고, 비정질 실리콘막(53)의 형성시 비정질 실리콘막(53)이 할로겐 원자를 함유하도록 하여, 불소 원자의 확산을 효과적으로 방지할 수 있다.Meanwhile, in the above embodiment, the halogen ion implantation layer (+) is separately formed on the polysilicon film 52 and the amorphous silicon film 53 as the second diffusion barrier, but the halogen ion implantation layer (+) is not formed separately. In addition, when the amorphous silicon film 53 is formed, the amorphous silicon film 53 contains a halogen atom, so that the diffusion of the fluorine atoms can be effectively prevented.

즉, 도 1a에서의 공정 후, 폴리실리콘막(52) 상에 비정질 실리콘막(53)을 형성하는데, 이때 비정질 실리콘막(53)을 불소원자보다 원자의 크기가 큰 염소(Cl), 브롬(Br), 요오드(I)를 포함하는 할로겐 원자의 그룹으로부터 선택되는 하나의 원자를 분위기 개스로 하고, SiCl2H2또는 SiH4개스를 소오스 개스로 하여, 200 내지 400 mTorr 의 압력과, 400 내지 550℃의 온도하에서 형성한다. 이에 따라, 비정질 실리콘막(53)에 할로겐 원자가 첨가되어, 텅스텐 실리사이드층(54)의 형성시 발생되는 불소 원자가 폴리실리콘막(52)으로 확산되는 것을 효과적으로 방지할 수 있다.That is, after the process shown in FIG. 1A, an amorphous silicon film 53 is formed on the polysilicon film 52, wherein the amorphous silicon film 53 is formed of chlorine (Cl) or bromine (which has an atom larger in size than a fluorine atom). Br), one atom selected from the group of halogen atoms containing iodine (I) as the atmosphere gas, SiCl 2 H 2 or SiH 4 gas as the source gas, the pressure of 200 to 400 mTorr and 400 to It is formed under a temperature of 550 ° C. As a result, a halogen atom is added to the amorphous silicon film 53 so that the fluorine atoms generated when the tungsten silicide layer 54 is formed can be effectively prevented from diffusing into the polysilicon film 52.

상기한 본 발명에 의하면, 폴리실리콘막과 텅스텐 실리사이드막의 적층 구조인 폴리사이드 구조의 게이트 전극 형성에서, 폴리실리콘막과 텅스텐 실리사이드막 사이에 결정립계가 없는 비정질 실리콘막을 형성함과 더불어 폴리실리콘막과 비정질 실리콘막에 할로겐 이온층을 형성하거나, 비정질 실리콘막에 할로겐 원자를 첨가한다. 이러한 비정질 실리콘막 및 할로겐 원자에 의해, 텅스텐 실리사이드층의 형성시 불소 원자가 폴리실리콘막으로 확산되는 것을 효과적으로 방지할 수 있다. 이에 따라, 불소 원자의 확산으로 인한 게이트 산화막의 두께변화를 방지함으로써 게이트 산화막의 특성을 향상시킬 수 있으므로, 결국 소자의 신뢰성을 향상시킬 수 있다.According to the present invention described above, in forming a gate electrode having a polyside structure, which is a laminated structure of a polysilicon film and a tungsten silicide film, an amorphous silicon film having no grain boundary is formed between the polysilicon film and the tungsten silicide film, and the polysilicon film and the amorphous film A halogen ion layer is formed in a silicon film, or a halogen atom is added to an amorphous silicon film. By such an amorphous silicon film and a halogen atom, it is possible to effectively prevent fluorine atoms from diffusing into the polysilicon film during formation of the tungsten silicide layer. Accordingly, the characteristics of the gate oxide film can be improved by preventing the thickness change of the gate oxide film due to the diffusion of the fluorine atoms, thereby improving the reliability of the device.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.

Claims (13)

게이트 산화막이 형성된 반도체 기판 상에 도핑된 폴리실리콘막을 형성하는 단계;Forming a doped polysilicon film on the semiconductor substrate on which the gate oxide film is formed; 상기 폴리실리콘막 상에 제 1 확산방지막으로서 비정질 실리콘막을 형성하는 단계;Forming an amorphous silicon film on the polysilicon film as a first diffusion barrier film; 상기 비정질 실리콘막 및 상기 폴리실리콘막의 표면에 제 2 확산방지막으로서 할로겐 이온주입층을 형성하는 단계; 및Forming a halogen ion implantation layer as a second diffusion barrier on surfaces of the amorphous silicon film and the polysilicon film; And 상기 할로겐 이온주입층이 형성된 비정질 실리콘막 상에 텅스텐 실리사이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.And forming a tungsten silicide layer on the amorphous silicon film having the halogen ion implantation layer formed thereon. 제 1 항에 있어서, 상기 도핑된 폴리실리콘막은 상기 게이트 산화막 상에 폴리실리콘막을 형성한 후 POCl3도핑을 실시하여 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.The method of claim 1, wherein the doped polysilicon layer is formed by forming a polysilicon layer on the gate oxide layer and then performing POCl 3 doping. 제 1 항에 있어서, 상기 비정질 실리콘막은 50 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.The method of claim 1, wherein the amorphous silicon film is formed to a thickness of 50 to 500 GPa. 제 3 항에 있어서, 상기 비정질 실리콘막은 SiCl2H2또는 SiH4개스를 이용하여 200 내지 400 mTorr의 압력과, 400 내지 550℃의 온도하에서 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.4. The gate of the polyside structure of a semiconductor device according to claim 3, wherein the amorphous silicon film is formed at a pressure of 200 to 400 mTorr and a temperature of 400 to 550 DEG C using SiCl 2 H 2 or SiH 4 gas. Electrode formation method. 제 1 항에 있어서, 상기 할로겐 이온주입층은 염소(Cl), 브롬(Br), 요오드(I)를 포함하는 할로겐 원자의 그룹으로부터 선택되는 하나의 원자를 상기 비정질 실리콘막 및 폴리실리콘막의 표면에 이온주입하여 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.The method of claim 1, wherein the halogen ion implantation layer has one atom selected from the group of halogen atoms including chlorine (Cl), bromine (Br), iodine (I) on the surface of the amorphous silicon film and the polysilicon film A method of forming a gate electrode of a polyside structure of a semiconductor device, characterized in that the ion implantation. 제 5 항에 있어서, 상기 할로겐 원자의 이온주입은 10 내지 30KeV의 에너지와, 1×1013내지 1×1017원자/㎠의 농도로 실시하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.The gate electrode of the polyside structure of a semiconductor device according to claim 5, wherein the ion implantation of the halogen atoms is performed at an energy of 10 to 30 KeV and a concentration of 1 x 10 13 to 1 x 10 17 atoms / cm 2. Formation method. 제 1 항에 있어서, 상기 텅스텐 실리사이드층은 390 내지 440℃의 온도와, 0.5 내지 1.0 Torr의 압력과, 350 내지 450 SCCM의 SiH4개스와, 4.0 내지 5.0 SCCM의 WF6개스를 이용하여 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.According to claim 1, wherein the tungsten silicide layer is formed using a temperature of 390 to 440 ℃, a pressure of 0.5 to 1.0 Torr, SiH 4 gas of 350 to 450 SCCM, and WF 6 gas of 4.0 to 5.0 SCCM A method for forming a gate electrode of a polyside structure of a semiconductor device, characterized in that the. 게이트 산화막이 형성된 반도체 기판 상에 도핑된 폴리실리콘막을 형성하는 단계;Forming a doped polysilicon film on the semiconductor substrate on which the gate oxide film is formed; 상기 폴리실리콘막 상에 확산방지막으로서 할로겐 이온을 함유하는 비정질 실리콘막을 형성하는 단계; 및,Forming an amorphous silicon film containing halogen ions as a diffusion barrier on the polysilicon film; And, 비정질 실리콘막 상에 텅스텐 실리사이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.And forming a tungsten silicide layer on the amorphous silicon film. 제 8 항에 있어서, 상기 도핑된 폴리실리콘막은 상기 게이트 산화막 상에 폴리실리콘막을 형성한 후 POCl3도핑을 실시하여 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.The method of claim 8, wherein the doped polysilicon layer is formed by forming a polysilicon layer on the gate oxide layer and then performing POCl 3 doping. 제 8 항에 있어서, 상기 비정질 실리콘막은 50 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.10. The method of claim 8, wherein the amorphous silicon film is formed to a thickness of 50 to 500 GPa. 제 10 항에 있어서, 상기 비정질 실리콘막은 할로겐 개스 분위기에서, SiCl2H2또는 SiH4개스를 소오스 개스로 하여, 200 내지 400 mTorr 의 압력과, 400 내지 550℃의 온도하에서 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.The amorphous silicon film is formed under a pressure of 200 to 400 mTorr and a temperature of 400 to 550 ° C. in a halogen gas atmosphere using SiCl 2 H 2 or SiH 4 gas as the source gas. A method of forming a gate electrode of a polyside structure of a semiconductor device. 제 11 항에 있어서, 상기 할로겐 개스는 염소(Cl), 브롬(Br), 요오드(I) 중 선택되는 하나의 개스인 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.The method according to claim 11, wherein the halogen gas is one selected from chlorine (Cl), bromine (Br), and iodine (I). 제 1 항에 있어서, 상기 텅스텐 실리사이드층은 390 내지 440℃의 온도와, 0.5 내지 1.0 Torr의 압력과, 350 내지 450 SCCM의 SiH4개스와, 4.0 내지 5.0 SCCM의 WF6개스를 이용하여 형성하는 것을 특징으로 하는 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법.The tungsten silicide layer is formed by using a temperature of 390 to 440 ° C., a pressure of 0.5 to 1.0 Torr, SiH 4 gas of 350 to 450 SCCM, and WF 6 gas of 4.0 to 5.0 SCCM. A method for forming a gate electrode of a polyside structure of a semiconductor device, characterized in that the.
KR1019970057972A 1997-11-04 1997-11-04 Method for forming a gate electrode having polycide structure in a semiconductor device KR100260364B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970057972A KR100260364B1 (en) 1997-11-04 1997-11-04 Method for forming a gate electrode having polycide structure in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057972A KR100260364B1 (en) 1997-11-04 1997-11-04 Method for forming a gate electrode having polycide structure in a semiconductor device

Publications (2)

Publication Number Publication Date
KR19990038309A KR19990038309A (en) 1999-06-05
KR100260364B1 true KR100260364B1 (en) 2000-08-01

Family

ID=19524124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057972A KR100260364B1 (en) 1997-11-04 1997-11-04 Method for forming a gate electrode having polycide structure in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100260364B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847300B2 (en) 2009-05-08 2014-09-30 SK Hynix Inc. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
KR19990038309A (en) 1999-06-05

Similar Documents

Publication Publication Date Title
US5668394A (en) Prevention of fluorine-induced gate oxide degradation in WSi polycide structure
US4640004A (en) Method and structure for inhibiting dopant out-diffusion
US6303483B1 (en) Method of manufacturing semiconductor device
US5888588A (en) Process for forming a semiconductor device
US4829363A (en) Structure for inhibiting dopant out-diffusion
US5530418A (en) Method for shielding polysilicon resistors from hydrogen intrusion
JP3015717B2 (en) Semiconductor device manufacturing method and semiconductor device
US4389257A (en) Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
JPH10223900A (en) Semiconductor device and its manufacture
KR960042954A (en) Method of forming ruthenium oxide film for diffusion barrier of semiconductor device
JPH0969496A (en) Polysilicon/tungsten silicide multilayer composite formed onintegrated circuit structure and manufacture thereof
US5434096A (en) Method to prevent silicide bubble in the VLSI process
JP3422580B2 (en) Method for manufacturing semiconductor device
KR100755121B1 (en) Method for forming electrode structure and method for fabricating semiconductor device
JPH0653337A (en) Manufacture of semiconductor device
JP2000223571A (en) Method of forming contact of semiconductor element
KR100260364B1 (en) Method for forming a gate electrode having polycide structure in a semiconductor device
JP2000058483A (en) Manufacture of semiconductor device
US5872057A (en) Method of forming oxide dielectric layer on refractory metal silicide gate
KR100415094B1 (en) Method for manufacturing semiconductor device
KR100476036B1 (en) Semiconductor device and manufacturing method thereof.
JP3564908B2 (en) Method for manufacturing semiconductor device
KR100367735B1 (en) Integrated circuit line and fabricating method thereof
JP2001274391A (en) Method for forming electrode structure and method for manufacturing semiconductor device
KR100379333B1 (en) Fabrication method for titanium silicide layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee