KR100259819B1 - 브이오디 서버의 데이터 전송 방법 및 장치 - Google Patents

브이오디 서버의 데이터 전송 방법 및 장치 Download PDF

Info

Publication number
KR100259819B1
KR100259819B1 KR1019970072516A KR19970072516A KR100259819B1 KR 100259819 B1 KR100259819 B1 KR 100259819B1 KR 1019970072516 A KR1019970072516 A KR 1019970072516A KR 19970072516 A KR19970072516 A KR 19970072516A KR 100259819 B1 KR100259819 B1 KR 100259819B1
Authority
KR
South Korea
Prior art keywords
data
interface card
buffer memory
pci
register
Prior art date
Application number
KR1019970072516A
Other languages
English (en)
Other versions
KR19990052958A (ko
Inventor
강배근
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970072516A priority Critical patent/KR100259819B1/ko
Publication of KR19990052958A publication Critical patent/KR19990052958A/ko
Application granted granted Critical
Publication of KR100259819B1 publication Critical patent/KR100259819B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23605—Creation or processing of packetized elementary streams [PES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6118—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving cable transmission, e.g. using a cable modem
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 브이오디 서버를 직접 케이블티브이망 접속장치인 큐에이엠 장치에 접속하여 사용할 수 있도록 호스트 피씨 메인 메모리상에 있는 MPEG 데이터를 PCI 마스터링 방식으로 억세스하여 고속 병렬 8bit로 변환하는 버퍼 로직으로 많은 양의 데이터를 고속으로 전송하는 기술에 관한 것으로, 피씨의 메인 메모리(32)상의 MPEG 데이터를 읽어와 피씨아이 버퍼 메모리(33B)에 저장하는 피씨아이 콘트롤러(33A)와; 상기 버퍼 메모리(33B)에 저장된 데이터를 억세스할 때 짧은 시간동안 소량의 데이터를 자주 전송할 수 있도록 억세스하고 1 프레임의 데이터가 연속적으로 전송되도록 처리하는 버퍼메모리 매니저와; 상기 버퍼 메모리(33B)에서 출력되는 소정 바이트의 병렬데이터를 직렬데이터로 변환하고, 프레임 동기 바이트를 검출하여 프트 제어신호로 출력하는 병렬/직렬변환기(33C)와; 상기 병렬/직렬변환기(33C)에서 출력되는 직렬 데이터를 큐에이엠 장치(24)측으로 전송하는 통신포트(33D)로 구성되어 버스-마스터 모드로 동작하는 피씨아이 인터페이스카드(33)를 포함하여 구성한 것이다.

Description

브이오디 서버의 데이터 전송 방법 및 장치
본 발명은 주문형 비디오(VOD) 시스템에서 채널당 스트림수 증가를 위한 데이터의 고속 전송기술에 관한 것으로, 특히 비동기식 전송장치(ATM)를 사용하지 않고 직접 케이블티브이망에 접속하여 채널당 연속 매체 데이터를 많이 전송할 수 있도록한 브이오디 서버의 데이터 전송 방법 및 장치에 관한 것이다.
도 1은 종래기술에 의한 브이오디 서버의 데이터 전송 블록도로서 이에 도시한 바와 같이, 브이오디 서버(VOD Server)(11)를 케이블티브이망(CATV_NET) 접속장치인 큐에이엠 장치(15)에 접속하기 위해 에이티엠 인터페이스부(12)와 같은 고속 어댑터와, 에이티엠 디멀티플렉서와 같은 에이티엠 종단장치(13)를 구비하여 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
브이오디 서버(11)의 출력정보가 에이티엠(ATM) 인터페이스부(12)를 통해 ATM신호로 변환되어 출력되고, 에이티엠 종단장치(13)는 그 ATM신호를 디멀티플렉싱하여 출력하며, 큐에이엠 인터페이스부(14)는 디멀티플렉싱된 신호를 구상 진폭 변조(QAM:Quadrature Amplitude Modulation) 신호로 변환하여 큐에이엠 장치(15)에 공급한다.
그러나, 이와 같이 에이티엠 종단장치와 같은 신호변환장치를 이용하여 브이오디 서버를 케이블티브이망 접속장치인 큐에이엠 장치에 접속하는 경우, 그 큐에이엠 장치의 사용으로 인해 많은 비용이 추가되는 결함이 있고, 신호의 동기, 지연, 왜곡 문제가 발생되며, 셀 로스(Cell loss) 등에 의해 동화상의 품질이 저하되는 결함이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 브이오디 서버를 직접 케이블티브이망 접속장치인 큐에이엠 장치에 접속하여 사용할 수 있도록 하기 위하여, 호스트 피씨 메인 메모리상에 있는 MPEG 데이터를 PCI 마스터링(Process Control Interface Mastering) 방식으로 억세스하여 고속 병렬 8bit로 변환하는 버퍼 로직으로 많은 양의 데이터를 고속으로 전송하는 브이오디 서버의 데이터 전송 방법 및 장치를 제공함에 있다.
도 1은 종래기술에 의한 브이오디 서버의 데이터 전송 블록도.
도 2는 본 발명에 적용되는 피씨아이 인터페이스카드의 운용 프로그램에 대한 기능 블록도.
도 3 본 발명의 브이오디 서버의 데이터 전송장치에 대한 일실시 예시 블록도.
도 4는 본 발명에서 피씨아이 인터페이스카드를 제어하기 위한 레지스터의 포맷도.
도 5는 본 발명에 의한 브이오디 서버의 데이터 전송 방법의 신호 흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : 실시간 연속매체 처리부 21 : 연속매체 데이터버퍼 관리부
22 : 병렬 8bit데이터 처리로직부 23 : 큐에이엠 인터페이스부
24 : 큐에이엠 장치 CATV_NET : 케이블티브이망
30 : 브이오디 서버 31 : 중앙처리장치
32 : 메인 메모리 33 : 피씨아이 인터페이스카드
33A : 피씨아이 콘트롤러 33B : 버퍼 메모리
33C : 병렬/직렬변환기 33D : 통신포트
본 발명의 목적을 달성하기 위한 브이오디 서버의 데이터 전송 방법은 브이오디 서버측에서 큐에이엠 장치측에 데이터를 전송하기 위하여, 쓰기큐 테이블을 작성하고 데이터 전송에 필요한 일련의 디스크립터를 반복 순환적으로 사용할 수 있는 순환큐를 생성하는 제1과정(ST1)과; 피씨아이 인터페이스카드를 제어하기 위하여, 어드레스 레지스터, 콘트롤 레지스터, 데이터 카운트용 레지스터의 구조와 메카니즘을 정의한 후 디바이스의 드라이버와 피씨아이 인터페이스카드간의 프로토콜을 정의하는 제2과정(ST2,ST3)과; 상기 디바이스 드라이버가 피씨아이 인터페이스카드에 데이터 전송명령을 하달하고 상기 각 레지스터를 이용하여 지정된 정보를 큐엠에이 장치측으로 전송하는 제3과정(ST4-ST7)으로 이루어진다.
도 3은 본 발명의 목적을 달성하기 위한 브이오디 서버의 데이터 전송 장치의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 피씨의 메인 메모리(32)상의 MPEG 데이터를 읽어와 피씨아이 버퍼 메모리(33B)에 저장하는 피씨아이 콘트롤러(33A)와; 상기 버퍼 메모리(33B)에 저장된 데이터를 억세스할 때 짧은 시간동안 소량의 데이터를 자주 전송할 수 있도록 억세스하고 1 프레임의 데이터가 연속적으로 전송되도록 처리하는 버퍼메모리 매니저와; 상기 버퍼 메모리(33B)에서 출력되는 소정 바이트의 병렬데이터를 직렬데이터로 변환하고, 프레임 동기 바이트를 검출하여 프트 제어신호로 출력하는 병렬/직렬변환기(33C)와; 상기 병렬/직렬변환기(33C)에서 출력되는 직렬 데이터를 큐에이엠 장치(24)측으로 전송하는 통신포트(33D)로 구성되어 버스-마스터 모드로 동작하는 피씨아이 인터페이스카드(33)를 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 2, 도 3 내지 도 5를 참조하여 상세히 설명하면 다음과 같다.
도 2에서, 브이오디 서버의 실시간 연속매체 처리부(20)는 후술할 도 3에 도시되어 있는 고속통신용 피씨아이 인터페이스 카드(33)의 드라이버 소프트웨어로서 이는 하드웨어적으로 구성된 연속매체 데이터버퍼 관리부(21), 병렬 8bit데이터 처리로직부(22), 큐에이엠 인터페이스부(23)를 제어하여 그들을 초기 동작상태로 초기화 시킨다.
초기화가 완료되면 고속으로 데이터를 전송하기 위하여, 상기 연속매체 데이터버퍼 관리부(21)를 대상으로 소프트웨어적으로 쓰기큐(Write Queue) 테이블을 작성하여 데이터 전송에 필요한 데이터 사이즈, 전송할 데이터의 주소, 데이터의 8bit, 16bit, 32bit 단위로 정렬(alignment)하기 위한 배열처리, 하드웨어를 제어하기 위한 레지스터 맵 테이블, 전송 프레임의 스트림 비트열 포맷으로 구성되는 디스크립터(descripter)를 반복 순환적으로 사용할 수 있는 순환큐로 만들어 사용한다.
이하, 도 3을 참조하여 메인 메모리(32)의 MPEG 데이터를 PCI 마스터링 방식으로 억세스하여 고속 병렬 8bit로 변환하는 버퍼로직으로 많은 양의 데이터를 고속으로 전송하는 과정에 대해 설명한다.
고속 통신용 PCI 인터페이스 카드(이하, "피씨아이 인터페이스 카드" 라 칭함)(33)의 동작 모드는 크게 타겟 모드와 버스-마스터 모드로 구분할 수 있다. 타겟 모드는 일반적인 PCI 디바이스들이 동작하는 모드로서 브이오디 서버(30)의 중앙처리장치(31)와 같은 PCI 호스트에 의해 피씨아이 인터페이스 카드(33)가 제어되는 동작모드이다. 버스-마스터 모드는 상기 브이오디 서버(30)의 피씨아이 인터페이스 카드(33)가 PCI 로컬 버스(BUS)의 제어권을 가지고 동작하는 모드로서 피씨아이 인터페이스 카드(33)가 지능적으로 PC의 메인 메모리(32) 혹은 다른 PCI 디바이스의 지원을 억세스할 수 있는 동작모드이다.
상기 피씨아이 인터페이스 카드(33)의 콘트롤러는 버스-마스터 기능을 갖는 피씨아이 콘트롤러(33A)를 포함하여 PC의 메인 메모리(32)상의 MPEG 데이터를 읽어와 피씨아이 인터페이스 카드(33)의 버퍼 메모리(33B)에 저장시킨다. 이렇게 피씨아이 인터페이스 카드(33)가 스스로 PC의 메인 메모리(32)를 억세스하게 되므로 PC의 중앙처리장치(31)의 부하가 감소된다.
상기 피씨아이 인터페이스 카드(33)의 버퍼 메모리(33B)는 피씨아이 콘트롤러(33A)가 피씨아이 로컬 버스(BUS)를 통해 PC의 메인 메모리(32)로 부터 읽어온 데이터를 저장하고, 그 저장된 데이터를 병렬/직렬변환기(33C) 및 통신포트(33D)를 통해 전송할 수 있도록 하는 완충 역할을 수행한다.
상기 피씨아이 인터페이스 카드(33)의 버퍼 메모리 매니저는 전송하려는 MPEG 데이터가 저장되어 있는 PC 메인 메모리(32)를 그대로 버퍼 메모리(33B)로 사용하며, 피씨아이 인터페이스 카드(33)가 버스-마스터 모드로 동작하는 것을 이용하여 소량의 메모리만을 완충용 메모리로 사용하는 경제적인 방법으로 버퍼 메모리(33B)를 사용한다.
통신용 인터페이스 카드가 소량의 메모리 용량을 갖게 되면, 타겟 모드로 동작하는 피씨아이 인터페이스 카드(33)의 경우 중앙처리장치(31)가 자주 그 피씨아이 인터페이스 카드(33)를 억세스해야 하므로, 그 중앙처리장치(31)의 부하량이 증가하게 된다. 하지만, 버스 마스터 모드로 동작하는 피씨아이 인터페이스 카드(33)의 경우, 스스로 메인 메모리(32)를 억세스하게 되므로 중앙처리장치(31)의 부하에 아무런 영향을 주지 않지만, 대용량의 데이터를 전송하는 경우 오히려 PC의 다른 장치에 좋지 않은 영향을 줄 수 있으므로(PCI 로컬 버스(BUS)의 제어권을 피씨아이 인터페이스 카드(33)가 가지므로) 짧은 시간동안 소량의 데이터를 자주 전송하는 것이 바람직하다.
따라서, 상기 피씨아이 인터페이스 카드(33)의 버퍼 메모리(33B) 운용방법은 버스 마스터 모드로 동작하는 피씨아이 인터페이스 카드(33)에 더욱 적합한 방법으로, 이를 이용하여 메모리 소자를 경제적으로 사용할 수 있고, 피씨아이 인터페이스 카드(33)가 사용하는 메모리 소자의 양이 적으므로 버퍼 메모리(33B)를 고속의 FIFO 메모리로 구현할 수 있다. 따라서, 피씨아이 인터페이스 카드(33)의 메모리 운용에 따른 부하량이 줄어들어 피씨아이 인터페이스 카드(33)의 전체 동작에 대한 신뢰성이 향상된다.
그러나, 이와 같은 방법으로 버퍼 메모리(33B)를 운용하는데 있어서 주의할 사항은 통신포트(33D)로 출력되는 데이터의 용량이 200byte 내외인 프레임 단위로 되어 있고, 1 프레임의 데이터가 절대로 끊기지 않고 연속적으로 전송되어야 한다는 것이다.
따라서, 피씨아이 인터페이스 카드(33)의 버퍼 메모리(33B) 매니저 및 피씨아이 콘트롤러(33A)는 소량의 FIFO 메모리로 1 프레임의 데이터를 끊기지 않게 전송할 수 있도록 소량씩 지능적으로 메인 메모리(32)상의 MPEG 데이터를 억세스해야 한다.
병렬/직렬변환기(33C)는 상기 버퍼 메모리(33B)에서 출력되는 32bit 병렬 데이터를 직렬 데이터로 변경시켜 통신 포트(33D)를 통해 출력하는 역할을 수행한다.
큐에이엠 장치(24)측으로 전송하는 데이터의 전송단위는 200 byte 내외의 프레임 단위이고, 프레임의 시작부위에는 "프레임 동기 바이트" 라는 특별한 코드가 위치하게 되는데, 상기 병렬/직렬변환기(33C)는 그 프레임 동기 바이트를 검출하여 통신 포트(33C)가 이를 포트 제어신호로 출력할 수 있도록 한다.
통신 포트(33D)는 상기 병렬/직렬변환기(33C)로 부터 직렬데이터로 변환된 MPEG 데이터 및 포트 제어신호를 공급받아 이를 큐에이엠 장치(24) 측으로 전송한다. 그 통신 포트(33D)는 RS-422 드라이버를 채용하여 데이터를 18Mbps~42Mbps로 고속 전송한다.
상기 RS-422는 RS-232C 인터페이스의 전기적 특성 개선안 중 하나이다. RS-232 인터페이스는 통신포트의 기계적 ,기능적, 절차적, 전기적 특성을 규정하며, 널리 사용되고 있으나 여러 가지 한계가 있어 이를 개선하기 위한 표준안들이 제안되었다. RS-449가 기계적, 기능적, 절차적 특성을 개선하기 위해 제안되었고, RS-422 및 RS-423은 전기적 특성을 개선하기 위해 제안된 것이다.
상기 RS-422는 두 개의 도선에 정(+)신호와 부(-)신호를 동시에 전송하여(diffe -rential output) 노이즈 면역 특성을 향상시켰으며, 고속 장거리 전송에 적합하여 여러 통신 인터페이스의 전기적 특성 개선을 위해 사용되고 있는 실정에 있다. 수신단에서는 정,부 두신호의 전압차만을 검출하여 공통 모드 노이즈를 제거하게 되므로 RS-422의 노이즈에 대한 안정성은 상당히 높다.
한편, 상기 피씨아이 인터페이스 카드(33)의 제어를 위한 레지스터의 구조 및 데이터 전송 메커니즘에 대해 설명하면 다음과 같다.
피씨아이 인터페이스 카드(33) 제어를 위한 레지스터 구조 및 메커니즘에 대한 상세한 유저 가이드(User's Guide)는 중간 버전 체출시 같이 제출되는데, 이 유저 가이드는 피씨아이 인터페이스 카드(33)에 대한 내용과 인터럽트 처리부분, 레지스터의 구조와 기능 및 하드웨어의 구조에 대한 상세한 설명이 실려 있다.
피씨아이 인터페이스 카드(33)가 데이터를 적절히 송신할 수 있도록 하는 디바이스 드라이버와 피씨아이 인터페이스 카드(33)간의 프로토콜을 정의할 필요가 있으며, 현재 고려되고 있는 프로토콜은 다음과 같다.
디바이스 드라이버는 피씨아이 인터페이스 카드(33)에 시스템 메모리의 "특정 어드레스"에 있는 "지정된 길이"의 데이터를 송신하도록 명령을 하달한다. 그러면, 피씨아이 인터페이스 카드(33)가 그 명령대로 데이터를 송신하면서 인터럽트를 통해 송신상태를 알리게 되고, 인터럽트는 피씨아이 인터페이스 카드(33)가 데이터의 송신을 완전히 종료하였을 때 발생된다.
도 4에서, 피씨아이 인터페이스 카드(33)가 읽어들일 데이터의 어드레스를 저장하는 32bit의 어드레스 레지스터(41)와 24bit의 데이터 카운트용 레지스터(42B)를 셋팅할때는 바이트(byte)니 워드(word)니 하는 얼라이먼트는 상관이 없지만, 188byte의 패킷 단위가 되도록 하는 것이 바람직하다.
상기 각 레지스터(41),(42A,42B)는 모두 읽기, 쓰기가 가능하며, 입출력 포트로 할당이 된다.
디바이스 드라이버가 피씨아이 인터페이스 카드(33)에 전송명령을 하달하는 방법은 다음과 같다.
어드레스 레지스터(41)와 데이터 카운트용 레지스터(42B)에 적절한 값을 출력 포트 명령을 이용하여 라이트(write) 한다.(S1)
콘트롤 레지스터(41A)의 bit0을 "0"으로 셋팅하여 피씨아이 인터페이스 카드(33)로 하여금 시스템 메모리의 데이터를 읽어 그 데이터의 전송을 시작하도록 한다.(S2)
상기 피씨아이 인터페이스 카드(33)는 지정된 데이터를 큐에이엠 장치(24)측으로 전송하고, 전송이 종료되면 인터럽트를 발생시키면서 상기 콘트롤 레지스터(42A)의 bit0을 "1"로 셋팅한다.(S3)
디바이스 드라이버는 다시 제1단계(S1)로 복귀하여 피씨아이 인터페이스 카드(33)에 전송명령을 하달한다.
상기 디바이스 드라이버는 상기 피씨아이 인터페이스 카드(33)가 데이터 전송을 수행하는 도중에 그 피씨아이 인터페이스 카드(33)의 콘트롤 레지스터(41A)의 bit0 및 어드레스 레지스터(41), 데이터 카운트용 레지스터(42B)를 읽으면서 전송 상태를 in-port 명령으로 체크할 수 있다. 또한, 콘트롤 레지스터(42A)의 bit0을 "1"로 셋팅하여 피씨아이 인터페이스 카드(33)의 데이터 전송동작을 중간에 강제로 중지시킬 수 있다.
상기 피씨아이 인터페이스 카드(33)가 큐에이엠 장치(24)에 데이터를 전송할때는 188byte의 1 패킷 단위로 전송해야 하고, 패킷 중간의 데이터가 끊기는 것을 방지하기 위해 상기와 같이 데이터 전송을 강제로 중지시킬 때 피씨아이 인터페이스 카드(33)는 현재 전송하고 있는 패킷의 전송을 완료한 후 전송동작을 중지하게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 브이오디 서버를 케이블티브이망에 접속할 때 중간단계의 신호 변환장치를 이용하지 않고 직접 접속할 수 있도록 병렬 8bit 고속 데이터 처리기술을 창안하고, 이를 이용하여 18Mbps~42Mbps급 대역을 보장해 줌으로써 6Mbps로 엔코딩된 MPEG 스트림의 경우 최대 3~7 스트림을 한 채널에 동시에 전송할 수 있고, 케이블티브이망에 NVOD(Near Video On Demand)를 경제적으로 실현할 수 있는 효과가 있다.

Claims (4)

  1. 브이오디 서버측에서 큐에이엠 장치측에 데이터를 전송하기 위하여, 피씨아이 인터페이스카드에 대응하여 쓰기큐 테이블을 작성하고 데이터 전송에 필요한 일련의 디스크립터를 반복 순환적으로 사용할 수 있는 순환큐를 생성하는 제1과정과; 피씨아이 인터페이스카드를 제어하기 위하여, 어드레스 레지스터, 콘트롤 레지스터, 데이터 카운트용 레지스터의 구조와 메카니즘을 정의한 후 디바이스의 드라이버와 피씨아이 인터페이스카드간의 프로토콜을 정의하는 제2과정과; 상기 디바이스 드라이버가 피씨아이 인터페이스카드에 데이터 전송명령을 하달하고 상기 각 레지스터를 이용하여 지정된 정보를 큐엠에이 장치측으로 전송하는 제3과정으로 이루어지는 것을 특징으로 하는 브이오디 서버의 데이터 전송 방법.
  2. 제1항에 있어서, 어드레스 레지스터, 데이터 카운트용 레지스터를 셋팅할 때 패킷 단위로 셋팅하는 것을 특징으로 하는 브이오디 서버의 데이터 전송 방법.
  3. 제1항에 있어서, 제3과정은 어드레스 레지스터와 데이터 카운트용 레지스터에 적절한 값을 출력 포트 명령을 이용하여 라이트하는 제1단계와; 상기 콘트롤 레지스터의 bit0을 "0"으로 셋팅하여 피씨아이 인터페이스 카드로 하여금 시스템 메모리의 데이터를 읽어 그 데이터의 전송을 시작하도록 하는 제2단계와; 지정된 데이터를 큐에이엠 장치측으로 전송하고, 전송이 종료되면 인터럽트를 발생시키면서 상기 콘트롤 레지스터의 bit0을 "1"로 셋팅하는 제3단계와; 상기 제1단계로 복귀하여 피씨아이 인터페이스 카드에 전송명령을 하달하는 제4단계로 이루어지는 것을 특징으로 하는 브이오디 서버의 데이터 전송 방법.
  4. 피씨의 메인 메모리(32)상의 MPEG 데이터를 읽어와 피씨아이 버퍼 메모리(33B)에 저장하는 피씨아이 콘트롤러(33A)와; 상기 버퍼 메모리(33B)에 저장된 데이터를 억세스할 때 짧은 시간동안 소량의 데이터를 자주 전송할 수 있도록 억세스하고 1 프레임의 데이터가 연속적으로 전송되도록 처리하는 버퍼메모리 매니저와; 상기 버퍼 메모리(33B)에서 출력되는 소정 바이트의 병렬데이터를 직렬데이터로 변환하고, 프레임 동기 바이트를 검출하여 프트 제어신호로 출력하는 병렬/직렬변환기(33C)와; 상기 병렬/직렬변환기(33C)에서 출력되는 직렬 데이터를 큐에이엠 장치(24)측으로 전송하는 통신포트(33D)로 구성되어 버스-마스터 모드로 동작하는 피씨아이 인터페이스카드(33)를 포함하여 구성한 것을 특징으로 하는 브이오디 서버의 데이터 전송 장치.
KR1019970072516A 1997-12-23 1997-12-23 브이오디 서버의 데이터 전송 방법 및 장치 KR100259819B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970072516A KR100259819B1 (ko) 1997-12-23 1997-12-23 브이오디 서버의 데이터 전송 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970072516A KR100259819B1 (ko) 1997-12-23 1997-12-23 브이오디 서버의 데이터 전송 방법 및 장치

Publications (2)

Publication Number Publication Date
KR19990052958A KR19990052958A (ko) 1999-07-15
KR100259819B1 true KR100259819B1 (ko) 2000-06-15

Family

ID=19528312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970072516A KR100259819B1 (ko) 1997-12-23 1997-12-23 브이오디 서버의 데이터 전송 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100259819B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651997B1 (ko) * 1999-07-19 2006-11-30 엘지전자 주식회사 네트워크 아답터의 동적 부하 균등화 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568941B1 (ko) 2003-10-16 2006-04-07 학교법인 한양학원 동적 채널을 이용한 주문형 멀티미디어 데이터 서비스방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651997B1 (ko) * 1999-07-19 2006-11-30 엘지전자 주식회사 네트워크 아답터의 동적 부하 균등화 방법

Also Published As

Publication number Publication date
KR19990052958A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US8103813B2 (en) Method and system for hardware based implementation of USB 1.1 over a high speed link
US5533018A (en) Multi-protocol packet framing over an isochronous network
US5550802A (en) Data communication network with management port for isochronous switch
US5617419A (en) Adapting switch port and work station communication adapters to data frame types with disparate formats and data rates
KR100444702B1 (ko) 고속 범용 직렬 버스 인터페이스를 지원하는 디지탈가입자 회선 모뎀
EP0932103A1 (en) Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and device
US20010011310A1 (en) Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an ieee 1394 serial bus
US7191262B2 (en) High-throughput UART interfaces
US8200877B2 (en) Device for processing a stream of data words
JPH1069459A (ja) シリアルインタフェース制御装置およびその制御方法
KR100381647B1 (ko) 데이터 전송 제어 장치 및 전자 기기
CN115357535A (zh) 一种虚拟串口设计方法及装置
US7130315B1 (en) Method of and apparatus for utilizing extended AV/C command and response frames including transaction label and common result/error code
US6041286A (en) Apparatus for and method of accurately obtaining the cycle time of completion of transmission of video frames within an isochronous stream of data transmitted over an IEEE 1394 serial bus network
KR100259819B1 (ko) 브이오디 서버의 데이터 전송 방법 및 장치
KR100690619B1 (ko) ＤＴＶＬｉｎｋ 방식의 프레임 데이터 전송 방법
US6687260B1 (en) Apparatus and methods for flow control of non-isochronous data
KR0176622B1 (ko) 데이타 송신장치
KR100269260B1 (ko) 에이티엠용 가입자 단말장치
CN115866173B (zh) 一种视频传输芯片
US7126983B1 (en) Methods and apparatus for communicating commands and data using logical channels
EP0932104B1 (en) Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and a device
US5870631A (en) System for operating system software providing input buffer for receiving variable-length bit stream with a header containing synchronization data recognized by universal serial controller
KR100275528B1 (ko) 비동기식 전달 모드용 비대칭 디지털 가입자선가입자 단말 정합장치
JP4524962B2 (ja) データ転送装置及びデータ転送方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee