KR100259077B1 - Serial Data Transmission Method - Google Patents
Serial Data Transmission Method Download PDFInfo
- Publication number
- KR100259077B1 KR100259077B1 KR1019960061439A KR19960061439A KR100259077B1 KR 100259077 B1 KR100259077 B1 KR 100259077B1 KR 1019960061439 A KR1019960061439 A KR 1019960061439A KR 19960061439 A KR19960061439 A KR 19960061439A KR 100259077 B1 KR100259077 B1 KR 100259077B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- data
- unit
- coding
- transmitted
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0094—Bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
본 발명은 직렬 데이타(Serial Data)의 전송 방법에 관한 것으로 특히, 전송 시간(Timing)을 줄이도록 한 직렬 데이타의 전송 방법에 관한 것이다.The present invention relates to a method of transmitting serial data, and more particularly, to a method of transmitting serial data to reduce a transmission time (Timing).
이하, 첨부된 도면을 참조하여 종래의 직렬 데이타의 전송 방법을 설명하면 다음과 같다.Hereinafter, a conventional serial data transmission method will be described with reference to the accompanying drawings.
도 1은 종래의 직렬 데이타의 전송 방법을 나타낸 블럭도이고, 도 2는 종래의 직렬 데이타의 전송에 따른 동작 타이밍도 이다.1 is a block diagram showing a conventional serial data transmission method, Figure 2 is an operation timing diagram according to the conventional serial data transmission.
먼저, 도 1에서와 같이 전송할 로우 데이타(Raw Data)가 데이타 처리부(11)를 거쳐 비트 삽입부(12)에 입력되고, 상기 비트 삽입부(12)에서 수신부의 데이타와 동기를 맞추기 위해 1 비트의 데이타를 삽입한다. 이어, 상기 데이타 처리부(11)에 입력된 데이타와 상기 비트 삽입부(12)에서 삽입된 데이타를 입력으로 받아 코딩부(13)에서 코딩(Coding)화 시킨다.First, as illustrated in FIG. 1, raw data to be transmitted is input to the bit inserting unit 12 via the data processing unit 11, and 1 bit for synchronizing with data of the receiving unit in the bit inserting unit 12. Insert the data of. Subsequently, the data inputted to the data processor 11 and the data inserted by the bit inserter 12 are received as inputs and coded by the coding unit 13.
현재 알려진 채널 코딩 방법으로는 NRZ(Non Return to Zero), NRZI(Non Return to Zero Inverted), Bi-Phase Mark(Manchester), Miller Coding기법 등이 있다.Currently known channel coding methods include Non Return to Zero (NRZ), Non Return to Zero Inverted (NRZI), Bi-Phase Mark (Manchester), and Miller Coding.
이들 코딩기법들은 입력 데이타와 가준클럭을 비교하여 에지(Edge) 정보들을 만들어 모든 동작을 원활하게 한다.These coding techniques compare edge data with pseudoclocks to produce edge information to facilitate all operations.
그리고 상기 코딩부(13)에서 코딩화된 로우 데이타와 삽입된 데이타를 받아 디코딩부(14)에서 디코딩(Decoding)하여 상기 비트 삽입부(12)에서 삽입된 데이타를 제거하는 삽입 비트 제거부(15)를 거쳐 데이타 수신부(16)에 입력한다.The insertion bit removing unit 15 which receives the raw data and the inserted data coded by the coding unit 13 and decodes the decoding unit 14 to remove the data inserted by the bit insertion unit 12. Input to the data receiving unit 16 via the.
상기와 같은 과정을 보다 상세히 설명하면 도 2에서와 같이 전송할 로우 데이타(Raw Data)가 데이타 처리부(Data Transmiter)(11)에서 신호 전송(Signal Transition)하고, 상기 데이타 처리부(11)에서 전송된 신호를 입력받아 비트 삽입부(12)에서 연속적으로 '1'이 7비트(Bit)나온 다음 '0'을 1비트 삽입한다.Referring to the above process in more detail, as shown in FIG. 2, raw data to be transmitted is signal-transmitted by a data transmitter 11, and a signal transmitted by the data processor 11. After receiving the input from the bit inserting unit 12 '1' is 7 bits (Bit) in succession, '0' is inserted 1 bit.
이어, 코딩부(13)단에서 코딩(Coding)을 하면 8 비트(Bit)에 한번 이상은 전송을 한다. 여기서, 상기 비트 삽입부(12)에서 비트 스퍼핑을 하면 데이타의 양은 많아지지만 충분한 천이가 있어야 클럭(Clock) 정보를 실고가서 수신단에서 동기를 맞추는데 용이하다.Subsequently, when the coding unit 13 performs coding, at least one transmission is performed every 8 bits. In this case, when the bit inserting the bit inserting unit 12, the amount of data increases, but it is easy to carry the clock information and synchronize the receiving information only when there is sufficient transition.
그리고 디코딩부(14)에서 디코딩(Decoding)하고, 상기 비트 삽입부(12)에서 삽입된 데이타를 삽입 비트 제거부(15)에서 제거하여 데이타 수신부(16)에 입력한다.The decoding unit 14 decodes the data inserted by the bit inserting unit 12 and removes the data inserted by the bit inserting unit 15 into the data receiving unit 16.
그러나 상기와 같은 종래의 직렬 데이타의 전송방법에 있어서 다음과 같은 문제점이 있었다.However, in the conventional serial data transmission method as described above, there are the following problems.
즉, 비트 삽입부에서 동기 패턴(Sync Pattern)과의 구분과 수신부에서 동기를 맞추기 위해 클럭정보가 필요하다. 그러기 위해서 전송된 데이타가 천이를 하여야 하므로 데이타 이외의 1 비트를 삽입한 후, 코딩부와 디코딩부를 거쳐 상기 삽입된 데이타는 수신측에서 제거하므로 처리할 데이타의 양이 많아지기 때문에 처리속도가 늦어진다.That is, clock information is required to distinguish the synchronization pattern from the bit inserter and to synchronize the receiver. To this end, since the transmitted data must transition, after inserting one bit other than the data, the inserted data is removed at the receiving end through the coding unit and the decoding unit, and thus the processing speed becomes slow because the amount of data to be processed increases.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 직렬 데이타 전송시 불필요한 비트들의 코딩과 디코딩에 걸리는 시간을 줄이도록 한 직렬 데이타 전송방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a serial data transmission method designed to reduce the time taken for coding and decoding unnecessary bits in serial data transmission.
제1도는 종래의 직렬 데이타의 전송 방법을 나타낸 블럭도1 is a block diagram showing a conventional method of transmitting serial data
제2도는 종래의 직렬 데이타의 전송에 따른 동작 타이밍도2 is an operation timing diagram according to a conventional serial data transmission
제3도는 본 발명의 직렬 데이타의 전송 방법을 나타낸 블럭도3 is a block diagram showing a serial data transmission method of the present invention.
제4도는 본 발명의 직렬 데이타의 전송에 따른 동작 타이밍도4 is an operation timing diagram according to the transmission of serial data of the present invention.
제5도는 본 발명을 구현하기 위한 비트 삽입부를 구현하기 위한 동작 순서도5 is an operation flowchart for implementing a bit inserter for implementing the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 데이타 처리부 22 : 코딩부21: data processing section 22: coding section
23 : 비트 삽입부 24 : 삽입 비트 제거부23: insert bit 24: insert bit remover
25 : 디코딩부 26 : 데이타 수신부25 decoding unit 26 data receiving unit
상기와 같은 목적을 달성하기 위한 본 발명의 직렬 데이타의 전송 방법은 전송될 데이타를 데이타 처리부에 처리시키는 단계와, 상기 데이타 처리부에 처리된 데이타를 코딩부에서 코딩하는 단계와, 상기 코딩부에서 코딩된 데이타의 일정비트 마다 비트 삽입부에서 비트 삽입하는 단계와, 상기 삽입된 데이타를 삽입 비트 제거부에서 제거하는 단계와, 상기 삽입 비트 제거부를 거친 데이타를 디코딩부에서 디코딩하여 데이타 수신부에 입력하는 단계를 포함하여 이루어짐에 그 특징이 있다.The serial data transmission method of the present invention for achieving the above object comprises the steps of processing the data to be transmitted to the data processing unit, coding the data processed in the data processing unit in the coding unit, coding in the coding unit Bit inserting by a bit inserting unit for every predetermined bit of the inserted data, removing the inserted data by the inserting bit removing unit, and decoding the data passed through the inserting bit removing unit by the decoding unit and inputting the data to the data receiving unit. Its features are made to include.
이하, 첨부된 도면을 참조하여 본 발명의 직렬 데이타의 전송 방법을 상세히 설명하면 다음과 같다.Hereinafter, the serial data transmission method of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 직렬 데이타의 전송 방법을 나타낸 블럭도이며, 도 4는 본 발명의 직렬 데이타의 전송에 따른 타이밍도이다.3 is a block diagram showing a serial data transmission method of the present invention, Figure 4 is a timing diagram according to the transmission of the serial data of the present invention.
도 3에서와 같이 입력측은 전송할 로우 데이타(Raw Data)가 데이타 처리부(21)를 거쳐 코딩부(22)에서 코딩(Coding)된 후, 비트 삽입부(23)로 입력되어 수신측의 동기와 맞추기 위해 1 비트를 삽입한다.As shown in FIG. 3, the input side is coded by the coding unit 22 via the data processing unit 21 after the raw data to be transmitted is input to the bit inserting unit 23 to match the synchronization of the receiving side. To insert 1 bit.
그리고 상기 1 비트 삽입부(23)에서 삽입된 데이타를 삽입 비트 제거부(24)에서 제거하여 디코딩부(25)에 입력하여 디코딩(Decoding)하여 상기 데이타 수신부(26)로 입력된다.The data inserted by the 1-bit inserter 23 is removed by the insertion bit remover 24, input to the decoder 25, decoded, and input to the data receiver 26.
상기와 같은 과정을 보다 상세히 설명하면 도 4에서와 같이 전송할 로우 데이타(Raw Data)가 데이타 처리부(Data Transmiter)(21)에서 신호 전송(Signal Transition)하고, 상기 데이타 처리부(21)에서 전송된 신호를 입력받아 코딩부(22)에서 코딩화한다.Referring to the above process in more detail, as shown in FIG. 4, raw data to be transmitted is signal transmitted from the data transmitter 21, and the signal transmitted from the data processor 21. Received is coded by the coding unit 22.
이어, 상기 코딩부(22)에서 코딩화된 신호는 비트 삽입부(23)에서 연속적으로 '1'이 7 비트(Bit)나온 다음 '0'을 1 비트 삽입한다. (수신측의 동기신호와 맞추기 위해) 또는 '0'이 7 비트 나온 다음 '1'을 1 비트 삽입한다.Subsequently, the signal coded by the coding unit 22 continuously inserts '0' 1 bit after '1' is 7 bits Bit continuously in the bit inserting unit 23. (To match the synchronization signal on the receiving side) Or insert '1' 1 bit after '0' is 7 bits.
그리고 비트 삽입부(23)에서 삽입된 데이타를 받아 삽입 비트 제거부(24)에서 입력측에서 수신측의 동기를 맞추기 위해 사용했던 데이타를 제거하고, 디코딩부(25)에서 디코딩(Decoding)하여 데이타 수신부(26)에 입력한다.The data inserted by the bit inserting unit 23 is received, and the insertion bit removing unit 24 removes the data used to synchronize the receiving side from the input side, and decodes the decoding unit 25 to decode the data receiving unit. Enter in (26).
도 5는 본 발명을 구현하기 위한 비트 삽입부를 구현하기 위한 동작 순서도이다.5 is an operation flowchart for implementing a bit inserter for implementing the present invention.
도 5에서와 같이 파워 업(Power Up)된 유휴(Idle)상태(101)와 비트 수를 계산하는 카운터를 '0'으로 리세트 한다(102).As shown in FIG. 5, the power up idle state 101 and the counter for calculating the number of bits are reset to '0' (102).
이어, 다음 비트(103)를 받고서 그 비트가 '1'인지 '0'인지를 파악하여(104) 계속적으로 '1'이면 카운터를 증가한다(105). 그리고 증가된 카운타가 7이면(106) '0'을 1 비트를 삽입한다(107).Subsequently, after receiving the next bit 103, it is determined whether the bit is '1' or '0' (104) and if the number is '1' continuously, the counter is incremented (105). If the increased counter is 7 (106), '0' is inserted 1 bit (107).
또는, 다음 비트(103)를 받고서 그 비트가 '1'인지 '0'인지를 파악하여(104) 계속적으로 '0'이면 카운터를 증가한다(105). 그리고 증가된 카운터가 7이면(106) '1'을 1 비트 삽입한다(107).Alternatively, it receives the next bit 103 and determines whether the bit is '1' or '0' (104). If the bit is continuously '0', the counter is incremented (105). If the incremented counter is 7 (106), '1' is inserted 1 bit (107).
만약, 카운터가 7이 아니면 다음 비트(103)를 계속받고, 비트 삽입후에는 다시 카운터를 '0'으로 리세트(108)한다. 이어, 데이타 전송 완료 여부를 파악후 유휴 상태(101)로 갈 것인지 다음 비트(103)을 받을 지를 결정한다(109).If the counter is not 7, the next bit 103 is continuously received, and after the bit is inserted, the counter is reset 108 to '0'. Then, after determining whether the data transmission is completed, it is determined whether to go to the idle state 101 or to receive the next bit 103 (step 109).
이상에서 설명한 바와같이 본 발명의 직렬 데이타의 전송 방법에 있어서 전송될 로우 데이타를 코딩을 거친 후 비트 삽입하고, 삽입된 비트 제거 후에 디코딩을 하기 때문에 코딩 시간과 디코딩 시간을 줄일 수 있으므로 전송 시간을 줄이는 효과가 있다.As described above, in the serial data transmission method of the present invention, since the raw data to be transmitted is encoded after bit coding and the decoding is performed after removing the inserted bit, coding time and decoding time can be reduced, thereby reducing transmission time. It works.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960061439A KR100259077B1 (en) | 1996-12-04 | 1996-12-04 | Serial Data Transmission Method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960061439A KR100259077B1 (en) | 1996-12-04 | 1996-12-04 | Serial Data Transmission Method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980043548A KR19980043548A (en) | 1998-09-05 |
KR100259077B1 true KR100259077B1 (en) | 2000-06-15 |
Family
ID=19485607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960061439A KR100259077B1 (en) | 1996-12-04 | 1996-12-04 | Serial Data Transmission Method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100259077B1 (en) |
-
1996
- 1996-12-04 KR KR1019960061439A patent/KR100259077B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980043548A (en) | 1998-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070220393A1 (en) | Transmitting data words | |
EP0773653A3 (en) | Method and apparatus for decoding Manchester-encoded data | |
EP1355459A3 (en) | Method for synchronizing clocks in a distributed communication system | |
MXPA05003399A (en) | Reception of a signal modulated according to a multilevel coding technique. | |
MY112024A (en) | Method and apparatus for encoding and decoding information in a digital communication system | |
WO2003056557A3 (en) | Method, system, and program for synchronization and resynchronization of a data stream | |
EP0444832A2 (en) | Data link with an imbedded channel | |
KR100977934B1 (en) | Synchronized receiver | |
WO2002014790A3 (en) | Cmi signal timing recovery | |
KR100259077B1 (en) | Serial Data Transmission Method | |
US5144469A (en) | Method for the transmission of data between two stations by means of optical waveguides | |
MY118061A (en) | Encoding/decoding system for coherent signal interference reduction | |
WO2000060805A3 (en) | Method for synchronisation | |
TW265492B (en) | Serial code format optimized for remote control applications over noisy communications channel | |
MY137941A (en) | Method and system for coded null packet-aided synchronization | |
JPH10322404A (en) | Serial data communication method and system | |
CN106982199B (en) | Manchester code communication protocol self-adaption method based on FPGA and CPLD | |
WO2001060036A8 (en) | Decoder, decoding method and a chip card | |
KR930018889A (en) | Method and apparatus for synchronizing transmitter and receiver for high speed data communication | |
CN108322298B (en) | UART out-of-synchronization recovery method, equipment and system | |
CA2004827A1 (en) | Apparatus and method for binary data transmission | |
CN112073151B (en) | Telemetry PCM decoding and frame synchronization method based on FPGA | |
US5963152A (en) | Resolving block method for synchronization correction in run-length limited codes | |
EP0772328A1 (en) | Method and apparatus for differentially decoding signals | |
WO2007080547A2 (en) | Coding scheme for serial data communications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990326 Effective date: 19991230 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080218 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |