KR100258561B1 - Cell receiving method for atm - Google Patents

Cell receiving method for atm Download PDF

Info

Publication number
KR100258561B1
KR100258561B1 KR1019970074288A KR19970074288A KR100258561B1 KR 100258561 B1 KR100258561 B1 KR 100258561B1 KR 1019970074288 A KR1019970074288 A KR 1019970074288A KR 19970074288 A KR19970074288 A KR 19970074288A KR 100258561 B1 KR100258561 B1 KR 100258561B1
Authority
KR
South Korea
Prior art keywords
host
received
cell
buffers
cell receiving
Prior art date
Application number
KR1019970074288A
Other languages
Korean (ko)
Other versions
KR19990054467A (en
Inventor
박경철
류근장
Original Assignee
김덕중
사단법인고등기술연구원연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인고등기술연구원연구조합 filed Critical 김덕중
Priority to KR1019970074288A priority Critical patent/KR100258561B1/en
Publication of KR19990054467A publication Critical patent/KR19990054467A/en
Application granted granted Critical
Publication of KR100258561B1 publication Critical patent/KR100258561B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]

Abstract

PURPOSE: A method for receiving cells in an ATM cell receiving system is provided to assign many small buffers to a host, and to record ATM cells received in the buffers according to channels, so as to reduce memory consumption. CONSTITUTION: An ATM cell receiving system is assigned with an address in which a cell is recorded from a host whenever the cell is received, and records cells received in buffers of the host by the assigned address, according to channels. The ATM cell receiving system records addresses of the buffers receiving the cells in a set index of the host according to the channels, in cell receiving order. The ATM cell receiving system performs the step of recording the received cells in the buffers and the step of recording the addresses of the buffers in the set index, until a reception of one packet is completed. The ATM cell receiving system transmits an index start address of the reception-completed packet to the host, to make the host sequentially read data of the corresponding packet in each buffer, according to the received addresses. The ATM cell receiving system clears the index.

Description

비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법Cell reception method in asynchronous delivery mode cell reception system

본 발명은 비동기식 전달 모드 셀(ATM(Asynchronous Transfer Mode) cell) 수신 시스템에 있어서 셀 수신 방법에 관한 것으로서, 특히 상대방으로부터 비동기식 전달 모드로 전송되어 수신되는 셀을 소용량 버퍼(buffer)를 사용하여 저장하도록하는 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법에 관한 것이다.The present invention relates to a cell receiving method in an asynchronous transfer mode (ATM) cell receiving system, and more particularly to store a cell transmitted and received in an asynchronous transfer mode from a counterpart using a small buffer. The present invention relates to a cell receiving method in an asynchronous delivery mode cell receiving system.

이와 관련하여, 종래의 기술에 따른 비동기식 전달 모드 셀 수신 시스템은 53바이트(byte)의 비동기식 전달 모드 셀을 수신하여 상위 계층 즉, AAL(ATM Adaption Layer, ATM 적응 계층) 계층의 패킷(packet)으로 조립한다.In this regard, the asynchronous delivery mode cell receiving system according to the related art receives a 53-byte asynchronous delivery mode cell and sends it to a packet of a higher layer, that is, an ATM adaptation layer (AAL) layer. Assemble

이때, 비동기식 전달 모드 셀의 길이는 53바이트로 고정적이지만 이와 같은 비동기식 전달 모드 셀이 조립되어 있는 AAL 계층의 패킷 길이는 가변적이기 때문에 그 패킷 길이를 미리 알 수가 없으며, 마지막 비동기식 전달 모드 셀이 들어오고 나서야 AAL 계층의 패킷 길이를 알 수 있다.At this time, the length of the asynchronous delivery mode cell is fixed to 53 bytes, but since the packet length of the AAL layer in which the asynchronous delivery mode cell is assembled is variable, the packet length cannot be known in advance, and the last asynchronous delivery mode cell comes in. Only then can we know the packet length of the AAL layer.

따라서 AAL 계층의 패킷을 저장하여 두는 호스트(host)의 메모리 크기를 수신할 패킷의 최대 크기 만큼을 미리 잡아두는 수밖에 없을뿐, 길이를 알 수 없는 패킷의 저장 장소의 크기를 미리 정할 수는 없었다.Therefore, only the maximum size of the packet to receive the memory size of the host that stores the packet of the AAL layer can not only be determined in advance, but the size of the storage location of the unknown packet cannot be determined in advance.

즉, 이와 같은 종래의 기술에 있어서는 셀을 수신하기 위해 하나의 채널마다 최대 크기의 버퍼를 미리 잡아두는 방법외에는 없으므로 다수의 채널이 동시에 열려있는 경우 실제 데이터가 없더라도 미리 버퍼를 할당해야하므로 이때 소모되는 메모리의 크기가 매우 크게 되는 결점이 있었다.That is, in the conventional technology, since there is only a method of holding a maximum size buffer for each channel in advance to receive a cell, when a plurality of channels are open at the same time, a buffer must be allocated in advance even if there is no actual data. The drawback was that the size of the memory became very large.

본 발명은 상술한 결점을 개선하기 위하여 안출한 것으로서, 호스트에 소용량 버퍼를 다수 할당하여 그 소용량 버퍼에 수신되는 비동기식 전달 모드 셀을 채널별로 기록하도록하여 메모리의 소모를 줄이도록하는 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned shortcomings. The present invention provides an asynchronous delivery mode cell reception in which a plurality of small buffers are allocated to a host to record asynchronous delivery mode cells received in the small buffers for each channel, thereby reducing memory consumption. It is an object of the present invention to provide a cell receiving method in a system.

이와 같은 목적을 달성하기 위한 본 발명은 비동기식 전달 모드 셀을 수신하여 헤더(header)를 제외한 유료 부하(payload) 정보를 출력하는 수신부와, 상기 수신부의 동작을 제어하며 다수의 소용량 버퍼를 설정하여 상기 수신부의 출력을 각 소용량 버퍼에 저장하는 기능을 갖는 호스트로 이루어지는 비동기식 전달 모드 셀 수신 시스템에 있어서: 상기 수신부는 하나의 셀이 수신될 때 마다 이 셀이 기록될 어드레스(address)를 상기 호스트로부터 할당받아 할당받은 어드레스에 따라 호스트의 버퍼에 수신된 셀을 채널별로 기록한 후, 셀을 기록한 버퍼의 어드레스를 셀이 수신된 순서에 따라 채널별로 인덱스(index)에 기록하는 것을 하나의 패킷이 수신 완료될 때 까지 수행하는 제1 단계와, 상기 제1 단계를 수행한 후, 수신 완료한 패킷의 인덱스 시작 어드레스를 상기 호스트에 전송하여 상기 호스트가 전송받은 어드레스에 따라 상기 각 버퍼에서 해당 패킷의 데이터를 순차적으로 읽어가도록하는 제2 단계와, 상기 제2 단계를 수행한 후, 인덱스를 클리어(clear)시키는 제3 단계를 포함하여 이루어지는 것을 특징으로 한다.The present invention for achieving the above object is to receive the asynchronous delivery mode cell to output the payload (payload) information except for the header, and to control the operation of the receiver and to set a plurality of small buffers An asynchronous delivery mode cell receiving system comprising a host having a function of storing an output of a receiving unit in each small buffer, wherein the receiving unit assigns an address from the host to which the cell is to be written each time one cell is received. After receiving the received cell in the buffer of the host according to the assigned address for each channel, one packet is received to write the address of the buffer in which the cell is recorded in the index for each channel according to the order in which the cells are received. The first step of performing until and after performing the first step, the index start address of the received packet Transmitting the data to the host so that the host sequentially reads data of the packet from each buffer according to the received address; and performing the second step, and then clearing the index. Characterized in that it comprises three steps.

도 1은 본 발명에 따른 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법에 사용될 수 있는 패킷 데이터와 비동기식 전달 모드 셀의 관계를 나타낸 개략도,1 is a schematic diagram showing a relationship between packet data and an asynchronous delivery mode cell that can be used in a cell receiving method in an asynchronous delivery mode cell receiving system according to the present invention;

도 2는 도 1에 따른 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법을 적용하기 위한 비동기식 전달 모드 셀 수신 시스템의 일 실시 예를 나타낸 개략도,FIG. 2 is a schematic diagram illustrating an embodiment of an asynchronous delivery mode cell receiving system for applying a cell receiving method to an asynchronous delivery mode cell receiving system according to FIG. 1;

도 3은 도 1에 따른 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법의 일 실시 예를 단계별로 나타낸 순서도.FIG. 3 is a flowchart illustrating step by step an embodiment of a cell receiving method in the asynchronous delivery mode cell receiving system according to FIG. 1; FIG.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

2 : 수신부 4 : 호스트2: Receiver 4: Host

이하, 상술한 목적을 달성하기 위한 본 발명의 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention for achieving the above object in detail.

도 1은 본 발명에 따른 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법에 사용될 수 있는 패킷 데이터와 비동기식 전달 모드 셀의 관계를 나타낸 개략도로, AAL 계층의 패킷 데이터는 유료 부하 정보, 패드(pad) 정보, 길이 정보 및 CRC(Cyclic Redundancy Check, 순회 중복 검사) 정보로 이루어지며, 이와 같은 패킷 데이터의 길이는 정해져 있지 않고 다만 ATM 계층의 비동기식 전달 모드 셀은 5바이트의 헤더와 48바이트의 유료 부하 정보로 이루어져 총 53바이트로 이루어진다.1 is a schematic diagram illustrating a relationship between packet data that can be used in a cell receiving method and an asynchronous delivery mode cell in an asynchronous delivery mode cell receiving system according to the present invention. The packet data of an AAL layer includes payload information and a pad. It consists of information, length information, and CRC (Cyclic Redundancy Check) information. The length of such packet data is not fixed, but the asynchronous delivery mode cell of the ATM layer has a 5-byte header and 48-byte payload information. It consists of 53 bytes.

도 2는 도 1에 따른 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법을 적용하기 위한 비동기식 전달 모드 셀 수신 시스템의 일 실시 예를 나타낸 개략도이고 도 3은 도 1에 따른 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법의 일 실시 예를 단계별로 나타낸 순서도이다.FIG. 2 is a schematic diagram illustrating an embodiment of an asynchronous delivery mode cell receiving system for applying a cell receiving method to an asynchronous delivery mode cell receiving system according to FIG. 1, and FIG. 3 is an asynchronous delivery mode cell receiving system according to FIG. 1. According to an embodiment of the cell receiving method step by step.

이에, 수신부(2)는 호스트(4)의 제어에 의해 동작해서 FIFO(First-In First-Out)를 이용해서 비동기식 전달 모드 셀을 수신하여 헤더를 디코딩(decoding)해서 필요한 정보를 얻은 후, 그 헤더를 제거하고 유료 부하 정보를 호스트(4)로 출력하며, 호스트(4)는 자신이 관리하는 DRAM(Dynamic Random Access Memory) 등의 메모리를 할당해서 다수의 소용량 버퍼(제1,제2,제3 버퍼 등)를 설정하여 수신부(2)의 출력을 각 소용량 버퍼에 저장하는 기능을 갖는다.Accordingly, the receiver 2 operates under the control of the host 4, receives the asynchronous delivery mode cell using FIFO (First-In First-Out), decodes the header to obtain necessary information, and then The header is removed and the payload information is output to the host 4, and the host 4 allocates a plurality of small buffers (first, second, and first) by allocating memory such as DRAM (Dynamic Random Access Memory) managed by the host. 3 buffers, etc.) to store the output of the receiver 2 in each small buffer.

즉, 도 3과 같이 상기 수신부(2)는 하나의 셀이 수신될 때 마다 이 셀이 기록될 어드레스를 상기 호스트(4)로부터 할당받아 그 할당받은 어드레스에 따라 호스트(4)의 버퍼에 수신된 셀을 채널별로 기록한 후, 셀을 기록한 버퍼의 어드레스를 셀이 수신된 순서에 따라 채널별로 인덱스에 기록하는 것을 하나의 패킷이 수신 완료될 때 까지 수행한다(10,12,14,16,18).That is, as shown in FIG. 3, the receiver 2 receives an address from which the cell is to be recorded every time one cell is received from the host 4, and receives the received address into the buffer of the host 4 according to the allocated address. After the cell is written for each channel, the address of the buffer for recording the cell is recorded in the index for each channel according to the order in which the cells are received until one packet is received (10, 12, 14, 16, 18). .

이때, 상술한 인덱스는 호스트(4)가 상술한 다수의 소용량 버퍼(제1,제2,제3 버퍼 등)를 설정하는 것과 같이 자신이 관리하는 DRAM(Dynamic Random Access Memory) 등의 메모리를 일부 할당하여 설정할 수 있다.In this case, the above-described index partially includes a memory such as a DRAM (Dynamic Random Access Memory) that the host 4 manages, such as setting a plurality of small-capacity buffers (first, second, third buffer, etc.). Can be set by assignment.

또한, 상기 단계(10,12,14,16,18)를 수행한 후, 수신 완료한 패킷의 인덱스 시작 어드레스를 상기 호스트(4)에 전송하여 상기 호스트(4)가 전송받은 어드레스에 따라 상기 각 버퍼에서 해당 패킷의 데이터를 순차적으로 읽어가도록한다(20,22,24).In addition, after performing the steps (10, 12, 14, 16, 18), the index start address of the received packet is transmitted to the host (4) to the host (4) according to the address received The data of the packet is sequentially read from the buffer (20, 22, 24).

그리고 상기 단계(20,22,24)를 수행한 후, 인덱스를 클리어시킨다(26).After the steps 20, 22, and 24 are performed, the index is cleared (26).

따라서, 본 발명은 종래의 기술에서와 같이 버퍼를 미리 크게 설정하지 않고 소용량 버퍼를 필요에 따라서 다수개 사용하므로 메모리를 효율적으로 사용할 수 있는 것이다.Therefore, the present invention can use the memory efficiently because a large number of small buffers are used as necessary without setting the buffers in advance as in the prior art.

이상에서 설명한 바와 같이 본 발명은 호스트(4)에 소용량 버퍼를 다수 할당하여 그 소용량 버퍼에 수신되는 비동기식 전달 모드 셀을 채널별로 기록하도록하여 메모리의 소모를 줄이도록함으로써 메모리를 효율적으로 사용할 수 있는 효과가 있다.As described above, according to the present invention, the memory 4 can be efficiently used by allocating a large number of small buffers to the host 4 so that the asynchronous delivery mode cells received in the small buffers can be recorded for each channel to reduce the memory consumption. There is.

Claims (1)

비동기식 전달 모드 셀을 수신하여 헤더를 제외한 유료 부하 정보를 출력하는 수신부와, 다수의 소용량 버퍼를 설정하여 상기 수신부의 출력을 각 소용량 버퍼에 저장하는 기능을 갖는 호스트를 포함하는 비동기식 전달 모드 셀 수신 시스템에 있어서:An asynchronous delivery mode cell receiving system including a receiving unit for receiving the asynchronous delivery mode cell and outputting payload information excluding the header, and a host having a function of setting a plurality of small buffers and storing the output of the receiving unit in each small buffer. In: 하나의 셀이 수신될 때 마다 이 셀이 기록될 어드레스를 상기 호스트로부터 할당받아 그 할당받은 어드레스에 따라 상기 호스트의 버퍼에 수신된 셀을 채널별로 기록하는 제1 단계;A first step of receiving an address from which the cell is to be written from the host each time one cell is received and recording the received cell in the host buffer according to the assigned address for each channel; 상기 셀을 기록한 버퍼의 어드레스를 셀이 수신된 순서에 따라 채널별로 상기 호스트에 설정된 인덱스에 기록하는 제2 단계;A second step of writing an address of a buffer in which the cell is recorded to an index set in the host for each channel according to the order in which cells are received; 상기 제1,제2 단계를 하나의 패킷이 수신 완료될 때 까지 수행하는 제3 단계;A third step of performing the first and second steps until one packet is completed; 수신 완료한 패킷의 인덱스 시작 어드레스를 상기 호스트에 전송하여 상기 호스트가 전송받은 어드레스에 따라 상기 각 버퍼에서 해당 패킷의 데이터를 순차적으로 읽어가도록하는 제4 단계;Transmitting an index start address of the received packet to the host so that the host sequentially reads data of the packet from each buffer according to the received address; 상기 인덱스를 클리어시키는 제5 단계를 포함하는 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법.And a fifth step of clearing the index.
KR1019970074288A 1997-12-26 1997-12-26 Cell receiving method for atm KR100258561B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970074288A KR100258561B1 (en) 1997-12-26 1997-12-26 Cell receiving method for atm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970074288A KR100258561B1 (en) 1997-12-26 1997-12-26 Cell receiving method for atm

Publications (2)

Publication Number Publication Date
KR19990054467A KR19990054467A (en) 1999-07-15
KR100258561B1 true KR100258561B1 (en) 2000-06-15

Family

ID=19528721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970074288A KR100258561B1 (en) 1997-12-26 1997-12-26 Cell receiving method for atm

Country Status (1)

Country Link
KR (1) KR100258561B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11144249B2 (en) 2019-07-26 2021-10-12 Samsung Electronics Co., Ltd. Storage system including nonvolatile memory module for converting random logical addresses to sequential logical addresses and operating method of the nonvolatile memory module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11144249B2 (en) 2019-07-26 2021-10-12 Samsung Electronics Co., Ltd. Storage system including nonvolatile memory module for converting random logical addresses to sequential logical addresses and operating method of the nonvolatile memory module

Also Published As

Publication number Publication date
KR19990054467A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100192627B1 (en) Synchronous-asynchronous converter
US6529519B1 (en) Prioritized-buffer management for fixed sized packets in multimedia application
US20070274303A1 (en) Buffer management method based on a bitmap table
EP0404078A3 (en) Communication apparatus for reassembling packets received from a network into a message
KR100258561B1 (en) Cell receiving method for atm
KR100258563B1 (en) Memory assigning method of atm
CN112269747A (en) Method for realizing time slot data packet recombination by time division multiplexing buffer memory
KR100251931B1 (en) Method and apparatus for memory-paging of utopia level-2 interface in atm network
JP3455379B2 (en) Speed conversion circuit
KR100258564B1 (en) Data processing method of atm
KR100258705B1 (en) Method for reassembling atm cell using idt77201
KR100307926B1 (en) Multicast Service Possible Shared Memory Type ATM Switch
JPH03230640A (en) Cell compositing equipment
KR100440057B1 (en) Buffer Operation Method For Voice Packet Processing In ATM Switching Mode
JP2618525B2 (en) Frame receive buffer
JP3459518B2 (en) Traffic shaping device
KR100258766B1 (en) Asynchronous transmission mode cell multiplexing device
KR100188940B1 (en) Double stac control apparatus using single memory and data transfer method
JP3343460B2 (en) HDLC frame processing device
JP4009530B2 (en) Memory mapping method and buffer memory circuit
KR100298843B1 (en) Apparatus for demultiplexing ATM cell by using dual port memory
CN116723432A (en) PON uplink frame reorganization method and device
KR100285731B1 (en) Apparatus and method for allocating time slot using fifo(first in first out) memory
KR100460495B1 (en) Apparatus for interface of ATM cell utilizing Static RAM in DSLAM
JPH07231335A (en) Reception buffer device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030307

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee