KR100257930B1 - Reference frequency control apparatus and method of a tranceiver - Google Patents
Reference frequency control apparatus and method of a tranceiver Download PDFInfo
- Publication number
- KR100257930B1 KR100257930B1 KR1019980006285A KR19980006285A KR100257930B1 KR 100257930 B1 KR100257930 B1 KR 100257930B1 KR 1019980006285 A KR1019980006285 A KR 1019980006285A KR 19980006285 A KR19980006285 A KR 19980006285A KR 100257930 B1 KR100257930 B1 KR 100257930B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- value
- frequency error
- error detection
- control
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000001514 detection method Methods 0.000 claims abstract description 62
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000000605 extraction Methods 0.000 abstract 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 13
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 13
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 13
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 8
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 8
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 8
- 238000013139 quantization Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Superheterodyne Receivers (AREA)
- Transceivers (AREA)
Abstract
Description
본 발명은 무선 송수신 시스템에서 이중 제어 주파수 조절 장치에 관한 것으로서, 특히 수신 주파수의 편차를 추출하여 얻어지는 주파수 조절량을 이용해 기준 주파수의 발생을 이중 제어하여 안정적으로 기준 주파수를 발생시킬 수 있는 주파수 조절 장치 및 방법에 관한 것이다.The present invention relates to a dual control frequency control device in a wireless transmission and reception system, and more particularly, a frequency control device capable of stably generating a reference frequency by dually controlling the generation of a reference frequency using a frequency adjustment amount obtained by extracting a deviation of a reception frequency; It is about a method.
제1도는 일반적인 무선 송수신기의 개략도이다.1 is a schematic diagram of a general wireless transceiver.
제1도에 보인 바와 같이, 일반적인 무선 송수신긴는 튜너(110)와, 기저대역 처리부(120)를 구비한다.As shown in FIG. 1, a general wireless transceiver includes a tuner 110 and a baseband processor 120.
상기한 바와 같은 구조를 갖는 일반적인 무선 송수신기의 동작을 설명하면 다음과 같다.The operation of a general wireless transceiver having the structure as described above is as follows.
튜어(TUNER)(110)는 안테나(130)를 통해 수신된 고주파 신호를 저주파 신호를 하향 변환시켜 기저대역 신호 처리부(120)로 전달하고, 또한 기저대역 신호 처리부(120)로부터 전달된 저주파 신호를 고주파 신호로 상향 변환시켜 안테나(130)를 통해 외부로 송신한다. 기저대역 신호 처리부(120)는 튜너(110)로부터 전달된 수신 주파수를 복조하고, 또한 송신 주파수를 변조하여 튜너(110)로 전달한다.The TUNER 110 converts the high frequency signal received through the antenna 130 to the baseband signal processor 120 by down-converting the low frequency signal, and also transmits the low frequency signal transmitted from the baseband signal processor 120. Up-conversion to a high frequency signal is transmitted to the outside through the antenna 130. The baseband signal processor 120 demodulates the reception frequency transmitted from the tuner 110, modulates the transmission frequency, and transmits the modulated transmission frequency to the tuner 110.
기존 주파수 조절회로의 기본적인 개념은 주파수 발진기가 갖게 되는 주파수 드리프트나 무선 채널상의 강한 도플러로 인하여 수신신호의 순서 중심주파수가 변화하는 편차, 즉 상기 기저대역 신호 처리부에서 검출한 주파수 오차 검출값을 펄스 폭 변조(PWM : Pulse Width Modulation) 또는 펄스 주기 변조(PDM : Pulse Duration Modulation) 방식을 이용한 변조를 통하여 무선 주파수 처리단(튜너)에 실장된 주파수 합성부의 기준 주파수 발진기를 조절하도록 하였다.The basic concept of the existing frequency control circuit is that the frequency deviation detected by the baseband signal processor, that is, the deviation of the order center frequency of the received signal due to the frequency drift of the frequency oscillator or the strong doppler on the wireless channel, is measured. A reference frequency oscillator mounted on a radio frequency processing stage (tuner) is controlled through modulation using a pulse width modulation (PWM) or pulse duration modulation (PDM) method.
이러한, PWM이나 PDM 방식은 복잡하면서 소모전력이 큰 D/A 변환기를 사용하지 않고 잡음에도 강한 특징을 갖으면서 디지털 신호값을 아날로그 직류 레벨의 전압으로 변환하는 기능을 간단한 로직회로로 구현되는 PWM 혹은 PDM 변조 회로와 간단한 R-C 필터(저항(R)과 커패시터(C)로 이루어진 필터)를 사용하여 구현할 수 있으므로, 작은 크기의 최적화를 요구하는 단말기에 많이 채용되어 사용되어 왔다.The PWM or PDM method uses a simple logic circuit that converts a digital signal value into an analog DC level voltage without having to use a complicated and high power consumption D / A converter and has a strong characteristic against noise. Since it can be implemented using a PDM modulation circuit and a simple RC filter (filter consisting of resistor R and capacitor C), it has been widely used in terminals requiring small size optimization.
그러나, 상기 PWM이나 PDM으로 변조된 신호를 직류 레벨로 변환하기 위해선 R-C필터의 시정수가 주파수 편차 검출주기 보다 짧고 PWM 및 PDM등의 변조 신호 출력 클럭 속도 보다 10배 이상 길도록 하여 주파수 편자 조정 리플을 충분히 제거할 수 있도록 하는 회로 구조를 채택하여 왔다.However, in order to convert the signal modulated by the PWM or PDM to a DC level, the time constant of the RC filter is shorter than the frequency deviation detection period and is 10 times longer than the modulation clock output clock speeds of the PWM and PDM. A circuit structure has been adopted that can be sufficiently removed.
첫째, 주파수 오차 검출기로 영점 교차를 이용하는 방식을 사용할 경우 상당히 작은 주파수 오차까지 주파수 오차 조절 값이 쫓아가도록 하기 위해선 상기 R-C필터의 시정수를 매우 크게 하거나 주파수 오차 검출값을 적분한 기준 주파수 오차 조절값의 양자화 레벨을 아주 크게하여 분해능을 높이는 방법이 있다. 전자와 같이, 시정수를 매우 크게 할 경우엔 통과 대역폭이 줄어들어 리플이나 잡음이 줄어드는 장점을 가지나 주파수 오차를 추적하는 속도가 너무 느려져 동기 획득 소요시간이 길어지게 되는 문제점이 있었다. 또한, 후자의 경우엔 기준 주파수 오차 조절값의 양자화 레벨을 크게 하기위하여 더 고속의 클럭을 통하여 변조하거나 출력 속도를 낮추어야 하므로 결국 R-C 필터의 시정수를 매우 크게 해야하는 문제점이 있었다.First, in the case of using a zero crossing as a frequency error detector, in order to keep the frequency error adjustment value to a quite small frequency error, the time constant of the RC filter is very large or the reference frequency error adjustment value integrating the frequency error detection value is integrated. There is a way to increase the resolution by increasing the quantization level of. Like the former, when the time constant is made very large, the pass bandwidth is reduced, which has the advantage of reducing ripple or noise. However, the speed of tracking the frequency error is too slow, resulting in a long acquisition time. In addition, in the latter case, in order to increase the quantization level of the reference frequency error control value, the time constant of the R-C filter has to be made very large because modulation or lowering the output speed is required through a higher clock.
둘째, 주파수 오차 검출기로 직교상관기를 사용하여 위상의 변화를 추정하는 직교 상관기(Quadri-correlator)를 사용하면 영점 교차 방법을 이용하는 것에 비하여 훨신 빠른 검출속도를 얻을 수 있어 R-C필터의 시정수를 크게 줄이지 않으면서 상당히 작은 주파수 오차가지 주파수 오차 조절 값이 쫓아가도록 할 수 있으나 비교적 큰 잡음이나 페이딩(fading)에 약하고 이를 극복하기 위한 루프 이득이나 대역폭을 통한 최적값을 조정해야 하는 어려움이 있었다.Second, quadrature correlator (Quadri-correlator) that estimates the phase change by using the quadrature correlator as the frequency error detector can get much faster detection speed than using the zero crossing method, which greatly reduces the time constant of RC filter. It is possible to follow the frequency error adjustment value with a fairly small frequency error, but it is weak to relatively large noise or fading, and there is a difficulty in adjusting the optimum value through the loop gain or bandwidth to overcome it.
그리고, 상기 방식들의 고찰에서 주파수 추적범위를 넓게 하는 것과 주파수 오차 조절 정밀도 사이엔 반사이익이 있어 어느 한 경우의 단점을 희생해야 하는 단점을 갖고 있었다. 즉, 주파수 추적범위를 크게하려면 주파수 오차 조절값의 양자화 간격이 커져야 하므로 일정값 이상의 양자화 에러가 발생하였다. 반면, 주파수 정밀도를 높이려면 양자화 간격이 좁아져 주파수 추적범위가 좁아지므로 높은 주파수 대역을 사용하는 무선 송수신기에서 동기를 위하여 주파수 허용치가 아주 작은 고안정발진기를 사용하여야 하므로 이동국 단말의 가격 경쟁력을 떨어뜨리는 문제점이 있었다. 상기 어려움을 극복하고 정밀하게 주파수 오차를 쫓아가기 위하여 기존 통신(CDMA방식 포함)에선 동기 상태에 따라 주파수 오차 조절값의 이득을 달리하여 주파수 편차를 조절하는 방법을 사용하여 왔다. 이를 상세하게 설명하면 기존 CDMA 방식에선 동기상태가 크게 두가지로 나뉘는데, 초기 동기보드에서 정상 추적 모드로 전환되는 상태와 정상 동기 추적 상태이다. 초기 동기모드에서 정상 추적 모드로 전환되기까지 시간적 동기오차가 1/2 Tc 이내에 있을 경우 주파수 조절 회로의 이득을 1로 사용하고 정상 동기 추적상태에선, 즉 1/4Tc이내에 있을 경우 0.25로 이득을 줄여 4배 만큼 정교하게 조절할 수 있도록 구성하였다. 그러나, 이와 같은 방법은 두가지 관점에서 제약을 줄 수 있다. 디지털적으로 이득을 조절하여 빠른 수렴값을 갖을 수 있으나 PWM회로와 R-C 필터를 통하여 주파수 오차 제어 전압인 직류레벨로 변환하는 과정에서 정밀도에 한계가 있었고, 일정이상 주파수오차가 줄어들면 더 이상 줄어들지 않는 양자화 에러나 R-C필터의 시정수로 인한 리플은 충분히 제거할 수 없었다. 또한, 정상 동기 추적 상태에서 갑자기 초기 동기 모드로 변환되면 상기 파라메타를 소프트웨어 적으로 재설정해야 하므로 복조상태의 유지가 유지되기 어렵고 열악한 채널 환경에서 나타나는 잡음 특성에선 일정 값의 이득만 조절하는 구조는 동기 추적범위와 추적 속도를 동시게 빠르게 하기가 어려우므로 고성능 송수신 품질을 요구하는 동기 시스템의 성능을 제한한게 되는 문제점이 여전히 있었다.In the consideration of the above schemes, there is a reflection gain between widening the frequency tracking range and the frequency error control precision, and thus has to sacrifice the disadvantage of any one case. In other words, in order to increase the frequency tracking range, the quantization interval of the frequency error control value needs to be increased. On the other hand, in order to increase frequency accuracy, the quantization interval is narrowed and the frequency tracking range is narrowed. Therefore, a high frequency oscillator having a small frequency tolerance must be used for synchronization in a radio transceiver using a high frequency band, which reduces the price competitiveness of the mobile station. There was a problem. In order to overcome the difficulties and precisely follow the frequency error, conventional communication (including CDMA) has used a method of adjusting the frequency deviation by varying the gain of the frequency error control value according to the synchronization state. In detail, in the conventional CDMA method, the synchronization state is largely divided into two states, that is, the state of transition from the initial synchronization board to the normal tracking mode and the normal synchronization tracking state. If the temporal sync error from the initial sync mode to the normal track mode is within 1/2 Tc, use the gain of the frequency control circuit as 1 and reduce the gain to 0.25 in the normal sync track state, i.e. within 1 / 4Tc. It is configured to be finely adjusted by 4 times. However, this method can be limited in two respects. It can have a fast convergence value by adjusting the gain digitally, but the precision was limited in the process of converting it to DC level, which is the frequency error control voltage, through the PWM circuit and RC filter. Ripple due to quantization error or time constant of RC filter could not be eliminated sufficiently. In addition, since the parameter needs to be reset in software when the initial synchronization mode is suddenly converted to the initial synchronization mode, it is difficult to maintain the demodulation state. It is still difficult to simultaneously speed up the range and the tracking speed, thereby limiting the performance of a synchronous system requiring high performance transmission and reception quality.
따라서, 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 본 발명은, 무선 송수신기에서 수신 주파수의 복조시 검출한 주파수 오차 검출략과 임의의 기준값을 비교하고, 비교 결과의 수렴상태에 따라 이득을 가변시켜 잔류 주파수에 의한 영향을 줄이므로써, 복조율을 향상시킬 수 있는 기준 주파수 제어 장치 및 방법을 제공함에 그 목적이 있다.Accordingly, the present invention devised to solve the above-mentioned problems, the present invention compares the frequency error detection scheme detected at the time of demodulation of the radio frequency with the arbitrary reference value, the gain according to the converged state of the comparison result It is an object of the present invention to provide a reference frequency control apparatus and method that can improve the demodulation rate by varying and reducing the influence of the residual frequency.
제1도는 일반적인 무선 수신기의 개략도.1 is a schematic diagram of a typical wireless receiver.
제2도는 본 발명이 적용되는 무선 송수신기의 블록도.2 is a block diagram of a wireless transceiver to which the present invention is applied.
제3도는 본 발명에 따른 송수신기의 기준 주파수 제어 장치의 일실시예 블록도.3 is a block diagram of an embodiment of a reference frequency control apparatus of a transceiver according to the present invention.
제4도는 본 발명에 따른 송수신기의 기준 주파수 제어 방법의 수행 과정을 나타내는 일실시예 흐름도.4 is a flowchart illustrating a process of performing a method of controlling a reference frequency of a transceiver according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
210 : 안테나 220 : 듀플렉서210: antenna 220: duplexer
230 : 저잡음 증폭기 240 : 기준 주파수 발생부230: low noise amplifier 240: reference frequency generator
250 : 하향 변환기 260 : A/D 컨버터250: down converter 260: A / D converter
270 : 복조부 280 : 주파수 오차 검출부270: demodulator 280: frequency error detection unit
290 : 기준 주파수 제어 장치 291 : 변조부290: reference frequency control device 291: modulator
292 : D/A 컨버터 293 : 상향 변환기292: D / A converter 293: upconverter
294 : 전력증폭기 310 : 적분기294: power amplifier 310: integrator
320 : 제1주파수 오차 판별부 330 : 제2주파수 오차 판별부320: first frequency error discrimination unit 330: second frequency error discrimination unit
340 : 주파수 오차 수렴 판별부 350 : 기준 주파수 제어부340: frequency error convergence determining unit 350: reference frequency control unit
360 : 제어신호 발생부360: control signal generator
이와 같은 목적을 달성하기 위한 본 발명은, 외부로부터 수신된 주파수를 복조하는 과정에서 검출한 주파수 오차 검출값을 이용해 기준 주파수를 발생하는 기준 주파수 발생 장치를 제어하는 송수신기의 기준 주파수 제어 장치에 있어서, 상기 주파수 오차 검출값을 적분하여 추정한 주파수 편자 추정값을 출력하기 위한 적분수단; 상기 주파수 오차 검출값과 미리 설정된 제1기준값의 크기를 비교하기 위한 제1주파수 오차 판별수단; 상기 제1주파수 오차 판별수단에 의해 제어되어, 상기 주파수 오차 검출값과 미리 설정된 제2기준값의 크기를 비교하기 위한 제2주파수 오차 판별수단; 상기 주파수 오차 검출값이 수렴하는지를 판별하기 위한 주파수 오차 수렴 판별수단; 상기 주파수 오차 수렴 판별수단, 상기 제1 및 제2주파수 오차 판별수단의 출력신호에 따라, 상기 적분수단으로부터 입력된 주파수 편차 추정값을 양자화하여, 상기 기준 주파수의 발진을 이중으로 제어하기 위한 기준 주파수 제어수단; 및 상기 기준 주파수 제어수단에 의해 제어되어, 상기 기준 주파수 제어수단의 출력신호를 입력받아 상기 기준 주파수의 발진을 제어하기 위한 제1 및 제2제어신호를 상기 기준 주파수 발생 장치로 출력하기 위한 제어신호 발생수단을 포함한다.In the present invention for achieving the above object, in the reference frequency control device of the transceiver for controlling the reference frequency generator for generating a reference frequency using the frequency error detection value detected in the process of demodulating the frequency received from the outside, Integrating means for outputting a frequency deviation estimate estimated by integrating the frequency error detection value; First frequency error discriminating means for comparing a magnitude of the frequency error detected value with a preset first reference value; Second frequency error discriminating means, controlled by the first frequency error discriminating means, for comparing the magnitude of the frequency error detected value with a preset second reference value; Frequency error convergence determining means for determining whether the frequency error detection value converges; Reference frequency control for dually controlling the oscillation of the reference frequency by quantizing the frequency deviation estimation value input from the integrating means according to the output signals of the frequency error convergence determining means and the first and second frequency error determining means Way; And a control signal controlled by the reference frequency control means to receive the output signal of the reference frequency control means and output first and second control signals for controlling oscillation of the reference frequency to the reference frequency generator. Generating means;
이하, 제2도 내지 제4도를 참조하여 본 발명의 바람직한 일실시예를 설명한다.Hereinafter, a preferred embodiment of the present invention will be described with reference to FIGS. 2 to 4.
제2도는 본 발명이 적용되는 송수신기의 블록도이다.2 is a block diagram of a transceiver to which the present invention is applied.
제2도에 도시한 바와 같이, 본 발명이 적용되는 송수신기는, 안테나(210)와 듀플렉서(220)와, 저잡음 증폭기(230)와, 기준 주파수 발생부(240)와, 하향 변환기(250)와, A/D 컨버터(260)와, 복조부(270)와, 주파수 오차 검출부(280)와, 기준 주파수 제어 장치(290)와, 변조부(291)와, D/A 컨버터(292)와, 상향 변환기(293)와, 전력 증폭기(294)를 구비한다.As shown in FIG. 2, the transceiver to which the present invention is applied includes an antenna 210, a duplexer 220, a low noise amplifier 230, a reference frequency generator 240, a down converter 250, The A / D converter 260, the demodulator 270, the frequency error detector 280, the reference frequency control device 290, the modulator 291, the D / A converter 292, An up converter 293 and a power amplifier 294 are provided.
상기한 바와 같은 구성을 갖는 본 발명이 적용되는 송수신기의 동작을 상세하게 설명하면 다음과 같다.Referring to the operation of the transceiver to which the present invention having the configuration as described above is applied in detail as follows.
우선, 외부로부터 수신되는 고주파 신호의 수신 과정에 대하여 설명한다.First, the reception process of the high frequency signal received from the outside is demonstrated.
듀플렉서(210)가 안테나(210)를 통해 수신된 고주파 신호를 저잡음 증폭(220)로 전달하면, 저잡음 증폭기(220)는 전달된 고주파 신호를 충분한 레벨의 신호로 증폭하여 하향 변환기(250)로 전달한다. 이어서, 하향 변환기(250)는 전달된 고주파 신호를 기준 주파수 발생부(240)로부터 발진된 기준 주파수에 맞는 주파수 신호로 하향 변환시켜 A/D 컨버터(260)로 전달하고, 이렇게 하향 변환된 잔류 주파수 편차를 갖는 기저대역 신호는 주파수 신호는 A/D 컨버터(260)를 통하여 디지털 신호로 변환되어 복조부(270)로 전달된다.When the duplexer 210 transmits the high frequency signal received through the antenna 210 to the low noise amplification 220, the low noise amplifier 220 amplifies the transmitted high frequency signal into a signal of a sufficient level and transmits the signal to the down converter 250. do. Subsequently, the down converter 250 down-converts the transmitted high frequency signal into a frequency signal corresponding to the reference frequency oscillated from the reference frequency generator 240 and transmits the converted high frequency signal to the A / D converter 260. The baseband signal having the deviation is converted into a digital signal through the A / D converter 260 and transmitted to the demodulator 270.
이어서, 복조부(270)는 A/D 컨버터(260)로부터 전달된 디지털 주파수 신호를 복조하여 출력한다. 이때, 주파수 오차 검출부(280)는 복조부(270)에서 복조 동작이 수행되는 동안에 주파수들의 오차를 검출하여 기준 주파수 제어 장치(290)로 전달한다.Subsequently, the demodulator 270 demodulates and outputs the digital frequency signal transmitted from the A / D converter 260. In this case, the frequency error detection unit 280 detects an error of frequencies while the demodulation unit 270 performs the demodulation operation and transmits the error to the reference frequency control device 290.
그리고, 기준 주파수 제어 장치(290)는 주파수 오차 검출부(280)로부터 전달된 주파수 오차 검출값을 이용하여, 기준 주파수 발생부(240)를 제어하기 위한 제 1 또는 제2 제어신호를 제공해 기준 주파수 발생부(240)를 제어한다. 여기서, 기준 주파수 제어 장치(290)는 주파수 허용편차(주파수 허용 편차란 송수신 주파수 대역의 중심 주파수의 할당 주파수에서 허용할 수 있는 최대 편차를 말함)에서 갖게 되는 주파수 드리프트나 무선 채널상의 강한 도플러로 인하여 수신 주파수의 순시 중심 주파수가 변화하는 편차요소를 좇아가도록 기준 주파수 발생부(240)를 제어하는 것이다. 즉, 기준 주파수 제어 장치(290)로부터 제공된 제1제어신호는 수신 주파수의 순서 중심 주파수가 변화하는 편차 요소를 큰 변화량을 갖고 급격히 좇아가도록 기준 주파수 발생부(240)를 제어하고, 기준 주파수 제어 장치(290)로부터 제공된 제2제어신호는 수신 주파수의 순시 중심 주파수가 변화하는 편차 요소를 비교적 작은 변화량을 갖고 천천히 좇아가도록 기준 주파수 발생부(240를 제어한다.In addition, the reference frequency control device 290 generates a reference frequency by providing a first or second control signal for controlling the reference frequency generator 240 by using the frequency error detection value transmitted from the frequency error detector 280. The unit 240 is controlled. Here, the reference frequency control device 290 is due to the frequency drift (frequency tolerance) refers to the maximum allowable deviation in the assigned frequency of the center frequency of the transmission and reception frequency band or due to the strong Doppler on the radio channel The reference frequency generator 240 is controlled to follow the deviation factor in which the instantaneous center frequency of the reception frequency changes. That is, the first control signal provided from the reference frequency control device 290 controls the reference frequency generator 240 to rapidly follow the deviation factor in which the order center frequency of the received frequency changes with a large change amount, and the reference frequency control device. The second control signal provided from 290 controls the reference frequency generator 240 to slowly follow the deviation factor at which the instantaneous center frequency of the received frequency changes with a relatively small amount of change.
다음은, 주파수를 송신하는 과정에 대하여 설명한다.Next, a process of transmitting a frequency will be described.
변조부(291)가 송신 저주파 신호를 변조시켜 D/A 컨버터(292)로 전달하면, D/A 컨버터(292)는 발달된 송신 저주파 신호를 아날로그 저주파 신호로 변환하여 상향 변환기(293)로 전달한다. 이어서, 상향 변환기(293)는 기준 주파수 발생부(240)로부터 발진된 기준 주파수 에 맞는 고주파 신호로 상향 변환시켜 전력 증폭기(294)로 출력한다. 이렇게 상향 변환된 송신 주파수는 전력 증폭기(294)를 통해 증폭된 다음, 듀플렉서(220)와 안테나(210)를 순차적으로 거쳐 외부로 송신된다.When the modulator 291 modulates the transmit low frequency signal and transmits it to the D / A converter 292, the D / A converter 292 converts the developed transmit low frequency signal into an analog low frequency signal and transmits it to the up converter 293. do. Subsequently, the up converter 293 up-converts a high frequency signal corresponding to the reference frequency oscillated from the reference frequency generator 240 to output the power amplifier 294. The up-converted transmission frequency is amplified by the power amplifier 294 and then sequentially transmitted through the duplexer 220 and the antenna 210 to the outside.
제3도는 제2도의 기준 주파수 제어 장치의 일실시예 블록도이다.FIG. 3 is a block diagram of an embodiment of the reference frequency control device of FIG.
제3도에 도시한 바와 같이, 제2도의 기준 주파수 제어 장치는, 주파수 오차 검출부(280)로부터 입력된 주파수 오차 검출값(Δfn)을 적분하여 추정한 주파수 편차 주정값(fn)을 제공하는 적분기(310)와, 주파수 오차 검출부(280)로부터 입력된 주파수 오차 검출값(Δfn)과 미리 설정된 제1기준값((ΔfREF1)을 비교하기 위한 제1주파수 오차 판별부(320)와, 제1주파수 오차 판별부(320)에 의해 제어되어, 주파수 오차 검출부(280)로부터 입력된 주파수 오차 검출값(Δfn)과 미리 설정된 제2기준값(ΔfREF2)을 비교하기 위한 제2주파수 오차 판별부(330)와, 주파수 오차 검출부(280)로부터 출려된 주파수 오차 검출값(Δfn)이 수렴하는지를 판별하기 위한 주파수 오차 수렴상태 판별부(340)와, 제1주파수 오차 판별부(320), 제2주파수 오차 판별부(330) 및 주파수 오차 수렴 판별부(340)의 출력신호에 따라, 적분기(310)로부터 입력된 주파수 편차 추정값(fn)을 양자화하여, 기준 주파수 발진부(240)를 이중 제어하기 위한 기준 주파수 제어부(350)와, 기준 주파수 제어부(350)에 의해 제어되어, 기준 주파수의 발진을 제어하기 제1 및 제2제어신호를 기준 주파수 발생부(240)로 선택적으로 제공하는 제어신호 발생부(360)를 구비한다.As shown in FIG. 3, the reference frequency control device of FIG. 2 provides the frequency deviation note value f n estimated by integrating the frequency error detection value Δf n inputted from the frequency error detection unit 280. A first frequency error determination unit 320 for comparing the integrator 310, the frequency error detection value Δf n inputted from the frequency error detection unit 280, and the preset first reference value (Δf REF1 ); Controlled by the first frequency error discrimination unit 320, the second frequency error discrimination for comparing the frequency error detection value Δf n input from the frequency error detection unit 280 with a preset second reference value Δf REF2 . A frequency error convergence state determination unit 340 for determining whether the unit 330, the frequency error detection value Δf n extracted from the frequency error detection unit 280 converges, the first frequency error determination unit 320, A second frequency error discriminating unit 330 and a frequency error converging discriminating unit 3 A reference frequency controller 350 and a reference frequency controller 350 for dually controlling the reference frequency oscillator 240 by quantizing the frequency deviation estimation value f n input from the integrator 310 according to the output signal of 40. And a control signal generator 360 to selectively provide the first and second control signals to the reference frequency generator 240 to control the oscillation of the reference frequency.
제1주파수 오차 판별부(320)에 설정되는 제1기준값(ΔfREF1)과 제2주파수 오차 판별부(330)에 설정되는 제2기준값(ΔfREF2)은 외부에서 임의로 설정하여 준다. 여기서, 제1기준값(ΔfREF1)은 제2기준값(ΔfREF2)보다 크다. 따라서, 주파수 오차 검출값(Δfn)이 제1기준값(ΔfREF1)보다 클 경우에는, 주파수 오차 검출값(Δfn)이 제2기준값(ΔfREF2)보다도 당연히 크므로, 제2주파수 오차 판별부(320)에서는 비교 동작을 수행하지 않도록한다. 만일 주파수 오차 검출값(Δfn)이 제1기준값(ΔfREF1)보다 작을 경우에는, 제1주파수 오차 검출부(320)는 제2주파수 오차 검출부(330)를 인에이블시키게 되고, 이어서 제2주파수 오착 검출부(320)는 주파수 오차 검출값(Δfn)과 제2기준값(ΔfREF2)의 크기를 비교하게 된다.A first frequency error determining unit 320 first reference value (Δ fREF1) and the second reference value (Δ fREF2) is set to a second frequency offset determination section 330 is set to give the externally set arbitrarily. Here, the first reference value Δf REF1 is greater than the second reference value Δf REF2 . Therefore, when the frequency error detection value Δf n is larger than the first reference value Δf REF1 , the frequency error detection value Δf n is naturally larger than the second reference value Δf REF2 , and thus, the second frequency error determination unit In operation 320, the comparison operation is not performed. If the frequency error detection value Δf n is smaller than the first reference value Δf REF1 , the first frequency error detection unit 320 enables the second frequency error detection unit 330, and then the second frequency mismatch. The detector 320 compares the frequency error detection value Δf n with the magnitude of the second reference value Δf REF2 .
제어신호 발생부(360)는 기준 주파수 제어부(350)로부터 입력된 양자화된 디지털 레벨 신호의 듀티(duty)를 조절하기 위한 제1 및 제2듀티 조절부(361,362)와, 기준 주파수 제어부(350)에 의해 제어되어, 제2듀티 조절부(362)로부터 출력된 디지털 레벨 신호의 이득을 증폭시키기 위한 가변 이득 증폭기(363)와, 제1듀티 조절부(361)로부터 출력된 디지털 레벨 신호를 아날로그 직류(DC : Direct Current) 레벨 신호로 변환시키기 위한 제1변환부(364)와, 제2듀티 조절부(362)로부터 출력된 디지털 레벨 신호를 아날로그 직류 레벨 신호로 변환시키기 위한 제2변환부(365)와, 제1 및 제2변화부(364,365)로부터 출력된 아날로그 직류 레벨 신호들을 합하여 제1제어신호 또는 제2제어신호를 기준 주파수 발생부(240)로 출력하는 제어신호 출력부(366)를 구비한다.The control signal generator 360 may include first and second duty controllers 361 and 362 for adjusting the duty of the quantized digital level signal input from the reference frequency controller 350 and the reference frequency controller 350. And a variable gain amplifier 363 for amplifying the gain of the digital level signal output from the second duty controller 362 and the digital level signal output from the first duty controller 361. (DC: Direct Current) A first converter 364 for converting into a level signal, and a second converter 365 for converting a digital level signal output from the second duty controller 362 into an analog DC level signal. ) And a control signal output unit 366 for outputting the first control signal or the second control signal to the reference frequency generator 240 by adding the analog DC level signals output from the first and second change units 364 and 365. Equipped.
제1듀티 조절부(361)를 통해 변환되는 이득 변환값을 제2듀티 조절부(362)를 통해 변환되는 이득 변환값보다 현저하게 크다.The gain conversion value converted by the first duty controller 361 is significantly larger than the gain conversion value converted by the second duty controller 362.
제1 및 제2변환부(364,365)는 각각 펄스폭 변조(PWM : Pulse Width Modulation) 또는 펄스 주기 변조(PDM : Pulse Duration Modulation) 방식으로 구현될 수 있다.The first and second converters 364 and 365 may be implemented by pulse width modulation (PWM) or pulse duration modulation (PDM), respectively.
제1 및 제2변환부(364,365)는 각각 저항(R : Resitor)과 커패시터(C : Capacitor)로 이루어진 R-C 필터를 갖는다. 이때, 제1변환부(364)의 R-C 필터는 제1저항과 제1커패시터로 이루어지고, 제2변환부(365)의 R-C 필터는 제2저항과 제2커패시터로 이루어진다.The first and second converters 364 and 365 each have an R-C filter including a resistor (R) and a capacitor (C). In this case, the R-C filter of the first converter 364 includes a first resistor and a first capacitor, and the R-C filter of the second converter 365 includes a second resistor and a second capacitor.
제1변환부(364)의 R-C 필터는 시정수(τ1)를 갖으며, 제2변환부(365)의 R-C 필터는 시정수(τ2)를 갖는다.The R-C filter of the first converter 364 has a time constant τ 1, and the R-C filter of the second converter 365 has a time constant τ 2.
상기한 바와 같은 구조를 갖는 본 발명에 따른 송수신기의 기준 주파수 제어 장치의 상세한 동작을 설명하면 다음과 같다.The detailed operation of the reference frequency control device of the transceiver according to the present invention having the structure as described above is as follows.
먼저, 적분기(310)는 주파수 오차 검출부(280)로부터 입력된 주파수 오차 검출값(Δfn)을 적분하여 얻은 주파수 편차 추정값(fn)을 기준 주파수 제어부(350)로 제공한다. 제1주파수 오차 판별부(320)는 주파수 오차 검출부(280)로부터 절단된 주파수 오차 검출값(│Δfn│)과 미리 설정된 임의의 기준값(ΔfREF1)의 크기를 비교하여, 비교 결과를 기준 주파수 제어부(350)로 전달한다. 이어서, 기준 주파수 제어부(350)는 제1주파수 오차 판별부의 출력신호에 따라, 적분기(310)로부터 입력된 주파수 편차 추정값(fn)을 양자화한 값을 제1 듀티 조절부(361)와 제1변환부(364)를 통하여 제어신호 발생부(360)에 절달하여, 기준 주파수 발진부(240)를 이중 제어한다. 즉, 주파수 오차 검출값(│Δfn│)이 임의의 기준값(Δ fREF1)보다 작으면, 기준 주파수 제어부(350)는 제1주파수 오차 판별부(320)의 비교 결과로부터 주파수 오차 검출값(│Δfn│)이 임의의 기준값(ΔfREF1)보다 작아지는 시점에서, 기준 주파수 제어부(350)는 기준 주파수 조절값을 fQ(Q1(fn,t=tn))로 홀드(hold)하여 제1듀티 조절부(361)로 전달한다. 여기서, Q1(fn,t=tn)는 제1듀티 조절부(361)에 전달되는 기준 주파수 조절값 양자화기이다. 또한, 제1주파수 오차 판별부(320)를 통하여 검출한 신호가 기준값(ΔfREF1)보다 작아지면, 기준 주파수 제어부(350)는 제2주파수 오차 판별부(330)와 주파수 오차 수렴 판별부(340)의 출력 특성을 고려한다.First, the integrator 310 provides the reference frequency controller 350 with a frequency deviation estimation value f n obtained by integrating the frequency error detection value Δf n inputted from the frequency error detection unit 280. The first frequency error determiner 320 compares the magnitude of the frequency error detection value | Δf n │ cut from the frequency error detector 280 with a predetermined reference value Δf REF1 , and compares the comparison result with a reference frequency. Transfer to the controller 350. Subsequently, the reference frequency controller 350 quantizes the frequency deviation estimation value f n inputted from the integrator 310 according to the output signal of the first frequency error discriminator, and the first duty controller 361 and the first duty controller. The control unit generator 360 passes through the control unit 364 to dually control the reference frequency oscillator 240. That is, when the frequency error detection value | Δf n │ is smaller than the arbitrary reference value Δf REF1 , the reference frequency controller 350 may determine the frequency error detection value from the comparison result of the first frequency error determination unit 320. When ΔΔf n │ becomes smaller than an arbitrary reference value Δf REF1 , the reference frequency controller 350 holds the reference frequency control value to fQ (Q1 (f n , t = t n )). The first duty control unit 361 transmits the result. Here, Q1 (f n , t = t n ) is a reference frequency control value quantizer transmitted to the first duty controller 361. In addition, when the signal detected by the first frequency error determiner 320 is smaller than the reference value Δf REF1 , the reference frequency controller 350 may determine the second frequency error determiner 330 and the frequency error convergence determiner 340. Consider the output characteristics of
그리고, 주파수 오차 검출값(│Δfn│)이 임의의 기준값(ΔfREF2)보다 작으면, 제2주파수 오차 판별부(330)는 현재 주파수 오차가 충분히 줄어 들었음을 나타내는 출력신호를 기준 주파수 제어부(350)로 전달한다. 반면에, 주파수 오차 검출값(│Δfn│)이 임의의 기준값(ΔfREF2)보다 크면, 주파수 오차 검출값(│Δfn│)이 제1주파수 오차 판별부(320)의 기준값(ΔfREF1) 보다는 작지만 제2주파수 오차 판별부(330)의 기준값(ΔfREF2)보다 크므로, 제2주파수 오차 판별부(330)는 기준 주파수 제어부(350)로부터 출력되는 기준 주파수 조절값의 양자화 신호의 듀티를 크게하는 정보를 갖는 신호를 기준 주파수 제어부(350)로 출력한다.If the frequency error detection value | Δf n | is smaller than the predetermined reference value Δf REF2 , the second frequency error determining unit 330 may output an output signal indicating that the current frequency error is sufficiently reduced. 350). On the other hand, if the frequency error detection value | Δf n │ is greater than an arbitrary reference value Δf REF2 , the frequency error detection value │Δf n │ is the reference value Δf REF1 of the first frequency error discriminating unit 320. Although smaller than the reference value Δf REF2 of the second frequency error determiner 330, the second frequency error determiner 330 may determine the duty of the quantized signal of the reference frequency control value output from the reference frequency controller 350. The signal having the enlarged information is output to the reference frequency controller 350.
또한, 주파수 오차 수렴 판별부(340)는 주파수 오차 검출부(280)를 통해 검축된 주파수 오차가 수렴상태에 있는지를 판단하여, 수렴산태를 나타내는 판단결과를 기준 주파수 제어부(350)로 전달한다. 이어서, 기준 주파수 제어부(350)는 제1듀티 조절부(361)로 전달한 기준 주파수 조절값(f0)과 함께 적분값(fn)에서 기준 주파수 조절값(f0)을 뺀 fA-fB을 양자화한 값(Q2(fn-f0))을 제2듀티 조절부(362)로 전달한다. 여기서, Q2(fn-f0)는 기준 주파수 제어부(350)로부터 제2듀티 조절부(362)로 전달되는 조절값 생성 양자화기이다.In addition, the frequency error convergence determination unit 340 determines whether the frequency error detected by the frequency error detection unit 280 is in the converged state, and transmits a determination result indicating the convergence calculation to the reference frequency controller 350. Then, the reference frequency control section 350 is obtained by subtracting the first duty control portion 361, the reference frequency delivered to the control value integrals with (f 0), (f n) based on frequency control value from (f 0) f A -f The Q-quantized value Q2 (f n -f 0 ) is transferred to the second duty controller 362. Here, Q2 (f n -f 0 ) is an adjustment value generation quantizer transferred from the reference frequency controller 350 to the second duty controller 362.
그리고, 주파수 오차 검출부(280)를 통해 검출된 주파수 오차가 수렴상태로 판단되면, 기준 주파수 제어부(350)는 필요에 따라 가변 이득 증폭기(363)의 이득계수(K)가 작아지도록 조절하여 제2듀티 조절부(362)의 출력신호가 보다 기준 주파수 발진기의 제어전압 압력단에 보다 정교하게 동작하도록 한다.In addition, when the frequency error detected by the frequency error detector 280 is determined to be in a converged state, the reference frequency controller 350 adjusts the gain coefficient K of the variable gain amplifier 363 to be smaller as necessary, thereby reducing the second frequency. The output signal of the duty controller 362 is more precisely operated at the control voltage pressure stage of the reference frequency oscillator.
만일, 주파수 오차 검출부(280)를 통해 검출된 주파수 오차가 수렴상태가 아닌 것으로 판단되면, 기준 주파수 제어부(350)는 가변 이득 증폭기(363)의 이득계수(K)를 유지되도록 조절한다. 이때, K=(2×Δ fREF1)/(Q2 양자화 레벨수)의 비율로 반영되며, K값이 줄어들면 ΔfREF1가 줄어들었거나 Q2 양자화 레벨이 많아진 경우에 해당한다.If it is determined that the frequency error detected by the frequency error detector 280 is not in the converged state, the reference frequency controller 350 adjusts to maintain the gain coefficient K of the variable gain amplifier 363. At this time, which corresponds to K = (2 × Δ f REF1 ) / (Q2 number of quantization levels) and reflected at the rate of, if the K value dwindles heard Δf REF1 is reduced or Q2 widening the quantization levels.
제1변환부(364)는 제1듀티 조절부(361)로부터 출력된 디지털 레벨 신호를 아날로그 직류 레벨 신호로 변환시켜 제어신호 출력부(366)로 전달하고, 제2변환부(365)는 제2듀티 조절부(362)로부터 출력된 디지털 레벨 신호를 아날로그 직규 레벨 신호로 변환시켜 제어신호 출력부(366)로 전달한다. 이어서, 제어신호 출력부(366)는 제1 및 제2변화부(364,365)로부터 출력된 아날로그 직류 레벨 신호들을 합하여 제1제어신호 또는 제2제어신호를 출력하여, 기준 주파수 발생부(240)의 동작을 이중으로 제어한다. 이와 같은 과정을 통하여, 수신기의 주파수 오차를 줄여가게 된다.The first converter 364 converts the digital level signal output from the first duty controller 361 into an analog DC level signal, and transmits the converted digital level signal to the control signal output unit 366. The digital level signal output from the 2 duty controller 362 is converted into an analog serial level signal and transmitted to the control signal output unit 366. Subsequently, the control signal output unit 366 outputs the first control signal or the second control signal by adding the analog DC level signals output from the first and second change units 364 and 365 to output the first control signal or the second control signal. Dual control of operation. Through this process, the frequency error of the receiver is reduced.
제4도는 본 발명에 송수신기의 기준 주파수 제어 방법의 수행 과정을 나타내는 일실시예 흐름도이다.4 is a flowchart illustrating an embodiment of a method of controlling a reference frequency of a transceiver according to the present invention.
제4도에 나타낸 바와 같이, 주파수 오차 검출부(280)가 수신된 주파수의 오차를 검출하여 주파수 오차 검출값(Δfn)을 제1주파수 오차 판별부(320)로 전달하면(401), 제1주파수 오차 판별부(320)는 주파수 오차 검출값(│Δfn│)이 기준값(ΔfREF1)보다 작은지를 비교 판단하며(402), 상기 판단 과정(402)에서 주파수 오차 검출값(│Δfn│)이 크다고 판단되면, 기준 주파수 제어부(350)는 주파수 오차 검출값(Δfn)을 적분하여 얻은 주파수 편차 추정값(Δfn)을 양자화 한 주파수 조절값(Q1(fn))을 제1듀티 조절부(361)로 전달하고, 또한 제2듀티 조절부(362)의 임의의 값(f′0)이 조절값으로 유지되고, 가변 이득 증폭기(363)의 이득 계수(K)는 일정하게 유지된다(403). 이어서, 제1 및 제2변환부(364,365)는 각각 제1 및 제2듀티 조절부(361,362)로부터 전달된 디지털 레벨 신호를 아날로그 신호로 변환시켜 제어신호 출력부(366)로 전달하고, 제어신호 출력부(366)는 제1 및 제2변환부(364,365)의 출력신호를 합하여 제1 및 제2제어신호를 선택적으로 기준 주파수 발생부(240)로 출력한다(404).As shown in FIG. 4, when the frequency error detection unit 280 detects an error of the received frequency and transmits the frequency error detection value Δf n to the first frequency error determination unit 320 (401), the first error is detected. The frequency error discrimination unit 320 compares and determines whether the frequency error detection value | Δf n │ is smaller than the reference value Δf REF1 (402), and the frequency error detection value (│Δf n │) in the determination process 402. ) Is determined to be large, the reference frequency control unit 350 adjusts the first duty cycle by adjusting the frequency adjustment value Q1 (f n ) obtained by quantizing the frequency deviation estimation value Δf n obtained by integrating the frequency error detection value Δf n . And a random value f ' 0 of the second duty controller 362 is maintained at the adjusted value, and the gain coefficient K of the variable gain amplifier 363 is kept constant. (403). Subsequently, the first and second converters 364 and 365 convert the digital level signals transmitted from the first and second duty controllers 361 and 362 to analog signals and transmit the analog signal to the control signal output unit 366. The output unit 366 adds the output signals of the first and second converters 364 and 365 and selectively outputs the first and second control signals to the reference frequency generator 240 (404).
만일, 주파수 오차 판별 과정(402)에서 주파수 오차 검출값(│Δfn│)이 작다고 판단되면, 제1듀티 조절부(361)의 기준 주파수 조절값을 f0(Q1(fn,t=tn))으로 유지하고(405), 제2주파수 오차 판별부(330)는 주파수 오차 검출값(│Δfn│)과 제2 기준값(ΔfREF2)의 크기를 비교 판단되면, 제2듀티 조절부(362)의 기준 주파수 조절값을 Q2(fn-f0)으로 유지하고, 가변 이득 증폭기(363)의 이득 계수(K)를 일정하게 홀드시킨다(407). 이어서, 제어신호를 출력하는 과정(404)이 수행된다.If it is determined that the frequency error detection value | Δf n | is small in the frequency error discrimination process 402, the reference frequency adjustment value of the first duty controller 361 is set to f0 (Q1 (f n , t = t n). If the second frequency error determination unit 330 compares the magnitude of the frequency error detection value | Δf n | and the second reference value Δf REF2 , the second duty controller The reference frequency adjustment value of 362 is maintained at Q2 (f n -f 0 ), and the gain coefficient K of the variable gain amplifier 363 is held constant (407). Subsequently, a process 404 of outputting a control signal is performed.
그러나, 주파수 오차 판별과정(406)에서 주파수 오차 검출갓(│Δfn│)이 크다고 판단되면, 주파수 오차 수렴 판별부(340)는 주파수 오차 검출값(│Δfn│)이 수렴하는지를 판단하고(408), 상기 판단 과정(408)에서 주파수 오차 검출값(│Δfn│)이 수렴하지 않는 것으로 판단되면, 상기 과정(407)을 수행한다. 만일, 주파수 오차수렴 판단과정(408)에서 주파수 오차 검출값(│Δfn│)이 수렴하는 것으로 판단되면, 제2듀티 조절부(362)의 기준 주파수 조절값을 Q2(fn-f0)으로 유지하고, 가변 이득증폭기(363)의 이득 계수를 K/2로 조절한다(409). 이어서, 제어신호를 출력한느 과정(404)이 수행된다. 이와 같은 과정을 계속적으로 반복 수행하여 기준 주파수를 제어하므로써, 주파수 오차를 점차적으로 감소시키게 된다.However, if it is determined in the frequency error discrimination process 406 that the frequency error detection shade │Δf n │ is large, the frequency error convergence determining unit 340 determines whether the frequency error detection value │Δf n │ converges ( If it is determined in step 408 that the frequency error detection value | Δf n | does not converge, the process 407 is performed. If the frequency error detection value | Δf n | is determined to converge in the frequency error convergence determination process 408, the reference frequency adjustment value of the second duty controller 362 is Q2 (f n -f 0 ). The gain coefficient of the variable gain amplifier 363 is adjusted to K / 2 (409). Subsequently, a process 404 of outputting a control signal is performed. By repeating this process continuously to control the reference frequency, the frequency error is gradually reduced.
한편, 상기 과정(409)이 수행될 때, 기준값(ΔfREF1)도 그에 비례하여 바뀌게 되고, Q1(fn,t=tn)의 양자화 레벨도 달라질 수 있는 구조를 수용한다. 상기에서 설명한 바와 같은 이득 조절 과정은 여러 번 수렴상태를 확인한 후 이득을 줄여가는 과정도 포함한다. 반면, 상기 판단 과정(407)에서 주파수 오차가 수렴하지 않는 것으로 판단되면, 제2듀티 조절부(362)의 기준 주파수 조절값은 Q2(fn-f0)로 유지하고, 가변 이득 증폭기(363)의 이득 계수(K)를 현재 설정값에서 유지하여 동작하도록 하거나 일정값으로 설정되어 동작하도록 한다.On the other hand, when the process 409 is performed, the reference value Δf REF1 is also changed in proportion and accommodates a structure in which the quantization level of Q1 (f n , t = t n ) may also be changed. The gain adjustment process as described above also includes a process of reducing the gain after checking the convergence state several times. On the other hand, if it is determined that the frequency error does not converge in the determination process 407, the reference frequency adjustment value of the second duty controller 362 is maintained at Q2 (f n -f 0 ) and the variable gain amplifier 363 The gain coefficient (K) is maintained at the current set value or set to a constant value.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
이상에서 설명한 바와 같이 본 발명의 송수신기의 기준 주파수 제어 장치 및 방법은, 기준 주파수 제어부를 통해 양자화된 기준 주파수 조절값의 듀티 조절을 서로 다른 이득을 갖는 제1 및 제2듀티 조절부로 나누어 수행하면서, 제1듀티 조절부는 넓은 추적범위를 수용하기 위하여 이득이 큰 값을 갖고 동작하여 주파수 오차를 빠른 속도로 줄이고 주파수 검출 오차가 일정값 이하로 줄어들면 그때의 주파수 오차 조절값을 Q1(fn,t=tn)으로 유지하고, 제2듀티 저절부에 fn에서 fo를 뺀 (fA-FO)를 양자화한 값 Q2(fn-fo)을 입력하고 이득을 작게 하고 비교적 R-C 필터의 시정수를 어느정도 다이내믹이 보장되는 상태에서 충분히 작게하여 작은 주파수 오차까지 추적하므로써, 잔류 주파수로 인한 성능 열화를 극복하여 고성능의 복조신호 품질을 유지할 수 있도록 하며, 또한 서로 다른 시정수를 갖는 제1 및 제2 변환부를 채용하여 영점 교차 등을 이용하여 주파수 오차 검출시 주파수 편차 추정주기가 짧아 질 때 발생하는 제어 리플을 시정수를 길게 하여 줄일 수 있도록 하므로써, 상대적으로 잡음에 강한 영점 교차 주파수 추정회로를 적용할 수 있도록 하여 주파수 추정 성능을 개선할 수 있는 효과가 있다.As described above, the apparatus and method for controlling the reference frequency of the transceiver of the present invention divides the duty of the quantized reference frequency adjustment value through the reference frequency controller into first and second duty controllers having different gains, The first duty controller operates with a large gain to accommodate a wide tracking range, thereby reducing the frequency error at a high speed and reducing the frequency error adjustment value Q1 (f n , t) when the frequency detection error is reduced to a predetermined value or less. maintained at t = n), and the second duty that the hip at f n minus the f o (f a -F o) the quantized value Q2 (f o -f n) for input and a relatively small and RC filter gain By keeping the time constant of D in a state where the dynamic is guaranteed to be small enough to track the small frequency error, it is possible to maintain the high performance demodulation signal quality by overcoming the performance degradation due to the residual frequency. In addition, by employing the first and second converters having different time constants, the control ripple generated when the frequency deviation estimation period is shortened when the frequency error is detected by using zero crossing, etc., so as to reduce the time constant. Therefore, it is possible to apply a zero crossing frequency estimation circuit which is relatively resistant to noise, thereby improving the frequency estimation performance.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980006285A KR100257930B1 (en) | 1998-02-26 | 1998-02-26 | Reference frequency control apparatus and method of a tranceiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980006285A KR100257930B1 (en) | 1998-02-26 | 1998-02-26 | Reference frequency control apparatus and method of a tranceiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990071066A KR19990071066A (en) | 1999-09-15 |
| KR100257930B1 true KR100257930B1 (en) | 2000-06-01 |
Family
ID=19533878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980006285A KR100257930B1 (en) | 1998-02-26 | 1998-02-26 | Reference frequency control apparatus and method of a tranceiver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100257930B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102486553B1 (en) * | 2022-07-18 | 2023-01-09 | 김광희 | Device for adjusting ultrasonic resonance frequency and method for controlling the same |
-
1998
- 1998-02-26 KR KR1019980006285A patent/KR100257930B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102486553B1 (en) * | 2022-07-18 | 2023-01-09 | 김광희 | Device for adjusting ultrasonic resonance frequency and method for controlling the same |
| KR102582014B1 (en) * | 2022-07-18 | 2023-09-22 | 김광희 | Device for adjusting ultrasonic resonance frequency and method for controlling the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990071066A (en) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5732334A (en) | Radio transmitter and method of controlling transmission by radio transmitter | |
| JP3240998B2 (en) | Transmission power control circuit | |
| US6718165B1 (en) | Apparatus and method for reducing nonlinear distortion in an automatic gain control system | |
| US5548616A (en) | Spread spectrum radiotelephone having adaptive transmitter gain control | |
| KR950000054B1 (en) | Auto-power control apparatus | |
| US7257379B2 (en) | Compensating for analog radio component impairments to relax specifications | |
| GB2352897A (en) | Power amplifier with load adjusted in dependence on peak and mean output to control adjacent and alternate channel power | |
| GB2317284A (en) | A transceiver in which the gains of the transmitter and receiver are controlled in a timed relation to the transmit/receive switching | |
| US7116951B2 (en) | Transmitter circuit and method for modulation distortion compensation | |
| US6853837B1 (en) | CDMA receiver and DCMA demodulator with AGC circuit | |
| US6658069B1 (en) | Automatic gain control circuit and control method therefor | |
| US5542095A (en) | Frequency Reference Compensation | |
| KR20050006209A (en) | Digital automatic gain control for transceiver devices | |
| US10594280B2 (en) | Method and device for generating received signal strength indication | |
| JP3689625B2 (en) | Receiver | |
| KR20050032810A (en) | Temperature compensation device for automatic gain control loop | |
| US6295445B1 (en) | Automatic gain controlling method, automatic gain controlling apparatus, and communication receiving apparatus | |
| EP1415410B1 (en) | Power control for non-constant envelope modulation | |
| KR100257930B1 (en) | Reference frequency control apparatus and method of a tranceiver | |
| CN109004930B (en) | Circuit system for directly demodulating frequency modulation signal based on phase-locked loop and control method | |
| US7532869B2 (en) | Automatic power level control circuit for a transceiver device | |
| WO2004059885A1 (en) | Wireless communication device | |
| US5864586A (en) | Radio apparatus with offset compensating circuit | |
| JP2000236286A (en) | Communication device | |
| EP1900094B1 (en) | Signal level adjuster with incremental gain adjustments, for rf communication equipment. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |