KR100255661B1 - Method for etching electrode layer of semiconductor device - Google Patents

Method for etching electrode layer of semiconductor device Download PDF

Info

Publication number
KR100255661B1
KR100255661B1 KR1019970005467A KR19970005467A KR100255661B1 KR 100255661 B1 KR100255661 B1 KR 100255661B1 KR 1019970005467 A KR1019970005467 A KR 1019970005467A KR 19970005467 A KR19970005467 A KR 19970005467A KR 100255661 B1 KR100255661 B1 KR 100255661B1
Authority
KR
South Korea
Prior art keywords
etching
layer
platinum group
metal layer
group metal
Prior art date
Application number
KR1019970005467A
Other languages
Korean (ko)
Other versions
KR19980068710A (en
Inventor
김진홍
우성일
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970005467A priority Critical patent/KR100255661B1/en
Priority to TW086108193A priority patent/TW409152B/en
Priority to JP9157133A priority patent/JPH1068094A/en
Publication of KR19980068710A publication Critical patent/KR19980068710A/en
Application granted granted Critical
Publication of KR100255661B1 publication Critical patent/KR100255661B1/en
Priority to US09/627,377 priority patent/US6284146B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for etching an electrode layer of a semiconductor device is provided to etch a metal layer by using a plasma. CONSTITUTION: A diffusion barrier(55a) is formed on a semiconductor substrate(51). A metal layer of a platinum group is formed on the diffusion barrier. A contact layer is formed on the metal layer of the platinum group. The semiconductor substrate(51) is loaded in an etching device of a constant temperature. One of a halogen gas, a chemical compound of the halogen gas, and a mixture of the halogen gas and the chemical compound flows in the etching device. A plasma is formed within the etching device. The metal layer of the platinum group is etched by inserting a material for forming a carbonyl compound into the etching device.

Description

반도체 소자의 전극층 식각 방법Electrode layer etching method of semiconductor device

본 발명은 반도체 장치의 식각 방법에 관한 것으로, 특히 백금족 금속으로 이루어진 전극층 식각 방법에 관한 것이다.The present invention relates to an etching method of a semiconductor device, and more particularly to an electrode layer etching method of a platinum group metal.

반도체 소자가 고집적화됨에 따라 수백 이상의 유전 상수와 자발 분극 및 잔류 분극의 특성을 가진 강유전 물질을 사용한 커패시터 구조가 활발히 응용되고 있다.As semiconductor devices have been highly integrated, capacitor structures using ferroelectric materials having dielectric constants, spontaneous polarizations, and residual polarizations of hundreds or more have been actively applied.

종래에는 유전율이 4인 실리콘 산화막(SiO2)를 사용하여 커패시터의 유전막을 형성하였는데, 이는 낮은 유전율로 인해 초고집적 메모리 소자(ULSI)에 적용하기 어렵다. 따라서 제한된 면적내에서 용량을 증가시키기 위해 유전막 두께를 작게하거나 셀의 유효 면적을 증가시키는 방법을 이용하는데 이러한 방법은 공정을 복잡하게하고 주변 기술을 어렵게 하는 문제점이 있고 또한 수율과 생산성을 저하시킨다.Conventionally, a dielectric film of a capacitor is formed by using a silicon oxide film (SiO 2 ) having a dielectric constant of 4, which is difficult to apply to an ultra high density memory device (ULSI) due to low dielectric constant. Therefore, in order to increase capacity within a limited area, a method of decreasing the thickness of the dielectric film or increasing the effective area of the cell is used. This method complicates the process and makes the peripheral technology difficult, and also lowers the yield and productivity.

이에 반해 유전 상수가 100 이상인 물질, 즉 강유전 물질을 사용하여 커패시터의 유전막을 형성하면 커패시터를 형성하는 공정이 단순해지고 공정 능력 및 소자 특성이 향상될 수 있다. 상기 강유전 물질로는 바륨 티탄산염(BaTiO3), 바륨 스트론튬 티탄산염((Ba,Sr)TiO3), 바륨 리드 티탄산염((Ba,Pb)TiO3), 리드 티탄산염(PbTiO3), 리드 지르코늄산염(PbZnO3), 리드 지르코늄 티탄산염(Pb(Zn,Ti)O3),스트론튬 티탄산염(SrTiO3) 등이 있다.In contrast, when the dielectric film of the capacitor is formed using a material having a dielectric constant of 100 or more, that is, a ferroelectric material, the process of forming the capacitor may be simplified, and the process capability and device characteristics may be improved. The ferroelectric material includes barium titanate (BaTiO 3 ), barium strontium titanate ((Ba, Sr) TiO 3 ), barium lead titanate ((Ba, Pb) TiO 3 ), lead titanate (PbTiO 3 ), and lead Zirconate (PbZnO 3 ), lead zirconium titanate (Pb (Zn, Ti) O 3 ), strontium titanate (SrTiO 3 ), and the like.

그런데 상기와 같이 강유전 물질을 사용하여 유전막을 형성하려면 상기 강유전 물질 형성시 안정한 전극 재료와 상기 전극 재료로 이루어진 전극층을 패터닝하는 방법 등 주변 기술에 대한 개발이 요구된다. 상기 전극 재료로는 백금(Pt)을 많이 사용한다. 이는 백금이 산소와의 반응성이 낮고 일함수가 커서 누설 전류밀도의 저하를 막고 강유전체의 고유전율을 유지하는 특성을 가지기 때문이다. 그러나 백금의 화학적 안정성으로 인해 화학적 반응을 이용한 식각이 용이하지 못한 단점이 있다.However, in order to form the dielectric film using the ferroelectric material as described above, development of peripheral technologies such as a method of patterning an electrode layer made of the electrode material and the stable electrode material when forming the ferroelectric material is required. Platinum (Pt) is used a lot as the electrode material. This is because platinum has a low reactivity with oxygen and a large work function to prevent a decrease in leakage current density and maintain a high dielectric constant of the ferroelectric. However, due to the chemical stability of platinum, there is a disadvantage in that etching using a chemical reaction is not easy.

그리고 전극층을 패터닝하기 위해서는 플라즈마를 이용한 식각 방법을 이용하는데 상기 플라즈마를 이용하는 식각 방법으로는 플라즈마(plasma) 식각 방법과 반응성 이온 식각(RIE;Reactive ion Etching) 방법이 있다. 상기 플라즈마 식각방법은 할로겐 가스와의 화학적 반응을 이용한 것으로 반응성 이온 식각 방법에 비해 등방성(Isotropic)으로 식각되고, 상기 반응성 이온 식각(RIE) 방법은 할로겐 가스 및 불활성 가스를 사용하여 화학적(chemical) 물리적(physical) 반응에 의한 식각 방법으로 플라즈마 식각 방법에 비해 이방성(Anisotroplc)으로 식각된다.In order to pattern the electrode layer, an etching method using a plasma is used. An etching method using the plasma includes a plasma etching method and a reactive ion etching (RIE) method. The plasma etching method uses a chemical reaction with a halogen gas, and is etched isotropically compared to the reactive ion etching method. The reactive ion etching (RIE) method uses a chemical reaction using a halogen gas and an inert gas. The etching method by a (physical) reaction is etched with anisotropy compared to the plasma etching method.

즉, 반응성 이온 식각(Rie) 방법은 이온 충돌에 의한 물리적 반응과 플라즈마에 의한 화학적 반응을 결합한 것이다.In other words, the reactive ion etching method combines a physical reaction by ion collision and a chemical reaction by plasma.

제1(a)도 내지 제1(d)도는 종래 기술에 의한 반도체 소자의 전극층 식각 방법을 설명하기 위해 도시한 단면도들로서, 특히 커패시터의 스토리지 전극을 형성하기 위해 전극층을 식각하는 방법을 나타낸다.1 (a) to 1 (d) are cross-sectional views illustrating a method of etching an electrode layer of a semiconductor device according to the prior art, and particularly, a method of etching an electrode layer to form a storage electrode of a capacitor.

도면에서 참조 번호 1은 반도체 기판을, 3은 층간 절연층을, 5는 확산 장벽층을, 7 및 7a는 전극층을, 9 및 9a는 밀착층을, 11은 마스크 층을 그리고 12는 잔유물을 각각 나타낸다.In the drawings, reference numeral 1 denotes a semiconductor substrate, 3 denotes an interlayer insulating layer, 5 denotes a diffusion barrier layer, 7 and 7a denote electrode layers, 9 and 9a denote adhesion layers, 11 denotes a mask layer, and 12 denotes residues. Indicates.

제1(a)도를 참조하면, 반도체 기판(1) 상에 절연 물질을 증착하여 층간 절연층(3)을 형성한 후, 상기 층간 절연층(3) 상에 확산 장벽층(5), 전극층(7) 및 밀착층(9)을 차례로 형성한다.Referring to FIG. 1 (a), after the insulating material is deposited on the semiconductor substrate 1 to form the interlayer insulating layer 3, the diffusion barrier layer 5 and the electrode layer are formed on the interlayer insulating layer 3. (7) and the adhesion layer 9 are formed in order.

상기 전극층(7)은 백금(Pt)을 사용하여 형성한다.The electrode layer 7 is formed using platinum (Pt).

상기 확산 장벽층(5)은 상기 전극층(7)의 구성 물질인 백금이 그 하부의 폴리실리콘층(도시하지 않음)으로 확산되어 반응하는 것을 방지하기 위한 것이고, 상기 밀착층(9)은 후속 공정에서 증착되는 산화 막과의 밀착을 용이하게하기 위한 것이다.The diffusion barrier layer 5 is to prevent the platinum, which is a constituent material of the electrode layer 7, from being diffused and reacted under the polysilicon layer (not shown), and the adhesion layer 9 is a subsequent process. In order to facilitate the adhesion with the oxide film is deposited in.

상기 확산 장벽층(5)과 밀착층(9)은 티타늄(Ti) 및 질화 티타늄(TiN) 중 어느 하나를 사용하여 형성한다.The diffusion barrier layer 5 and the adhesion layer 9 are formed using any one of titanium (Ti) and titanium nitride (TiN).

이어서 상기 밀착층(9) 상에 산화막을 증착한 후 패터닝하여 마스크층(11)을 형성한다,Subsequently, an oxide film is deposited on the adhesion layer 9 and then patterned to form a mask layer 11.

제1(b)도를 참조하면, 상기 마스크층(11)을 마스크로하여 상기 밀착층(9)과 전극층(7)을 플라즈마 식각함으로써 밀착층(9a)/전극층(7a)을 형성한다.Referring to FIG. 1B, the adhesion layer 9a and the electrode layer 7a are formed by plasma etching the adhesion layer 9 and the electrode layer 7 using the mask layer 11 as a mask.

이 때 상기 전극층(7a)의 구성 물질인 백금이 화학적으로 안정한 특성, 즉 반응성이 낮아 반응 생성물을 형성하지 못하는 특성을 가지므로 식각 가스로는 일반적으로 반응성이 강한 할로겐 가스, 예컨대 염소(Cl2)를 사용한다.At this time, since platinum, which is a constituent material of the electrode layer 7a, has a chemically stable property, that is, a low reactivity, and thus does not form a reaction product, an etching gas generally includes a highly reactive halogen gas such as chlorine (Cl 2 ). use.

상기 식각 공정에서는 상기 식각 가스를 활성화시키기 위해 플라즈마를 형성하고 상기 전극층(7a) 상·하부의 밀착층들과의 식각 선택비를 향상시키기 위해 산소를 추가한다.In the etching process, a plasma is formed to activate the etching gas, and oxygen is added to improve the etching selectivity with the adhesion layers above and below the electrode layer 7a.

그 결과 식각된 백금이 휘발되지 않고 상기 마스크층(11)/밀착층(9a) 측벽에 재증착되어 그 구성 물질이 고체 상태의 할로겐 화합물인 잔유물(12)을 형성하고, 상기 비휘발성 잔유물(12)은 식각을 방해하여 상기 전극층(7a)의 측벽을 수직(vertical)이 아닌 소정의 경사(slope)를 가지게 한다.As a result, the etched platinum is not volatilized and redeposited on the sidewall of the mask layer 11 / adhesive layer 9a to form a residue 12 which is a halogen compound in a solid state, and the nonvolatile residue 12 ) Interferes with etching and causes the sidewalls of the electrode layer 7a to have a predetermined slope rather than vertical.

따라서 화학적 반응이 주가 되는 상기 플라즈마 식각 공정 대신 화학적 반응과 아르곤(Ar)과 같은 불활성 기체를 사용하여 스퍼터링(sputtering) 효과를 증가시키는 물리적 반응이 동시에 이루어지는 반응성 이온 식각 방법을 이용하는데 이 경우에도 상기 플라즈마 식각과 동일한 결과, 즉 비휘발성 잔유물(12)이 형성된다.Therefore, instead of the plasma etching process in which the chemical reaction is mainly used, a reactive ion etching method using a chemical reaction and an inert gas such as argon (Ar) to increase the sputtering effect at the same time is used. As a result of etching, that is, nonvolatile residue 12 is formed.

제1(c)도를 참조하면, 불산(HF) 및 불산혼합물 중 어느 하나를 사용하여 상기 마스크층(11)을 제거한다.Referring to FIG. 1 (c), the mask layer 11 is removed using either hydrofluoric acid (HF) or a hydrofluoric acid mixture.

제1(d)도를 참조하면, 상기 잔유물(12)을 제거한다.Referring to FIG. 1 (d), the residue 12 is removed.

그 결과 상기 전극층(7a) 사이, 즉 상기 장벽층(5)이 노출된 부분에서 선폭 손실(critical dimension loss)이 나타난다.As a result, a critical dimension loss appears between the electrode layers 7a, i.e., the portion where the barrier layer 5 is exposed.

따라서 상기와 같은 반도체 소자의 전극층 식각 방법으로는 백금이 식각 가스인 할로겐 가스와 반응하여 비휘발성인 잔유물을 형성하므로 식각 속도가 낮아지고 패턴 프로화일이 저하되는 문제점이 있다.Therefore, in the electrode layer etching method of the semiconductor device as described above, since platinum reacts with halogen gas, which is an etching gas, to form a nonvolatile residue, the etching rate is lowered and the pattern profile is lowered.

본 발명이 이루고자 하는 기술적 과제는, 강유전막의 전극 물질로 사용되는 백금족 금속을 패터닝하기 위한 식각 공정에서 비휘발성 잔유물로 인해 전극층이 원하는 패턴으로 형성되지 않는 것을 억제하기 위한 가스 혼합물을 이용한 반도체 소자의 전극층 식각 방법을 제공하는데 있다.The technical problem to be achieved by the present invention is an electrode layer of a semiconductor device using a gas mixture for suppressing that the electrode layer is not formed in a desired pattern due to the non-volatile residue in the etching process for patterning the platinum group metal used as the electrode material of the ferroelectric film To provide an etching method.

제1(a)도 내지 제1(d)도는 종래 기술에 의한 반도체 소자의 전극층 식각 방법을 설명하기 위해 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating an electrode layer etching method of a semiconductor device according to the prior art.

제2도는 반도체 소자의 식각 장치를 나타낸다.2 shows an etching apparatus of a semiconductor device.

제3도는 공정 압력에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.3 is a graph showing the etching characteristics of the platinum electrode layer according to the process pressure.

제4도는 식각 가스의 비율에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.4 is a graph showing etching characteristics of the platinum electrode layer according to the ratio of etching gas.

제5도는 식각 장치에서 반도체 기판이 놓이는 하부 전극의 온도와 식각 가스비율에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.5 is a graph illustrating etching characteristics of the platinum electrode layer according to the etching gas ratio and the temperature of the lower electrode on which the semiconductor substrate is placed in the etching apparatus.

제6(a)도 내지 제6(e)도는 본 발명에 의한 반도체 소자의 전극층 식각 방법을 설명하기 위해 도시한 단면도들이다.6 (a) to 6 (e) are cross-sectional views illustrating an electrode layer etching method of a semiconductor device according to the present invention.

상기 과제를 이루기 위하여 본 발명은 반도체 기판 상에 도전 물질을 증착하여 전극층을 형성한다. 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질로 조성된 가스 혼합물을 식각 가스로 사용하고 플라즈마를 이용한 식각 방법으로 상기 전극층을 식각한다.In order to achieve the above object, the present invention forms an electrode layer by depositing a conductive material on a semiconductor substrate. The electrode layer is etched by using a gas mixture composed of any one of halogen gas, a compound of halogen gas, and a mixture thereof and a material forming a carbonyl compound as an etching gas and an etching method using plasma. .

상기 가스 혼합물에서 상기 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질의 조성비는 1:0.01∼1:100으로 한다.In the gas mixture, a composition ratio of the material forming the carbonyl compound with any one of the halogen gas, the halogen gas compound, and a mixture thereof is 1: 0.01 to 1: 100.

따라서 본 발명에 의하면, 전극층을 패터닝하는 식각 공정에서 전극층의 구성 물질과 반응하여 휘발성 반응 생성물을 형성할 수 있는 식각 가스를 사용함으로써 화학적 반응에 의한 식각이 가능하고, 전극층 패턴의 측벽에 비휘발성 잔유물이 남지 않아 원하는 패턴의 전극층을 형성할 수 있다.Therefore, according to the present invention, by using an etching gas that can react with the constituent material of the electrode layer to form a volatile reaction product in the etching process of patterning the electrode layer, etching by chemical reaction is possible, and non-volatile residue on the sidewall of the electrode layer pattern Since this does not remain, an electrode layer having a desired pattern can be formed.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 반도체 소자의 식각 장치를 나타낸다.2 shows an etching apparatus of a semiconductor device.

먼저 5000Å 두께의 산화막, 예컨대 SiO2와 3000Å 두께의 백금 전극층을 차례로 형성한 반도체 기판을 제1시료로하고 5000Å 두께의 산화 막만이 증착된 반도체 기판을 제2시료로하여 상기 제1·2시료(23)를 플라즈마 식각 장치의 하부 전극(24)에 장착한다.First, a semiconductor substrate having a 5000 nm thick oxide film, for example, SiO 2 and a 3000 mm thick platinum electrode layer, is used as a first sample, and a semiconductor substrate having only 5000 nm thick oxide film as a second sample. 23 is mounted on the lower electrode 24 of the plasma etching apparatus.

이어서 온도 조절 수단(25)과 냉각 수단(26,27)을 이용하여 상기 하부 전극(24)을 0∼500℃ 온도로 유지하고, 질량유속제어 수단(21)과 상부 전극의 가스 분사 수단(22)을 통해 반응 가스, 예컨대 염소(Cl2)와 일산화탄소(CO)를 1:0.01∼1:100의 비율로 유입시킨다. 그리고 상기 식각 장치 내의 압력은 압력 센서(29)와 배기수단(30)의 밸브 조절기를 이용하여 조절하고, 전력 공급 수단(28)을 이용하여 상기 하부전극(24)에 고주파 전력(Radio Frequency Power)을 인가한다.Subsequently, the temperature control means 25 and the cooling means 26 and 27 are used to maintain the lower electrode 24 at a temperature of 0 to 500 ° C., and the mass flow rate control means 21 and the gas injection means 22 of the upper electrode. Reaction gas, such as chlorine (Cl 2 ) and carbon monoxide (CO) is introduced in the ratio of 1: 0.01 to 1: 100. In addition, the pressure in the etching apparatus is controlled using a valve regulator of the pressure sensor 29 and the exhaust means 30, and the high frequency power is applied to the lower electrode 24 using the power supply means 28. Is applied.

상기 식각 장치 내에 상기 반응 가스를 활성화시키는 플라즈마를 형성하기 위해 10-4~2토르(Torr) 압력과 175와트(Watt)의 전력을 사용한다.10 -4 to 2 Torr pressure and 175 Watts of power are used to form a plasma in the etching apparatus to activate the reaction gas.

상기와 같은 공정 조건에서 식각 공정이 완료되면 상기 전력 공급 수단(28)을 차단하고 상기 배기 수단(30)을 이용하여 상기 식각 챔버내의 가스를 배기하고 상기 시료를 꺼낸다.When the etching process is completed under the above process conditions, the power supply means 28 is shut off and the gas in the etching chamber is exhausted using the exhaust means 30 and the sample is taken out.

제3도 내지 제5도는 상기 제2도의 식각 장치에서 공정 조건을 다르게 하여 백금의 식각율 및 산화막(SiO2)에 대한 식각 선택비 특성을 나타낸 그래프이다.3 to 5 are graphs showing the etching rate of the platinum and the etching selectivity of the oxide layer (SiO 2 ) with different process conditions in the etching apparatus of FIG. 2.

제3도는 공정 압력에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.3 is a graph showing the etching characteristics of the platinum electrode layer according to the process pressure.

(a)는 백금 전극층의 식각율을 그리고 (b)는 산화막에 대한 백금 전극층의 식각 선택비를 나타낸다.(a) shows the etching rate of the platinum electrode layer, and (b) shows the etching selectivity of the platinum electrode layer with respect to the oxide film.

이때 공정 조건을 설명하면, 상기 식각 장치에 유입하는 식각 가스, 즉 염소(Cl2)와 일산화탄소(CO)의 비율을 1:2.3으로하고 식각 온도를 250℃로 유지하면서 압력을 200∼500미리토르(mTorr) 범위에서 변화시켰다.In this case, when the process conditions are described, the etching gas flowing into the etching apparatus, that is, the ratio of chlorine (Cl 2 ) and carbon monoxide (CO) is 1: 2.3 and the etching temperature is maintained at 250 ° C. while the pressure is 200 to 500 millitorr. (mTorr) range.

그 결과 압력이 증가할수록 백금 전극층의 식각율(a)이 감소하고 산화막에 대한 백금 전극층의 식각 선택비(b)가 증가한다. 즉 압력이 증가할수록 산화막의 식각율이 백금 전극층의 식각율보다 빠르게 감소됨을 알 수 있다.As a result, as the pressure increases, the etching rate (a) of the platinum electrode layer decreases and the etching selectivity ratio (b) of the platinum electrode layer to the oxide film increases. That is, as the pressure increases, the etching rate of the oxide film decreases faster than the etching rate of the platinum electrode layer.

제4도는 식각 가스의 비율에 따라 백금 전극층의 식각 특성을 나타낸 그래프이다.4 is a graph showing the etching characteristics of the platinum electrode layer according to the ratio of the etching gas.

(a)는 백금 전극층의 식각율을 그리고 (b)는 산화막에 대한 백금 전극층의 식각 선택비를 나타낸다.(a) shows the etching rate of the platinum electrode layer, and (b) shows the etching selectivity of the platinum electrode layer with respect to the oxide film.

이때 공정 조건으로는 250℃ 온도와 300미리토르(mTorr) 압력을 유지하면서 염소와 일산화탄소의 비율(Cl2:CO, Cl2/(Cl2+CO)%)을 1:0.43(70%), 1:1(50%), 1:1.5(40%), 1:2.3(30%), 1:4(20%)로 변화시켰다.In this case, the ratio of chlorine to carbon monoxide (Cl 2 : CO, Cl 2 / (Cl 2 + CO)%) was maintained at 250 ° C. and 300 mTorr, and the ratio was 1: 0.43 (70%), 1: 1 (50%), 1: 1.5 (40%), 1: 2.3 (30%), 1: 4 (20%).

그 결과 염소의 비율이 증가할수록 백금 전극층의 식각율(a)은 감소하고 반대로 산화막에 대한 백금 전극층의 식각 선택비(b)는 증가한다.As a result, as the ratio of chlorine increases, the etching rate (a) of the platinum electrode layer decreases, whereas the etching selectivity (b) of the platinum electrode layer with respect to the oxide film increases.

따라서 공정시 요구되는 조건에 따라 염소와 일산화탄소의 비율을 조정한다.Therefore, the ratio of chlorine and carbon monoxide is adjusted according to the conditions required in the process.

제5도는 식각 장치에서 반도체 기판이 놓이는 하부 전극의 온도와 식각 가스비율에 따른 백금 전극층의 식각 특성을 나타낸 그래프이다.5 is a graph illustrating etching characteristics of the platinum electrode layer according to the etching gas ratio and the temperature of the lower electrode on which the semiconductor substrate is placed in the etching apparatus.

(a)와 (b)는 염소와 일산화 탄소의 비율(Cl2:CO)이 1:1인 경우로서 먼저 (a)는 백금 전극층의 식각율을 나타내고 (b)는 산화막에 대한 백금 전극층의 식각 선택비를 나타낸다.(a) and (b) is a case where the ratio of chlorine to carbon monoxide (Cl 2 : CO) is 1: 1. First, (a) represents the etching rate of the platinum electrode layer, and (b) shows the etching of the platinum electrode layer with respect to the oxide film. Represents the selection ratio.

또한 (c)와 (d)는 염소와 일산화 탄소의 비율(Cl2:CO)이 1:2.3인 경우로서 (c)는 백금 전극층의 식각율을 나타내고 (d)는 산화막에 대한 백금 전극층의 식각 선택비를 나타낸다.In addition, (c) and (d) is a case where the ratio of chlorine to carbon monoxide (Cl 2 : CO) is 1: 2.3, (c) represents the etching rate of the platinum electrode layer, and (d) represents the etching of the platinum electrode layer with respect to the oxide film. Represents the selection ratio.

이때 공정 조건으로는 300미리토르(mTorr) 압력을 유지하면서 온도를 50∼350℃로 변경하였다.At this time, the temperature was changed to 50 to 350 ° C. while maintaining 300 mTorr pressure as the process conditions.

그 결과 (a) 및 (c)에서 보는 바와 같이 온도가 증가할수록 백금 전극층의 식각율은 염소의 비율에 관계없이 증가한다.As a result, as shown in (a) and (c), as the temperature increases, the etching rate of the platinum electrode layer increases regardless of the proportion of chlorine.

그러나 (b)와 (d)에서는 온도가 증가할수록 산화막에 대한 백금 전극층의 식각 선택비가 다르게 나타나는데, 즉 염소의 비율이 일산화탄소의 비율보다 작은 경우에는 온도가 증가할수록 산화막에 대한 백금 전극층의 식각 선택비(d)가 증가하는 반면 염소의 비율이 더 큰 경우에는 산화막에 대한 백금 전극층의 식각 선택비(b)가 감소한다.However, in (b) and (d), the etching selectivity of the platinum electrode layer with respect to the oxide film is different as the temperature increases. That is, when the chlorine ratio is smaller than the carbon monoxide ratio, the etching selectivity ratio of the platinum electrode layer with respect to the oxide film is increased. When (d) increases while the ratio of chlorine is larger, the etching selectivity ratio (b) of the platinum electrode layer to the oxide film decreases.

따라서 전극층을 패터닝하는 식각 공정에서는 상기 제2도 내지 제5도의 실험 결과를 이용하여 식각 장치의 온도, 압력 및 식각 가스의 비율을 조절함으로써 전극층을 원하는 패턴으로 형성할 수 있다.Therefore, in the etching process of patterning the electrode layer, the electrode layer may be formed in a desired pattern by adjusting the ratio of temperature, pressure, and etching gas of the etching apparatus using the experimental results of FIGS. 2 to 5.

이 때 상기 전극층으로는 백금 이외에 루테늄(Ru), 모스윰(Os), 이리듐(Ir), 로듐(Rh), 팔라듐(Pd)과 같은 백금족 금속을 사용할 수 있고, 또한 식각 가스로는 염소(Cl2) 이외에 불소(F2), 브롬(Br2), 요오드(I2) 등과 같은 할로겐 가스, 할로겐 화합물 및 이들의 혼합물 중 어느 하나를 사용할 수 있고, 상기 일산화탄소(CO) 이외에 이산화탄소(CO2) 및 카보닐기(>C=0)를 포함하는 카보닐 화합물을 사용할 수 있다.In this case, platinum group metals such as ruthenium (Ru), mosque (Os), iridium (Ir), rhodium (Rh), and palladium (Pd) may be used as the electrode layer, and chlorine (Cl 2 ) may be used as an etching gas. ), In addition to fluorine (F 2 ), bromine (Br 2 ), iodine (I 2 ) can be used any one of halogen gas, halogen compounds and mixtures thereof, in addition to carbon monoxide (CO) and carbon dioxide (CO 2 ) and Carbonyl compounds containing a carbonyl group (> C = 0) can be used.

상기 할로겐 화합물로는 불화화합물(예컨대 HF, CF4, CHF3), 염화화합물(예컨대 BCl3, HCl), 브롬화합물(예컨대 HBr) 등이 있다.The halogen compounds include fluoride compounds (eg HF, CF 4 , CHF 3 ), chloride compounds (eg BCl 3 , HCl), bromine compounds (eg HBr), and the like.

제6(a)도 내지 제6(e)도는 본 발명에 의한 반도체 소자의 전극층 식각 방법을 설명하기 위해 도시한 단면도들로서, 특히 커패시터의 스토리지 전극을 형성하기 위해 전극층을 식각하는 방법을 나타낸다.6 (a) to 6 (e) are cross-sectional views illustrating an electrode layer etching method of a semiconductor device according to the present invention, and particularly, a method of etching an electrode layer to form a storage electrode of a capacitor.

도면에서 참조 번호 51은 반도체 기판을, 53은 층간 절연층을, 55 및 55a는 확산 장벽층을, 57 및 57a는 전극층을, 59 및 59a는 밀착층을 그리고 61은 마스크층을 각각 나타낸다.In the drawings, reference numeral 51 denotes a semiconductor substrate, 53 denotes an interlayer insulating layer, 55 and 55a denote diffusion barrier layers, 57 and 57a denote electrode layers, 59 and 59a denote adhesion layers, and 61 denotes mask layers, respectively.

제6(a)도를 참조하면, 반도체 기판(51) 상에 절연 물질을 증착하여 층간 절연층(53)을 형성하는 공정, 상기 층간 절연층(53) 상에 확산 장벽층(55)을 형성하는 공정, 상기 확산 장벽층(55) 상에 도전 물질을 증착하여 전극층(57)을 형성하는 공정, 그리고 상기 전극층(57) 상에 밀착층(59)을 형성하는 공정을 차례로 진행한다.Referring to FIG. 6A, a process of forming an interlayer insulating layer 53 by depositing an insulating material on a semiconductor substrate 51 and forming a diffusion barrier layer 55 on the interlayer insulating layer 53. To form an electrode layer 57 by depositing a conductive material on the diffusion barrier layer 55, and to form an adhesion layer 59 on the electrode layer 57.

상기 전극층(57)은 강유전 물질의 유전율을 유지할 수 있는 특성을 가진 물질, 예컨대 백금족 금속, 예컨대 백금(Pt)을 사용하여 형성한다.The electrode layer 57 is formed using a material having a property capable of maintaining the dielectric constant of the ferroelectric material, for example, a platinum group metal such as platinum (Pt).

상기 백금족 금속으로는 상기 백금 이외에 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 로듐(Rh), 팔라듐(Pd)이 있다.The platinum group metals include ruthenium (Ru), osmium (Os), iridium (Ir), rhodium (Rh), and palladium (Pd) in addition to the platinum.

상기 확산 장벽층(55)은 상기 전극층(57)의 구성 물질이 그 하부의 폴리실리콘층(도시하지 않음)으로 확산되는 것을 방지하는 역할을 하고, 상기 밀착층(59)은 후속공정에서 증착되는 산화막과의 밀착을 용이하게하는 역할을 한다. 그리고 상기 확산 장벽층(55)과 밀착층(59)은 티타늄(Ti) 및 질화 티타늄(TiN) 중 어느 하나를 사용하여 단일 층으로 형성하거나 이들을 조합한 다중막으로 형성한다.The diffusion barrier layer 55 serves to prevent the constituent material of the electrode layer 57 from diffusing into a polysilicon layer (not shown) below, and the adhesion layer 59 is deposited in a subsequent process. It serves to facilitate the adhesion with the oxide film. The diffusion barrier layer 55 and the adhesion layer 59 may be formed of a single layer using any one of titanium (Ti) and titanium nitride (TiN), or may be formed of a multilayer formed by combining them.

이어서 상기 밀착층(59) 상에 산화막을 증착한 후 패터닝하여 마스크층(61)을 형성한다. 상기 마스크층(61)은 산화막 이외에 포토레지스트막 및 질화막 중 어느 하나를 사용하여 형성할 수 있다.Subsequently, an oxide film is deposited on the adhesion layer 59 and then patterned to form a mask layer 61. The mask layer 61 may be formed using any one of a photoresist film and a nitride film in addition to the oxide film.

제6(b)도를 참조하면, 상기 마스크층(61)을 식각 마스크로 하여 상기 밀착층(59)을 건식 식각함으로써 밀착층(59a)을 형성한다.Referring to FIG. 6 (b), the adhesion layer 59a is formed by dry etching the adhesion layer 59 using the mask layer 61 as an etching mask.

이 때 식각 가스로는 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질을 사용할 수 있는데 본 실시예에서는 염소(Cl2) 가스를 사용한다.In this case, any one of a halogen gas, a halogen gas compound, and a mixture thereof may be used as the etching gas. In this embodiment, chlorine (Cl 2 ) gas is used.

제6(c)도를 참조하면, 플라즈마를 이용한 식각 방법을 이용하여 상기 전극층(57)을 식각함으로써 전극층(57a)을 형성한다.Referring to FIG. 6 (c), the electrode layer 57a is formed by etching the electrode layer 57 using an etching method using plasma.

식각 가스로는 반응성이 강한 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질에, 카보닐 화합물을 형성하는 물질을 추가하여 사용하는데, 이는 상기 카보닐 화합물을 형성하는 물질이 휘발성이 강하여 휘발성 반응 생성물을 형성할 수 있기 때문이다.As the etching gas, a substance that forms a carbonyl compound is added to any one of a highly reactive halogen gas, a halogen gas compound, and a mixture thereof, which is volatile because the substance forming the carbonyl compound is highly volatile. This is because the reaction product can be formed.

다시 말해서, 상기 전극층(57)의 구성 물질인 백금은 할로겐 가스와 반응하여 휘발성 반응 생성물을 형성하지 못하므로, 할로겐 가스에 휘발성이 강한 카보닐 화합물을 형성할 수 있는 물질을 추가함으로써 휘발성 반응 생성물을 형성할 수 있다. 따라서 식각 중 또는 식각 후 상기 휘발성 반응 생성물이 상기 마스크층(61)/밀착층(59a) 측벽에 재증착되어 잔유물로 남지 않고 휘발되므로 상기 전극층(57a)을 원하는 패턴으로 형성할 수 있다.In other words, platinum, which is a constituent of the electrode layer 57, does not react with the halogen gas to form a volatile reaction product. Thus, by adding a material capable of forming a highly volatile carbonyl compound, the volatile reaction product is added to the halogen gas. Can be formed. Therefore, since the volatile reaction product is redeposited on the sidewall of the mask layer 61 / adhesive layer 59a during the etching or after the etching, it volatilizes without remaining as a residue, thereby forming the electrode layer 57a in a desired pattern.

상기 플라즈마를 이용한 식각 공정들은 반응성 이온 식각(Reactive ion Etching) 방법 및 플라즈마(Plasma) 식각 방법 중 어느 하나의 방법을 이용하여 식각 장치에서 진행한다.The plasma etching processes are performed in an etching apparatus using any one of a reactive ion etching method and a plasma etching method.

상기 식각 장치의 온도는 0∼500℃로하고 압력은 10-4~2토르(Torr)로 한다. 그리고 식각 가스로는 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물을 형성하는 물질을 사용하는데, 이 때 상기 제3도 내지 제5도의 그래프에서 보여주는 실험 결과를 기초로하여 공정 조건을 조절한다.The temperature of the etching apparatus is 0 ~ 500 ℃ and the pressure is 10 -4 ~ 2 Torr (Torr). As the etching gas, a material which forms a carbonyl compound with a material of halogen gas, a halogen gas compound, and a mixture thereof is used, based on the experimental results shown in the graphs of FIGS. Adjust process conditions.

이 때 상기 식각 가스의 비율, 즉 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질과 카보닐 화합물을 형성하는 물질의 조성비를 1:0.01∼1:100로 하는데, 본 실시예에서는 상기 할로겐 가스로는 염소(Cl2)를 사용하고 상기 카보닐 화합물을 형성하는 물질로는 일산화탄소(CO)를 사용하고, 그리고 300미리토르(mTorr)의 압력과 175와트(w)의 고주파 전력을 사용하여 상기 식각 가스들을 활성화시키는 플라즈마를 형성한다.In this case, the ratio of the etching gas, that is, the composition ratio of any one of the halogen gas, the halogen gas compound, and a mixture thereof and the carbonyl compound is 1: 0.01 to 1: 100. Chlorine (Cl 2 ) is used as the halogen gas, and carbon monoxide (CO) is used as the material for forming the carbonyl compound, and a pressure of 300 mTorr and a high frequency power of 175 watts (w) are used. A plasma is activated to activate the etching gases.

상기 카보닐 화합물을 형성하는 물질은 휘발성이 강한 물질로서 상기 일산화탄소(CO) 이외에 이산화탄소(CO2) 및 카보닐 화합물이 있다. 상기 카보닐 화합물은 카보닐기(>C=0)를 포함하는 유기화합물이다.Materials for forming the carbonyl compound include carbon dioxide (CO 2 ) and carbonyl compounds in addition to the carbon monoxide (CO) as a highly volatile material. The carbonyl compound is an organic compound containing a carbonyl group (> C = 0).

이 때 상기 전극층(57a) 상·하부의 물질층들과의 식각 선택비를 조절하고 이방성 식각을 가능하게 하기 위해 상기 반응 가스들의 조성을 변화시키거나 또다른 가스를 추가 사용할 수 있는데, 상기 추가되는 가스로는 탄화수소계, 탄화불소계, 산소, 질소, 비활성 가스 및 이들의 혼합 가스 등이 있다.In this case, in order to control the etching selectivity with the material layers above and below the electrode layer 57a and to enable anisotropic etching, the composition of the reaction gases may be changed or another gas may be further used. And hydrocarbons, fluorocarbons, oxygen, nitrogen, inert gases, and mixed gases thereof.

다음에서는 상기 전극층(57a)을 형성하는 방법을 식각 장치와 연계하여 설명하는데 여기에는 두가지 방법이 있다.Next, a method of forming the electrode layer 57a will be described in connection with an etching apparatus. There are two methods.

그 첫 번째 방법으로, 일정 온도의 식각 장치에 상기 반도체 기판(51)을 로딩하는 공정, 상기 식각 장치에 할로겐 가스 및 할로겐 가스의 혼합물 중 어느 하나 이상의 물질과 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하고 일정 압력을 유지하는 공정, 그리고 상기 식각 장치 내에 플라즈마를 형성시키는 공정으로 진행한다.In the first method, a step of loading the semiconductor substrate 51 in an etching apparatus at a predetermined temperature, forming a carbonyl compound and at least one material of a halogen gas and a mixture of halogen gas in the etching apparatus It proceeds to the step of introducing a substance and maintaining a constant pressure, and to form a plasma in the etching apparatus.

상기 전극층(57)의 구성 물질이 백금이고 식각 가스중 할로겐 가스가 각각 염소, 브롬, 요오드인 경우 일산화탄소 또는 이산화탄소와 화학 반응하는 것을 화학식으로 나타내면 다음과 같다.When the constituent material of the electrode layer 57 is platinum and the halogen gas in the etching gas is chlorine, bromine or iodine, the chemical reaction with carbon monoxide or carbon dioxide is as follows.

Pt + Cl2+ CO/CO2‥‥‥‥> Pt(CO)2Cl2↑ (210℃, 1기압)Pt + Cl 2 + CO / CO 2 ‥‥‥‥> Pt (CO) 2 Cl 2 ↑ (210 ℃, 1atm)

‥‥‥‥> Pt(CO)Cl2↑ (240℃, 1기압)‥‥‥‥> Pt (CO) Cl 2 ↑ (240 ℃, 1atm)

‥‥‥‥> Pt2(CO)2C14↑ (240℃, 1기압)‥‥‥‥> Pt 2 (CO) 2 C1 4 ↑ (240 ℃, 1atm)

Pt + Br2+ CO/CO2‥‥‥‥> Pt(CO)2Br2↑ (220℃, 1기압)Pt + Br 2 + CO / CO 2 ‥‥‥‥> Pt (CO) 2 Br 2 ↑ (220 ℃, 1atm)

Pt + I2+ CO/CO2‥‥‥‥> Pt(CO)2I2↑ (40℃, 1기압)Pt + I 2 + CO / CO 2 ‥‥‥‥> Pt (CO) 2 I 2 ↑ (40 ℃, 1atm)

그 두번째 방법으로는, 상기 반도체 기판(51)을 다수개의 식각 챔버를 구비한 식각 장치에 로딩하는 제1공정, 상기 식각 장치에 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나의 물질을 유입하는 제2공정, 상기 식각 장치 내에 플라즈마를 형성시키는 제3공정, 상기 식각 장치에 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하여 상기 반도체 기판(51) 상의 전극층(57)을 식각하는 제4공정으로 진행한다.In a second method, a first process of loading the semiconductor substrate 51 into an etching apparatus having a plurality of etching chambers, and introducing a material of any one of a halogen gas, a halogen gas compound, and a mixture thereof into the etching apparatus. A second process of forming a plasma in the etching apparatus, a second process of injecting a material forming a carbonyl compound into the etching apparatus, and etching the electrode layer 57 on the semiconductor substrate 51. Proceed to Step 4.

상기 제2공정에서 상기 전극층(57)의 구성 물질이 백금이고 식각 가스중 할로겐 가스가 각각 염소, 브롬, 요오드인 경우 상기 백금과 할로겐 가스가 화학 반응하는 것을 화학식으로 나타내면 다음과 같다.In the second process, when the constituent material of the electrode layer 57 is platinum and the halogen gas in the etching gas is chlorine, bromine or iodine, the chemical reaction of the platinum and the halogen gas is as follows.

Pt + Cl2‥‥‥‥> PtClX Pt + Cl 2 ‥‥‥‥> PtCl X

Pt + Br2‥‥‥‥> PtBrX Pt + Br 2 ‥‥‥‥> PtBr X

Pt + I2‥‥‥‥> PtIX Pt + I 2 ‥‥‥‥> PtI X

따라서 상기와 같은 제2공정 결과 상기 마스크층(61)/밀착층(57a) 측벽에 PtClX, PtBrX, PtIX와 같은 고체 상태의 할로겐 화합물로 이루어진 잔유물(도시하지 않음)이 형성되면서 그 하부의 전극층(57)이 수직으로 패터닝되지 않는다.Therefore, as a second process output said mask layer (61) / adhesive layer (57a) (not shown), the residue consisting of a halogen compound in a solid state, such as PtCl X, PtBr X, PtI X side wall formed as the lower portion Electrode layer 57 is not patterned vertically.

따라서 상기 제4공정은 상기 잔유물을 고체 상태에서 기체 상태로 승화(sublimation)시켜 상기 마스크층(61)/밀착층(57a) 측벽으로부터 휘발시키기 위한 것으로 그 화학 반응은 다음과 같다.Therefore, the fourth step is to sublimate the residue from the solid state to the gas state to volatilize it from the sidewall of the mask layer 61 / adhesive layer 57a. The chemical reaction is as follows.

PtClx+ CO/CO2‥‥‥‥> Pt(CO)2Cl2↑ (210℃, 1기압)PtCl x + CO / CO 2 ‥‥‥‥> Pt (CO) 2 Cl 2 ↑ (210 ℃, 1atm)

‥‥‥‥> Pt(CO)Cl2↑ (240℃, 1기압)‥‥‥‥> Pt (CO) Cl 2 ↑ (240 ℃, 1atm)

‥‥‥‥> Pt2(CO)2Cl4↑ (240℃, 1기압)‥‥‥‥> Pt 2 (CO) 2 Cl 4 ↑ (240 ℃, 1atm)

PtBrx+ CO/CO2‥‥‥‥> Pt(CO)2Br2↑ (220℃, 1기압)PtBr x + CO / CO 2 ‥‥‥‥> Pt (CO) 2 Br 2 ↑ (220 ℃, 1atm)

PtIX+ CO/CO2‥‥‥‥> Pt(CO)2I2↑ (40℃, 1기압)PtI X + CO / CO 2 ‥‥‥‥> Pt (CO) 2 I 2 ↑ (40 ℃, 1atm)

즉, PtClX, PtBrX, PtIX와 같은 고체 상태의 할로겐 화합물이 Pt(CO)2Cl2, Pt(CO)Cl2, Pt2(CO)2C14, Pt(CO)2Br2, Pt(CO)2I2와 같이 기체 상태로 승화된다.That is, the halogen compounds in the solid state such as PtCl X , PtBr X , PtI X are Pt (CO) 2 Cl 2 , Pt (CO) Cl 2 , Pt 2 (CO) 2 C1 4 , Pt (CO) 2 Br 2 , Sublimates to gaseous state as Pt (CO) 2 I 2 .

따라서 상기 제2공정 내지 제4공정을 1회 이상 반복함으로써 그 측벽이 보다 수직인 전극층(57a)을 형성할 수 있다.Accordingly, the second and fourth processes may be repeated one or more times to form an electrode layer 57a having a more vertical sidewall.

상기 제3공정에서는 상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급함으로써 플라즈마를 형성하고, 상기 제4공정에서는 상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급하지 않고, 즉 플라즈마를 형성시키지 않고 상기 카보닐 화합물을 형성하는 물질과의 화학적 반응만에 의한 식각 공정을 진행한다.In the third process, a plasma is formed by supplying a radio frequency power to the etching apparatus, and in the fourth process, a plasma is not supplied to the etching apparatus, that is, a plasma is not formed. Instead, the etching process is performed only by a chemical reaction with the substance forming the carbonyl compound.

또한 상기 공정들은 상기 식각 장치 중 동일한 식각 챔버에서 또는 다른 식각 챔버에서 진행하는데, 다른 식각 챔버에서 진행할 경우 각 식각 챔버의 온도, 압력 및 고주파 전원 등의 공정 조건을 다르게 할 수 있다.In addition, the processes may be performed in the same etching chamber or in another etching chamber among the etching apparatuses, and when proceeding in another etching chamber, process conditions such as temperature, pressure, and high frequency power of each etching chamber may be different.

제6(d)도를 참조하면, 상기 마스크층(61)을 제거한다.Referring to FIG. 6 (d), the mask layer 61 is removed.

이 때 상기 마스크층(61)의 구성 물질이 산화막이므로 불산(HF) 및 불산혼합물 중 어느 하나를 사용하여 상기 마스크층(61)을 제거한다.At this time, since the constituent material of the mask layer 61 is an oxide film, the mask layer 61 is removed using either hydrofluoric acid (HF) or a hydrofluoric acid mixture.

제6(e)도를 참조하면, 할로겐 가스, 할로겐 가스 화합물 및 이들의 혼합물 중 어느 하나를 사용하여 상기 전극층(57a)들 사이에 해당하는 확산 장벽층(55)과 상기 밀착층(59a)을 식각한다.Referring to FIG. 6 (e), the diffusion barrier layer 55 and the adhesion layer 59a corresponding to the electrode layers 57a may be formed by using any one of a halogen gas, a halogen gas compound, and a mixture thereof. Etch it.

이때 상기 할로겐 가스로 염소를 사용하고 반응성 이온 식각(RIE) 및 플라즈마(Plasma) 식각 중 어느 하나의 방법으로 진행한다.In this case, chlorine is used as the halogen gas and the reaction is performed by any one of reactive ion etching (RIE) and plasma etching.

그 결과 상기 전극층(57a)은 원하는 패턴, 즉 그 측벽이 수직인 패턴이 되므로 상기 전극층(57a) 사이, 즉 상기 층간 절연층(53)이 노출된 부분에서는 선폭 손실(critical dimension loss)이 나타나지 않는다.As a result, since the electrode layer 57a becomes a desired pattern, that is, a pattern in which the sidewalls thereof are vertical, a critical dimension loss does not appear between the electrode layers 57a, that is, a portion where the interlayer insulating layer 53 is exposed. .

본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to this, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.

이상, 설명된 바와 같이 본 발명에 의한 가스 혼합물 및 이를 사용한 반도체 소자의 전극층 식각 방법은, 전극층을 패터닝하는 식각 공정에서 전극층의 구성 물질과 반응하여 휘발성 반응 생성물을 형성할 수 있는 식각 가스를 사용하고 플라즈마를 이용하는 식각 방법을 이용함으로써 화학적 반응에 의한 식각이 가능하고, 전극층 패턴의 측멱에 비휘발성 잔유물이 남지 않는다. 또한 식각시 공정 조건을 변화시킴으로써 전극층과 전극층 상·하부의 물질층들에 대한 식각 선택비를 조절할 수 있다.As described above, the gas mixture according to the present invention and the electrode layer etching method of the semiconductor device using the same using an etching gas capable of reacting with the constituents of the electrode layer to form a volatile reaction product in the etching process of patterning the electrode layer. By using an etching method using plasma, etching by chemical reaction is possible, and non-volatile residues do not remain on the side of the electrode layer pattern. In addition, the etching selectivity of the electrode layer and the material layers above and below the electrode layer may be controlled by changing process conditions during etching.

Claims (31)

반도체 기판 상에 백금족 금속층을 형성하는 단계; 및 일정 온도의 식각 장치에 상기 반도체 기판을 로딩하는 단계; 상기 식각 장치에 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질을 유입하고 일정 압력을 유지하는 단계; 상기 식각 장치 내에 플라즈마를 형성하는 단계; 및 상기 식각 장치에 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하여 상기 백금족 금속층을 식각하는 단계로 이루어지는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.Forming a platinum group metal layer on the semiconductor substrate; And loading the semiconductor substrate into an etching apparatus at a constant temperature. Introducing a material of any one of halogen gas, a compound of halogen gas, and a mixture thereof into the etching apparatus and maintaining a constant pressure; Forming a plasma in the etching apparatus; And etching the platinum group metal layer by introducing a material forming a carbonyl compound into the etching apparatus. 제1항에 있어서, 상기 백금족 금속층은 백금(Pt), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 로듐(Rh) 또는 팔라듐(Pd)인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein the platinum group metal layer is platinum (Pt), ruthenium (Ru), osmium (Os), iridium (Ir), rhodium (Rh), or palladium (Pd). . 제1항에 있어서, 상기 식각 단계는 0∼500℃ 온도에서 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein the etching step is performed at a temperature of 0 ~ 500 ℃. 제1항에 있어서, 상기 할로겐 가스는 염소(Cl2) 가스인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The electrode layer etching method of claim 1, wherein the halogen gas is a chlorine (Cl 2 ) gas. 제1항에 있어서, 상기 카보닐 화합물을 형성하는 물질은 이산화 탄소(CO2), 일산화탄소(CO) 및 카보닐 화합물 중 어느 하나 이상인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein the material forming the carbonyl compound is at least one of carbon dioxide (CO 2 ), carbon monoxide (CO), and a carbonyl compound. 제1항에 있어서, 상기 식각 단계에서 상기 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나 이상의 물질:상기 카보닐 화합물을 형성하는 물질의 조성비를 1:0.01∼1:100로 하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein in the etching step, the composition ratio of at least one material of the halogen gas, the halogen gas compound, and mixtures thereof: the material forming the carbonyl compound is 1: 0.01 to 1: 100. The electrode layer etching method of a semiconductor device. 제1항에 있어서, 상기 식각 단계는 10-3~2Torr의 압력에서 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein the etching is performed at a pressure of 10 −3 to 2 Torr. 제1항에 있어서, 상기 식각 단계는 반응성 이온 식각(Reactive ton Etching) 방법으로 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein the etching is performed by a reactive ton etching method. 제1항에 있어서, 상기 식각 단계는 플라즈마(Plasma) 식각 방법으로 진행하는 것을 특징으로하는 반도체 소자의 전극층 형성 방법.The method of claim 1, wherein the etching is performed by a plasma etching method. 제1항에 있어서, 상기 식각 단계에서는 탄화수소계, 탄화불소계, 산소, 질소, 비활성 가스 및 이들의 혼합 가스 중 어느 하나 이상을 추가로 사용하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein the etching step further comprises any one or more of hydrocarbon-based, fluorocarbon-based, oxygen, nitrogen, inert gas, and a mixture thereof. 제1항에 있어서, 상기 백금족 금속층 식각 단계 이후에 상기 일정 압력을 유지하는 단계 내지 상기 백금족 금속층 식각 단계를 1회 반복하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein the step of maintaining the predetermined pressure to the platinum group metal layer etching step is repeated once after the platinum group metal layer etching step. 제1항에 있어서, 상기 플라즈마는 상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급함으로써 형성하는 것을 특징으로하는 반도체 소자의 전극층 형성 방법.The method of claim 1, wherein the plasma is formed by supplying a radio frequency power to the etching apparatus. 제1항에 있어서, 상기 백금족 금속층 식각 단계는 상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급하지 않는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein the platinum group metal layer etching step does not supply a radio frequency power to the etching apparatus. 제1항에 있어서, 상기 일정 압력을 유지하는 단계 및 상기 백금족 금속층 식각 단계는 하나 이상의 식각 챔버를 구비한 식각 장치 중 서로 다른 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein maintaining the predetermined pressure and etching the platinum group metal layer are performed in different etching chambers among etching apparatuses having one or more etching chambers. 제1항에 있어서, 상기 일정 압력을 유지하는 단계 및 상기 백금족 금속층 식각 단계는 하나 이상의 식각 챔버를 구비한 식각 장치 중 동일한 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.The method of claim 1, wherein maintaining the predetermined pressure and etching the platinum group metal layer are performed in the same etching chamber among etching apparatuses having one or more etching chambers. 반도체 기판 상에 확산 장벽층을 형성하는 단계; 상기 확산 장벽층 상에 백금족 금속층을 형성하는 단계; 상기 백금족 금속층 상에 밀착층을 형성하는 단계; 상기 밀착층 상에 마스크층을 형성한 후 패터닝하는 단계; 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질을 사용하여 상기 밀착층을 식각하는 단계; 상기 반도체 기판을 식각 장치에 로딩하는 단계; 상기 식각 장치에 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질을 유입하는 단계; 상기 식각 장치 내에 플라즈마(Plasma)를 형성하는 단계; 상기 식각 장치에 카보닐 화합물(carbonyl compound)을 형성하는 물질을 유입하는 상기 반도체 기판 상의 백금족 금속층을 식각하는 단계; 상기 마스크층을 제거하는 단계; 및 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질을 사용하여 상기 확산 장벽층을 식각하는 단계를 포함하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.Forming a diffusion barrier layer on the semiconductor substrate; Forming a platinum group metal layer on the diffusion barrier layer; Forming an adhesion layer on the platinum group metal layer; Forming a mask layer on the adhesion layer and then patterning the mask layer; Etching the adhesive layer using a material of any one of a halogen gas, a compound of halogen gas, and a mixture thereof; Loading the semiconductor substrate into an etching apparatus; Introducing a substance of any one of halogen gas, a compound of halogen gas, and a mixture thereof into the etching apparatus; Forming a plasma in the etching apparatus; Etching the platinum group metal layer on the semiconductor substrate into which the material forming the carbonyl compound is introduced into the etching apparatus; Removing the mask layer; And etching the diffusion barrier layer by using a material of any one of halogen gas, a compound of halogen gas, and a mixture thereof. 제16항에 있어서, 상기 백금족 금속층은 백금(Pt), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 로듐(Rh) 또는 팔라듐(Pd)인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein the platinum group metal layer is platinum (Pt), ruthenium (Ru), osmium (Os), iridium (Ir), rhodium (Rh), or palladium (Pd). . 제16항에 있어서, 상기 백금족 금속층을 식각하는 단계는 0~500℃ 온도에서 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein the etching of the platinum group metal layer is performed at a temperature of 0 ° C. to 500 ° C. 18. 제16항에 있어서, 상기 백금족 금속층을 식각하는 단계는 30-3~2Torr의 압력에서 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein the etching of the platinum group metal layer is performed at a pressure of 30 −3 to 2 Torr. 제16항에 있어서, 상기 카보닐 화합물을 형성하는 물질은 이산화탄소(CO2), 일산화탄소(CO) 및 카보닐 화합물 중 선택된 어느 하나 이상인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein the material forming the carbonyl compound is at least one selected from carbon dioxide (CO 2 ), carbon monoxide (CO), and carbonyl compounds. 제16항에 있어서, 상기 백금족 금속층을 식각하는 단계에서 할로겐 가스, 할로겐 가스의 화합물 및 이들의 혼합물 중 어느 하나의 물질: 상기 카보닐 화합물을 형성하는 물질의 조성비를 1:0.01∼1:100으로 하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein in the etching of the platinum group metal layer, the composition ratio of any one of a halogen gas, a compound of halogen gas, and a mixture thereof: the material forming the carbonyl compound is 1: 0.01 to 1: 100. Electrode layer etching method of a semiconductor device, characterized in that. 제16항에 있어서, 상기 백금족 금속층을 식각하는 단계에서 탄화수소계, 탄화불소계, 산소, 질소, 비활성 가스 및 이들의 혼합 가스 중 어느 하나 이상을 추가로 사용하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.17. The method of claim 16, wherein at least one of a hydrocarbon group, a fluorocarbon group, oxygen, nitrogen, an inert gas, and a mixed gas thereof is further used in etching the platinum group metal layer. . 제16항에 있어서, 상기 마스크층은 포토레지스트(photoresist), 산화막 및 질화막 중 어느 하나를 사용하여 형성하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein the mask layer is formed using any one of a photoresist, an oxide film, and a nitride film. 제16항에 있어서, 상기 밀착층 및 상기 확산 장벽층은 티타늄(Ti) 및 질화 티타늄(TiN) 중 어느 하나를 사용하여 형성한 단일막인 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein the adhesion layer and the diffusion barrier layer are a single layer formed using any one of titanium (Ti) and titanium nitride (TiN). 제16항에 있어서, 상기 밀착층 및 상기 확산 장벽층은 티타늄(Ti) 및 질화 티타늄(TiN)을 조합하여 형성한 다중막인 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.17. The method of claim 16, wherein the adhesion layer and the diffusion barrier layer are multiple layers formed by combining titanium (Ti) and titanium nitride (TiN). 제16항에 있어서, 상기 식각 단계들은 반응성 이온 식각(Reactive ion Etching) 방법 및 플라즈마(Plasma) 식각 방법 중 어느 하나의 방법으로 진행하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein the etching steps are performed by any one of a reactive ion etching method and a plasma etching method. 제16항에 있어서, 상기 백금족 금속층을 식각하는 단계 이후 상기 식각 장치에 어느 하나의 물질을 유입하는 단계 내지 상기 백금족 금속층을 식각하는 단계를 1회 이상 반복하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein after the etching of the platinum group metal layer, injecting any one material into the etching apparatus or etching the platinum group metal layer is repeated one or more times. . 제16항에 있어서, 상기 플라즈마 형성 단계는 상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급함으로써 플라즈마를 형성하는 것을 특징으로하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein the forming of the plasma comprises forming a plasma by supplying a radio frequency power to the etching apparatus. 제16항에 있어서, 상기 백금족 금속층을 식각하는 단계는 상기 식각 장치에 고주파 전원(Radio Frequency Power)을 공급하지 않는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.The method of claim 16, wherein etching the platinum group metal layer does not supply a radio frequency power to the etching apparatus. 제16항에 있어서, 상기 식각 장치의 어느 하나의 물질을 유입하는 단계 내지 상기 백금족 금속층을 식각하는 단계는 하나 이상의 식각 챔버를 구비한 식각 장치 중 서로 다른 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.The semiconductor device of claim 16, wherein the inflow of any one material of the etching apparatus or the etching of the platinum group metal layer is performed in different etching chambers among etching apparatuses having one or more etching chambers. Electrode layer etching method. 제16항에 있어서, 상기 식각 장치의 어느 하나의 물질을 유입하는 단계 내지 상기 백금족 금속층을 식각하는 단계는 하나 이상의 식각 챔버를 구비한 식각 장치 중 동일한 식각 챔버에서 진행하는 것을 특징으로 하는 반도체 소자의 전극층 식각 방법.The semiconductor device of claim 16, wherein the inflow of any one material of the etching apparatus or the etching of the platinum group metal layer is performed in the same etching chamber among etching apparatuses having one or more etching chambers. Electrode layer etching method.
KR1019970005467A 1996-06-13 1997-02-22 Method for etching electrode layer of semiconductor device KR100255661B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970005467A KR100255661B1 (en) 1997-02-22 1997-02-22 Method for etching electrode layer of semiconductor device
TW086108193A TW409152B (en) 1996-06-13 1997-06-13 Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
JP9157133A JPH1068094A (en) 1996-06-13 1997-06-13 Etching gaseous mixture for transition metallic thin film and method for etching transition metallic thin film formed by using the same
US09/627,377 US6284146B1 (en) 1996-06-13 2000-07-28 Etching gas mixture for transition metal thin film and method for etching transition metal thin film using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970005467A KR100255661B1 (en) 1997-02-22 1997-02-22 Method for etching electrode layer of semiconductor device

Publications (2)

Publication Number Publication Date
KR19980068710A KR19980068710A (en) 1998-10-26
KR100255661B1 true KR100255661B1 (en) 2000-05-01

Family

ID=19497720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005467A KR100255661B1 (en) 1996-06-13 1997-02-22 Method for etching electrode layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100255661B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116727B1 (en) 2009-06-25 2012-02-22 주식회사 하이닉스반도체 Method for forming insulating layer in semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350699B1 (en) * 2000-05-30 2002-02-26 Sharp Laboratories Of America, Inc. Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
JP4849881B2 (en) 2005-12-08 2012-01-11 株式会社日立ハイテクノロジーズ Plasma etching method
US20130270227A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116727B1 (en) 2009-06-25 2012-02-22 주식회사 하이닉스반도체 Method for forming insulating layer in semiconductor device

Also Published As

Publication number Publication date
KR19980068710A (en) 1998-10-26

Similar Documents

Publication Publication Date Title
US6284146B1 (en) Etching gas mixture for transition metal thin film and method for etching transition metal thin film using the same
KR100465947B1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
US6902681B2 (en) Method for plasma etching of high-K dielectric materials
JP3729632B2 (en) Method of etching platinum film of semiconductor device
JP2003532289A (en) Method for patterning lead zirconium titanate and barium strontium titanate
US6054391A (en) Method for etching a platinum layer in a semiconductor device
KR100319879B1 (en) Method of forming lower electrode of capacitor using dry etching of platinum group metal film
US5167762A (en) Anisotropic etch method
US6296777B1 (en) Structuring process
KR100255661B1 (en) Method for etching electrode layer of semiconductor device
US6232174B1 (en) Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
US6692648B2 (en) Method of plasma heating and etching a substrate
KR100259609B1 (en) Etching method for transition metal layer
KR100338808B1 (en) Dry etching method of iridium electrode
KR100289389B1 (en) Capacitor fabrication method of semiconductor device
KR100395507B1 (en) Semiconductor device and the method of fabricating same
US6709609B2 (en) Plasma heating of a substrate with subsequent high temperature etching
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
TWI233160B (en) Semiconductor device manufacturing method
KR100269298B1 (en) Method for etching pt layer in semiconductor fabrication
JP3390340B2 (en) Method of forming dielectric element
KR100255660B1 (en) Method for etching ir electrode
KR100495913B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee