KR100253415B1 - Quadrature modulator - Google Patents

Quadrature modulator Download PDF

Info

Publication number
KR100253415B1
KR100253415B1 KR1019980014167A KR19980014167A KR100253415B1 KR 100253415 B1 KR100253415 B1 KR 100253415B1 KR 1019980014167 A KR1019980014167 A KR 1019980014167A KR 19980014167 A KR19980014167 A KR 19980014167A KR 100253415 B1 KR100253415 B1 KR 100253415B1
Authority
KR
South Korea
Prior art keywords
phase
carrier
signal
multiplier
quadrature
Prior art date
Application number
KR1019980014167A
Other languages
Korean (ko)
Other versions
KR19990080724A (en
Inventor
김진욱
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980014167A priority Critical patent/KR100253415B1/en
Publication of KR19990080724A publication Critical patent/KR19990080724A/en
Application granted granted Critical
Publication of KR100253415B1 publication Critical patent/KR100253415B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C2200/00Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037Functional aspects of modulators
    • H03C2200/0041Calibration of modulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C2200/00Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037Functional aspects of modulators
    • H03C2200/0058Quadrature arrangements

Abstract

PURPOSE: A quadrature modulator is provided which internally compensates for amplitude error and phase error with respect to in-phase components and quadrature components to remove interference caused by unnecessary frequency components for the final output signal. CONSTITUTION: A carrier generator(111) generates a carrier frequency, and a carrier phase shifter(112) shifts the carrier signal generated by the carrier generator by pi/2. A quadrature modulation multiplier(110) multiplies a signal of quadrature component amplified by a variable amplifier by the carrier signal shifted by the carrier phase shifter. An amplifier(107) amplifies the output signal of the quadrature modulation multiplier containing an error component twice, and an in-phase multiplier(103) multiplies the output of the amplifier by the carrier generated by the carrier generator. An in-phase low pass filter(102) low-pass-filters the output of the in-phase multiplier, and the first adder(101) adds the filtered signal to a signal of in-phase component. An in-phase modulation multiplier(109) multiplies the signal from the first adder by the carrier, and a phase shifter(108) shifts the output of the amplifier by pi/2. A quadrature multiplier(105) multiplies the signal shifted by the phase shifter by the carrier, and a quadrature low pass filter(104) low-pass-filters the output signal of the quadrature multiplier. A variable amplifier(106) amplifies a signal of quadrature component. The degree of amplification of the variable amplifier is controlled by the output signal of the quadrature low pass filter. The second adder(113) adds the in-phase component modulated by the in-phase modulation multiplier to the quadrature component modulated by the quadrature modulation multiplier.

Description

직교 변조기Quadrature modulator

본 발명은 직교 변조기에 관한 것으로, 특히 동상성분과 직교성분에 대한 진폭 및 위상 에러를 내부적으로 보상하여 최종 출력신호에 대한 불필요한 주파수 성분에 의한 간섭을 제거할 수 있도록 하는 직교 변조기에 관한 것이다.The present invention relates to an orthogonal modulator, and more particularly, to an orthogonal modulator capable of internally compensating amplitude and phase errors for in-phase and quadrature components so as to eliminate interference by unnecessary frequency components for the final output signal.

도1은 종래 직교 변조기를 보인 블록 구성도로서, 이에 도시된 바와 같이 데이터 신호(α(t))를 변조하기 위해 동상성분(I)과 직교성분(Q)을 분리하는 채널 분리부(1)와; 상기 채널 분리부(1)에서 분리된 동상성분(I)의 신호(cosα(t))에 진폭과 위상을 보상해 줄 변수를 발생하는 발진부(14)와; 상기 발진부(14)의 변수(k1)를 곱해 진폭과 위상을 보상하는 승산기(11)와; 상기 채널 분리부(1)에서 분리된 직교성분(Q)의 신호(sinα(t))에 진폭과 위상을 보상해 줄 변수를 발생하는 두 개의 발진부(16)(21)와; 상기 각 발진부(16)(21)의 변수(k2)(k3)를 곱해 진폭과 위상을 보상하는 승산기(17)(19)와; 상기 직교성분 승산기(17)의 출력과 상기 동상성분 승산기(11)의 출력을 합해 두 신호의 차이를 출력하는 가산기(12)와; 상기 가산기(12)에서 출력된 신호에 주파수를 보상해줄 변수(k4)를 발생하는 발진부(15)와; 상기 발진부(15)에서 발생된 변수(k4)를 더해 그 차이값을 출력하는 가산기(13)와; 상기 직교성분 승산기(19)에서 출력된 신호에 주파수를 보상해줄 변수를 발생하는 발진부(18)와; 상기 발진부(18)에서 발생된 변수(k5)를 더해 그 차이값을 출력하는 가산기(20)와; 반송 주파수를 발생하고, π/2 위상 시프트 시키는 반송 주파수 발생부(2)와; 상기 가산기(13)의 출력에 반송신호(cosωt)를 곱해 변조하는 승산기(3)와; 상기 가산기(20)의 출력에 π/2 위상 시프트된 반송신호(sinωt)를 곱해 변조하는 승산기(4)와; 상기 두 승산기(3)(4)의 출력을 더해 출력하는 가산기(5)로 구성된 종래 변조기의 동작 및 작용을 설명하면 다음과 같다.FIG. 1 is a block diagram showing a conventional quadrature modulator. As shown therein, a channel separator 1 separating an in-phase component I and an orthogonal component Q in order to modulate the data signal α (t). Wow; An oscillator 14 generating a variable for compensating amplitude and phase to the signal cosα (t) of the in-phase component I separated from the channel separator 1; A multiplier (11) for multiplying the variable (k1) of the oscillator (14) to compensate for amplitude and phase; Two oscillators (16) (21) for generating a variable to compensate for amplitude and phase in the signal (sin alpha (t)) of the quadrature component (Q) separated by the channel separator (1); A multiplier (17) (19) for multiplying the variables (k2) (k3) of each oscillator (16) (21) to compensate for amplitude and phase; An adder (12) for adding the output of the quadrature component multiplier (17) and the output of the in-phase component multiplier (11) to output the difference between the two signals; An oscillator (15) for generating a variable (k4) to compensate for the frequency in the signal output from the adder (12); An adder (13) for adding the variable (k4) generated by the oscillator (15) to output the difference value; An oscillator 18 for generating a variable to compensate for the frequency of the signal output from the quadrature multiplier 19; An adder 20 for adding the variable k5 generated by the oscillator 18 and outputting the difference value; A carrier frequency generator (2) for generating a carrier frequency and shifting the phase by? / 2; A multiplier (3) which multiplies and modulates the output of the adder (13) by the carrier signal (cosωt); A multiplier 4 for multiplying the output of the adder 20 by the? / 2 phase shifted carrier signal sinωt; Referring to the operation and operation of the conventional modulator consisting of an adder (5) to add the output of the two multipliers (3) (4) as follows.

먼저, 에러 성분이 없다고 가정하고 에러 보상 구조를 생략하면 동상성분과 직교성분이 가산기(5)를 통과한 뒤의 최종 출력신호는 다음의 수학식 1과 같이 표시된다.First, assuming that there is no error component, and omit the error compensation structure, the final output signal after the in-phase component and the orthogonal component pass through the adder 5 is expressed by Equation 1 below.

OUT = cosωt·cosα(t)-sinωt·sinα(t)OUT = cosωtcosα (t) -sinωtsinα (t)

여기에 진폭에러(A)와 위상에러(V) 성분이 존재한다고 하면 각 가산기와 승산기를 통과한 최종 출력은 다음의 수학식 2와 같이 표시된다.If the amplitude error (A) and phase error (V) components are present, the final output passing through each adder and multiplier is expressed by Equation 2 below.

OUT = {k1·cosα(t)-k2·sinα(t)-k4}·cosωt + {k3·sinα(t)-k5}·A·sin(ωt+V) + L·cos(ωt+U)OUT = {k1 cosα (t) -k2sin α (t) -k4} cosωt + {k3sinα (t) -k5} Asin (ωt + V) + Lcos (ωt + U)

여기서, 발진기(14,15,16,18,21)를 조절하여 변수(k1∼k5)를 적절한 값으로 결정하면 동상성분과 직교성분의 신호에 존재하는 진폭에러(A) 및 위상에러(V), 주파수 누설(L·cos(ωt+U))에 의한 신호 간섭을 제거하여 상기 수학식 1과 같은 신호를 출력할 수 있다.Here, if the oscillators 14, 15, 16, 18, 21 are adjusted to determine appropriate values of the variables (k1 to k5), amplitude errors (A) and phase errors (V) present in the in-phase and quadrature signals are determined. , Signal interference due to frequency leakage (L · cos (ωt + U)) can be eliminated and the signal shown in Equation 1 can be output.

실제로 변수(k1∼k5)값을 결정하기 위해 상기 여러 가지 신호들이 인가된 상태에서 최종 출력단에 스펙트럼 어날라이저(spectrum analyzer) 등과 같은 계측기를 이용하여 원하는 신호 성분 이외의 다른 주파수 성분을 측정하여 이들 측정값으로 설계자가 발진기(14,15,16,18,21)를 조절하여 상기 변수(k1∼k5)를 결정하게 된다.In order to actually determine the values of the variables (k1 to k5), the measurement is performed by measuring a frequency component other than the desired signal component using a measuring instrument such as a spectrum analyzer at the final output stage while the various signals are applied. The value of the designer adjusts the oscillators 14, 15, 16, 18 and 21 to determine the variables k1 to k5.

이와 같이, 상기 종래의 장치에 있어서는 내부적으로 구성된 보상 구조에 대한 적절한 보상값을 외부에서 계측기에 의해 측정한 후 각 개별적으로 발진기를 조절하여 보상하게 되므로 비용 및 시간이 많이 소요 되는 문제점이 있었다.As described above, in the conventional apparatus, since an appropriate compensation value for an internally configured compensation structure is measured by an external measuring instrument, the oscillator is individually compensated and compensated for, thereby causing a lot of cost and time.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 외부에서 출력을 측정할 필요없이 내부적으로 에러값을 결정한 후 자동으로 보상하도록 하는 직교 변조기를 제공 하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an orthogonal modulator for automatically compensating after determining an error value internally without measuring an output from the outside.

도1은 종래 직교 변조기를 보인 블록 구성도.1 is a block diagram showing a conventional quadrature modulator.

도2는 본 발명 직교 변조기의 개략적인 블록 구성도.2 is a schematic block diagram of a quadrature modulator of the present invention;

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

101 : 제1 가산기 102 : 동상 저역 필터부101: first adder 102: in-phase low-pass filter unit

103 : 동상 승산기 104 : 직교 저역 필터부103: statue multiplier 104: orthogonal low pass filter

105 : 직교 승산기 106 : 가변 증폭기105: quadrature multiplier 106: variable amplifier

107 : 배수 증폭기 108 : 위상 시프트부107: drain amplifier 108: phase shift unit

109 : 동상 변조 승산기 110 : 직교 변조 승산기109: In-phase Modulation Multiplier 110: Orthogonal Modulation Multiplier

111 :반송파 발생부 112 : 반송위상 시프트부111: carrier generation unit 112: carrier phase shift unit

113 : 제2 가산기113: second adder

이와 같은 목적을 달성하기 위한 본 발명의 구성은, 반송 주파수를 발생시키는 반송파 발생부와; 상기 반송파 발생부에서 발생된 반송신호(cosωct)를 π/2위상 시프트 시키는 반송위상 시프트부와; 가변 증폭기를 통해 증폭된 직교성분의 신호와 상기 반송위상 시프트부에서 시프트된 반송신호(sinωct)를 곱하여 출력하는 직교변조 승산기(110)와; 상기 에러성분 포함된 직교변조 승산기(110)의 출력신호를 2배 증폭하는 배수 증폭기와; 상기 배수 증폭기의 출력과 상기 반송파 발생부에서 발생된 반송파(cosωct)를 승산하는 동상 승산기(103)와; 상기 동상 승상기의 출력을 저역 필터링 하여 출력하는 동상 저역 필터부와; 상기 동상 저역 필터부에서 필터링된 신호를 동상성분의 신호(cosωmt)에 더해 보상시켜 출력하는 제1 가산기와; 상기 제1 가산기에서 보상된 신호와 반송파(cosωct)를 승산하여 출력하는 동상변조 승산기(109)와; 상기 배수 증폭기의 출력을 π/2위상 시프트 시키는 위상 시프트부와; 상기 위상 시프트부에서 시프트된 신호에 반송파(cosωct)를 승산하는 직교 승산기(105)와; 상기 직교 승산기(105)의 출력신호를 저역 필터링하여 출력하는 직교 저역 필터부와; 상기 직교 저역 필터부의 출력 신호에 의해 증폭도가 조절되어 직교성분의 신호(sinωmt)를 증폭하는 가변 증폭기와; 상기 동상변조 승산기(109)에 의해 변조되어 출력되는 동상성분과 상기 직교변조 승산기(110)에 의해 변조되어 출력되는 직교성분을 더하여 출력하는 제2 가산기로 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.The configuration of the present invention for achieving the above object is a carrier generation unit for generating a carrier frequency; A carrier phase shift unit for shifting the carrier signal cosω c t generated by the carrier generation unit by π / 2 phase shift; A quadrature modulator multiplier 110 for multiplying and outputting a quadrature signal amplified by a variable amplifier and a carrier signal sinω c t shifted by the carrier phase shift unit; A multiplier amplifier for amplifying the output signal of the quadrature modulator multiplier 110 including the error component twice; An in-phase multiplier (103) multiplying the output of the drain amplifier by a carrier (cosω c t) generated by the carrier generator; An in-phase low pass filter unit for low-pass filtering the output of the in-phase booster; A first adder for compensating and outputting the signal filtered by the in-phase low pass filter to the in-phase component (cosω m t); An in-phase modulation multiplier (109) for multiplying and outputting the signal compensated by the first adder and a carrier (cosω c t); A phase shifter for shifting the output of the multiple amplifier by? / 2 phase; An orthogonal multiplier (105) multiplying a signal shifted in the phase shift unit by a carrier wave (cosω c t); An orthogonal low pass filter unit for low-pass filtering the output signal of the quadrature multiplier 105; And a variable amplifier which is amplification-controlled amplifying a signal of the quadrature-phase component (sinω m t) by the quadrature low-pass filter section output signal; It is achieved by configuring a second adder which adds and outputs an in-phase component modulated by the in-phase modulator multiplier 109 and an orthogonal component modulated and output by the quadrature modulator multiplier 110, and according to the present invention. An example will be described in detail with reference to the accompanying drawings.

도2는 본 발명 직교 변조기의 개략적인 블록 구성도로서, 이에 도시한 바와 같이 반송 주파수를 발생시키는 반송파 발생부(111)와; 상기 반송파 발생부(111)에서 발생된 반송신호(cosωct)를 π/2위상 시프트 시키는 반송위상 시프트부(112)와; 가변 증폭기(106)를 통해 증폭된 직교성분의 신호와 상기 반송위상 시프트부(112)에서 시프트된 반송신호(sinωct)를 곱하여 출력하는 직교변조 승산기(110)와; 상기 에러성분 포함된 직교변조 승산기(110)의 출력신호를 2배 증폭하는 배수 증폭기(107)와; 상기 배수 증폭기(107)의 출력과 상기 반송파 발생부(111)에서 발생된 반송파(cosωct)를 승산하는 동상 승산기(103)와; 상기 동상 승상기의 출력을 저역 필터링 하여 출력하는 동상 저역 필터부(102)와; 상기 동상 저역 필터부(102)에서 필터링된 신호를 동상성분의 신호(cosωmt)에 더해 보상시켜 출력하는 제1 가산기(101)와; 상기 제1 가산기(101)에서 보상된 신호와 반송파(cosωct)를 승산하여 출력하는 동상변조 승산기(109)와; 상기 배수 증폭기(107)의 출력을 π/2위상 시프트 시키는 위상 시프트부(108)와; 상기 위상 시프트부(108)에서 시프트된 신호에 반송파(cosωct)를 승산하는 직교 승산기(105)와; 상기 직교 승산기(105)의 출력신호를 저역 필터링하여 출력하는 직교 저역 필터부(104)와; 상기 직교 저역 필터부(104)의 출력 신호에 의해 증폭도가 조절되어 직교성분의 신호(sinωmt)를 증폭하는 가변 증폭기(106)와; 상기 동상변조 승산기(109)에 의해 변조되어 출력되는 동상성분과 상기 직교변조 승산기(110)에 의해 변조되어 출력되는 직교성분을 더하여 출력하는 제2 가산기(113)로 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.2 is a schematic block diagram of an orthogonal modulator of the present invention, and a carrier generation unit 111 for generating a carrier frequency as shown therein; A carrier phase shift unit 112 for shifting the carrier signal cosω c t generated by the carrier generator 111 by π / 2 phase shift; A quadrature modulator multiplier 110 for multiplying and outputting a quadrature signal amplified by the variable amplifier 106 and a carrier signal sinω c t shifted by the carrier phase shift unit 112; A multiplier amplifier 107 for amplifying the output signal of the quadrature modulator multiplier 110 including the error component twice; An in-phase multiplier (103) for multiplying the output of the multiple amplifier (107) by the carrier (cosω c t) generated by the carrier generator (111); An in-phase low pass filter 102 for low-pass filtering the output of the in-phase booster; A first adder (101) for compensating and outputting the signal filtered by the in-phase low pass filter (102) to the in-phase component signal (cosω m t); An in-phase modulation multiplier (109) for multiplying the signal compensated by the first adder (101) and a carrier (cosω c t) and outputting the multiplier; A phase shift unit 108 for shifting the output of the multiple amplifier 107 by? / 2 phase; An orthogonal multiplier 105 for multiplying the signal shifted in the phase shift unit 108 by a carrier wave (cosω c t); An orthogonal low pass filter 104 for low-pass filtering the output signal of the quadrature multiplier 105; And the variable amplifier 106 for amplifying a signal (sinω m t) of the quadrature low-pass filter section 104 is the amplification degree controlled by the output signal of the quadrature-phase component; The present invention constituted by the second adder 113 which adds and outputs an in-phase component modulated by the in-phase modulator multiplier 109 and an orthogonal component modulated and output by the quadrature modulator multiplier 110. Describes the operation and action of.

먼저, 에러 성분이 없다고 가정하고 에러 보상 구조를 생략하면 동상성분과 직교성분이 제2 가산기(113)를 통과한 뒤의 최종 출력신호는 다음의 수학식 3과 같이 표시된다.First, assuming that there is no error component and omit the error compensation structure, the final output signal after the in-phase component and the quadrature component pass through the second adder 113 is represented by Equation 3 below.

OUT = cosωmt·cosωct + sinωmt·sinωCtOUT = cosω m tcosω c t + sinω m tsinsin C t

여기에 진폭에러(A)와 위상에러(V) 성분이 존재한다고 하면 각 가산기와 승산기를 통과한 최종 출력은 다음의 수학식 4와 같이 표시된다.If the amplitude error (A) and phase error (V) components are present, the final output passing through each adder and multiplier is expressed by Equation 4 below.

OUT = cosωmt·cosωct + sinωmt·A·sin(ωct+V)OUT = cosω m t cosω c t + sinω m t Asin (ω c t + V)

= cosωmt·cosωct + sinωmt·A·sinωct·cosV + sinωmt·A·cosωct·sinV= cosω m t cosω c t + sinω m t Asin c t cosV + sinω m t Acos co t c sinV

여기서, 상기 수학식 4와 같이 에러가 포함된 식을 수학식 3과 같이 에러가 없는 정상적인 신호로 만들기 위해서는 일단, 상기 수학식 4에 포함된 에러성분(sinωmt·A·cosωct·sinV)을 빼주고, 다음 직교성분에 포함된 에러성분(A·cosV)을 '1'로 만들어 상쇄시키면 된다.Here, in order to make an error-containing equation as shown in Equation 4 into a normal signal without error as shown in Equation 3, an error component included in Equation 4 (sinω m t · A · cosω c t · sinV ) And subtract the error component (A · cosV) included in the next orthogonal component to '1'.

상기와 같은 동작을 좀더 구체적으로 설명하면, 직교변조 승산기(110)를 통과한 에러성분이 포함된 신호를 배수 증폭기(107)에 의해 2배로 증폭시킨후, 상기 증폭된 신호를 동상 승산기(103)에서 반송파 발생부(111)에서 발생된 반송신호와 승산하면 다음 수학식 5와 같이 출력된다.In more detail, the above-described operation is amplified by a double amplifier 107 by a multiplier amplifier 107 after a signal including an error component passing through the quadrature modulator multiplier 110, and the amplified signal 103 is in-phase multiplier (103). When multiplied by the carrier signal generated by the carrier generator 111 is output as shown in the following equation (5).

m(t)= 2{sinωmt·A·sinωct·cosV + sinωmt·A·cosωct·sinV}·cosωctm (t) = 2 {sinω m t · A · sinω c t · cosV + sinω m t · A · cosω c t · sinV} · cosω c t

= A·cosV·sinωmt·(sin2ωct·sin0) + A·sinV·sinωmt·(cos2ωct·cos0)= A · cosV · sinω m t · (sin2ω c t · sin0) + A · sinV · sinω m t · (cos2ω c t · cos0)

상기 수학식 5는 저역 필터부(102)를 거쳐 필터링 된 후 m(t)= A·sinV·sinωmt와 같이 되며, 이 신호가 제1 가산기(101)를 통하여 동상성분의 신호(cosωmt)와 더해진 신호(cosωmt-A·sinV·sinωmt)가 동상변조 승산기(109)에 전달되어 반송신호(cosωct)와 곱해져 제2 가산기(113)를 통과하면 상기 수학식 4의 에러성분(sinωmt·A·cosωct·sinV)을 제거하게 된다.Equation 5 is filtered through the low pass filter 102, and m (t) = A · sinV · sinω m t, and this signal is the in-phase signal (cosω m ) through the first adder 101. t) and the added signal (cosω m t -A · sinV · sinω m t) are transmitted to the in-phase modulation multiplier 109 and multiplied by the carrier signal cosω c t to pass through the second adder 113. The error component of 4 (sinω m t · A · cosω c t · sinV) is eliminated.

다음, 상기 배수 증폭기(107)를 통과한 신호가 위상 시프트부(108)에서 π/2 위상 시프트되면 그 신호는 다음의 수학식 6과 같이 출력된다.Next, when the signal passing through the multiple amplifier 107 is π / 2 phase shifted by the phase shift unit 108, the signal is output as shown in Equation 6 below.

m2(t)= 2{sin(ωmt+90°)·A·sin(ωct+90°)·cosV + sin(ωmt+90°)·A·cos(ωct+90°)·sinV}m2 (t) = 2 {sin (ω m t + 90 °) · sin (ω c t + 90 °) · cosV + sin (ω m t + 90 °) · A · cos (ω c t + 90 °) · sinV}

= 2{A·cosωmt·cosωct·cosV - A·cosωmt·sinωct·sinV}= 2 {A · cosω m t · cosω c t · cosV − A · cosω m t · sinω c t · sinV}

상기 수학식 6이 직교 승산기(105)를 통하여 반송신호(cosωct)와 곱해진 다음, 저역 필터부(104)를 통과하여 필터링되면 그 신호는 A·cosV·cosωmt가 되며, 이에 따라 가변 증폭기(106)는 상기 신호에서 직류(DC)성분인 A·cosV만큼 이득(gain)이 감소하여 상기 수학식 4의 sinωmt·A·sinωct·cosV 항에서 A·cosV 만큼 보상하는 결과가 된다.Equation 6 is multiplied by the carrier signal cosω c t through the quadrature multiplier 105 and then filtered through the low pass filter 104 to obtain the signal A · cosV · cosω m t. The variable amplifier 106 reduces the gain by the DC component A · cosV in the signal to compensate for the amount A · cosV in the sinω m t · Asin sin c c · cosV term of Equation 4 above. Result.

이상에서 설명한 바와 같이 본 발명 직교 변조기는 외부에서 출력을 측정할 필요없이 내부적으로 에러값을 결정한 후 자동으로 보상하도록 함으로써, 비용과 시간을 줄이는 효과가 있다.As described above, the quadrature modulator of the present invention can automatically compensate for an error value after determining an error value internally without measuring an output from the outside, thereby reducing cost and time.

Claims (1)

반송 주파수를 발생시키는 반송파 발생부와; 상기 반송파 발생부에서 발생된 반송신호(cosωct)를 π/2위상 시프트 시키는 반송위상 시프트부와; 가변 증폭기를 통해 증폭된 직교성분의 신호와 상기 반송위상 시프트부에서 시프트된 반송신호(sinωct)를 곱하여 출력하는 직교변조 승산기(110)와; 상기 에러성분 포함된 직교변조 승산기(110)의 출력신호를 2배 증폭하는 배수 증폭기와; 상기 배수 증폭기의 출력과 상기 반송파 발생부에서 발생된 반송파(cosωct)를 승산하는 동상 승산기(103)와; 상기 동상 승상기의 출력을 저역 필터링 하여 출력하는 동상 저역 필터부와; 상기 동상 저역 필터부에서 필터링된 신호를 동상성분의 신호(cosωmt)에 더해 보상시켜 출력하는 제1 가산기와; 상기 제1 가산기에서 보상된 신호와 반송파(cosωct)를 승산하여 출력하는 동상변조 승산기(109)와; 상기 배수 증폭기의 출력을 π/2위상 시프트 시키는 위상 시프트부와; 상기 위상 시프트부에서 시프트된 신호에 반송파(cosωct)를 승산하는 직교 승산기(105)와; 상기 직교 승산기(105)의 출력신호를 저역 필터링하여 출력하는 직교 저역 필터부와; 상기 직교 저역 필터부의 출력 신호에 의해 증폭도가 조절되어 직교성분의 신호(sinωmt)를 증폭하는 가변 증폭기와; 상기 동상변조 승산기(109)에 의해 변조되어 출력되는 동상성분과 상기 직교변조 승산기(110)에 의해 변조되어 출력되는 직교성분을 더하여 출력하는 제2 가산기로 구성된 것을 특징으로 하는 직교 변조기.A carrier generator for generating a carrier frequency; A carrier phase shift unit for shifting the carrier signal cosω c t generated by the carrier generation unit by π / 2 phase shift; A quadrature modulator multiplier 110 for multiplying and outputting a quadrature signal amplified by a variable amplifier and a carrier signal sinω c t shifted by the carrier phase shift unit; A multiplier amplifier for amplifying the output signal of the quadrature modulator multiplier 110 including the error component twice; An in-phase multiplier (103) multiplying the output of the drain amplifier by a carrier (cosω c t) generated by the carrier generator; An in-phase low pass filter unit for low-pass filtering the output of the in-phase booster; A first adder for compensating and outputting the signal filtered by the in-phase low pass filter to the in-phase component (cosω m t); An in-phase modulation multiplier (109) for multiplying and outputting the signal compensated by the first adder and a carrier (cosω c t); A phase shifter for shifting the output of the multiple amplifier by? / 2 phase; An orthogonal multiplier (105) multiplying a signal shifted in the phase shift unit by a carrier wave (cosω c t); An orthogonal low pass filter unit for low-pass filtering the output signal of the quadrature multiplier 105; And a variable amplifier which is amplification-controlled amplifying a signal of the quadrature-phase component (sinω m t) by the quadrature low-pass filter section output signal; Quadrature modulator comprising a second adder for adding the in-phase component modulated by the in-phase modulation multiplier (109) and the orthogonal component modulated and output by the quadrature modulator multiplier (110).
KR1019980014167A 1998-04-21 1998-04-21 Quadrature modulator KR100253415B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980014167A KR100253415B1 (en) 1998-04-21 1998-04-21 Quadrature modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980014167A KR100253415B1 (en) 1998-04-21 1998-04-21 Quadrature modulator

Publications (2)

Publication Number Publication Date
KR19990080724A KR19990080724A (en) 1999-11-15
KR100253415B1 true KR100253415B1 (en) 2000-04-15

Family

ID=19536520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014167A KR100253415B1 (en) 1998-04-21 1998-04-21 Quadrature modulator

Country Status (1)

Country Link
KR (1) KR100253415B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621197B2 (en) 2015-03-10 2017-04-11 Samsung Electronics Co., Ltd. Bi-phased on-off keying (OOK) transmitter and communication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621197B2 (en) 2015-03-10 2017-04-11 Samsung Electronics Co., Ltd. Bi-phased on-off keying (OOK) transmitter and communication method
US9871681B2 (en) 2015-03-10 2018-01-16 Samsung Electronics Co., Ltd. Bi-phased on-off keying (OOK) transmitter and communication method

Also Published As

Publication number Publication date
KR19990080724A (en) 1999-11-15

Similar Documents

Publication Publication Date Title
FI81704C (en) KVADRATURMODULATOR.
US5847619A (en) Method and system for calibrating a quadrature phase modulator
US8224269B2 (en) Vector modulator calibration system
JP4316965B2 (en) Method and apparatus for modulating a carrier having amplitude and phase error compensation
US9705603B1 (en) Spread-spectrum bias control
JP5158034B2 (en) Wireless device and signal processing method
US6570698B2 (en) Apparatus and method for modulating optical intensity with amplitude noise suppressed by using linear optical modulator
JP3429395B2 (en) Adaptive equalizer for analog optical signal transmission
KR100253415B1 (en) Quadrature modulator
JP2009049771A (en) Modulation/demodulation device and modulation/demodulation method
US6014065A (en) Multi-phase modulator having automatic compensators for offsets of orthogonal adjustment
US7706696B2 (en) Pilot tone bias control
US7986195B2 (en) Digital FM modulator
JPS61163730A (en) Transmitter
JP3259100B2 (en) Modulator
JP2001044762A (en) Noise component measurement device and modulation correction device
KR200231863Y1 (en) Phase conversion circuit
US20210285768A1 (en) Gyroscope with locked secondary oscillation frequency
RU2316889C1 (en) Frequency detector of radio-electronic equipment
SU1270865A1 (en) Generator of amplitude-modulated signals
SU1531021A1 (en) Device for measuring nonlinear distortion of envelope in am-signal generators
JPH1131989A (en) Receiving circuit
JPS60139029A (en) Random noise detecting method
SU781715A1 (en) Device for measuring modulation partial products
JP2006352537A (en) Digital modulator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee