KR100252646B1 - Mixer amplification circuit having dc offset cancellation and pre-emphasis - Google Patents

Mixer amplification circuit having dc offset cancellation and pre-emphasis Download PDF

Info

Publication number
KR100252646B1
KR100252646B1 KR1019970002561A KR19970002561A KR100252646B1 KR 100252646 B1 KR100252646 B1 KR 100252646B1 KR 1019970002561 A KR1019970002561 A KR 1019970002561A KR 19970002561 A KR19970002561 A KR 19970002561A KR 100252646 B1 KR100252646 B1 KR 100252646B1
Authority
KR
South Korea
Prior art keywords
pass filter
amplifier
voltage
resistor
input
Prior art date
Application number
KR1019970002561A
Other languages
Korean (ko)
Other versions
KR19980066828A (en
Inventor
박호진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970002561A priority Critical patent/KR100252646B1/en
Publication of KR19980066828A publication Critical patent/KR19980066828A/en
Application granted granted Critical
Publication of KR100252646B1 publication Critical patent/KR100252646B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE: A mixer amplifier having DC offset removal and pre-emphasis characteristics is provided which eliminates remaining deviation voltage of DC component to secure stable bias voltage and improve signal-to-noise ratio even if amplification rate is set large. CONSTITUTION: A mixer amplifier includes an input part(110) for allowing an input signal to have a predetermined bias voltage, and an amplification part(120) for amplifying a signal input through the input part. The amplification part has an OP-amplifier(121) for receiving the input signal through the non-inverted port and the first resistor(R120) connected between the output port of the OP-amplifier and the non-inverted port. The mixer amplifier further has a high pass filter(130) including the second resistor(R130) one end of which is connected to the non-inverted port and the first capacitor(C130) one end of which is connected to the other end of the second resistor. The mixer amplifier also has a low pass filter(140) connected between the other end of the first capacitor of the high pass filter and a filter bias voltage(Vcom). The amplifier serves as a voltage follower for DC component outputs to remove DC voltage difference at the non-inverted port and output port of the amplification part and has pre-emphasis that makes the gain in a predetermined frequency band different according to the high pass filter and the low pass filter.

Description

직류 옵셋 제거 및 전등화 특성을 갖는 혼합기 증폭 회로(Mixer Amplification Circuit having DC Offset Cancellation and Pre-Emphasis)Mixer Amplification Circuit having DC Offset Cancellation and Pre-Emphasis

본 발명은 혼합기(MIXER)에 사용되는 증폭 회로에 관한 것으로, 좀 더 구체적으로는 연산 증폭기를 이용한 혼합기 증폭 회로의 출력단 직류 옵셋(DC OFFSET)의 제거와 더불어 신호대잡음비(SNR, SIGNAL TO NOISE RATIO)를 개선하기 위한 혼합기 증폭 회로에 관한 것이다.The present invention relates to an amplification circuit used in a mixer (MIXER), and more particularly, to the signal-to-noise ratio (SNR, SIGNAL TO NOISE RATIO) with the elimination of the output DC offset of the mixer amplification circuit using an operational amplifier. A mixer amplification circuit for improving the

일반적으로, 신호를 소정의 이득으로 증폭시키기 위해, 연산증폭기(OP-AMP)를 이용하고 있다. 잘 알려진 바와 같이, 오디오 회로의 믹서(MIXER)에는 이러한 연산 증폭기를 이용한 증폭 회로가 포함된다. 여기에 사용되는 연산증폭기는 차동증폭기(DIFFERENCE AMPLIFIER)와 궤환증폭기(FEEDBACK AMPLIFIER)를 결합시킨 형태로, 연산증폭기로 입력되는 입력신호의 차동성분이 증폭되는 특징과, 이득이 매우 큰 특징을 갖고 있다.In general, an operational amplifier (OP-AMP) is used to amplify a signal with a predetermined gain. As is well known, the mixer of an audio circuit (MIXER) includes an amplifier circuit using such an operational amplifier. The operational amplifier used here is a combination of DIFFERENCE AMPLIFIER and FEEDBACK AMPLIFIER, which has the characteristic that the differential component of the input signal input to the operational amplifier is amplified and the gain is very large. .

이 증폭 회로는 그 출력에서 직류 옵셋(DC OFFSET) 또는 직류잔류편차라고 하는 것을 갖질 수 있는데, 이것에 의해 증폭 회로의 출력 신호가 왜곡 될 수 있다. 출력에서의 직류잔류편차란 입력 전압에 대해 독립적으로 존재하는 출력측의 전압차를 말한다. 이러한 직류잔류쳔차는 증폭 회로의 증폭도를 크게 하면 할수록 출력전압의 변동율이 크게되어 신호의 왜곡을 초래한다. 일반적으로 사용되는 연산증폭기는 동상성분(COMMON-MODE)을 완벽히 제거하지 않으면 출력이 0V 보다 커지게 된다. 예컨대, 두 개의 입력 단자가 접지 되어도 출력전압은 정확히 0V가 되지 않는다. 상기 내용을 출력전압과 입력전압의 관계식으로 나타내면 하기 수학식 1과 같다.This amplifier circuit may have a DC offset or a DC residual deviation at its output, whereby the output signal of the amplifier circuit may be distorted. The DC residual deviation at the output is the voltage difference on the output side that exists independently of the input voltage. The DC residual voltage difference causes a distortion of the signal due to a large variation in the output voltage as the amplification degree of the amplification circuit is increased. Commonly used op amps have an output greater than 0V unless the common-mode component is completely removed. For example, even if two input terminals are grounded, the output voltage is not exactly 0V. If the above content is expressed as a relationship between the output voltage and the input voltage is represented by the following equation (1).

[수학식 1][Equation 1]

Figure kpo00001
Figure kpo00001

상기 수학식 1에서, V0(DC)는 출력 전압의 DC 성분, Vin(DC)은 입력 전압이 DC 성분(즉, 입력 바이어스 전압), AVO는 증폭 회로의 이득(GAIN), VOS는 출력잔류편차전압을 각각 나타낸다. 저항 R1은 연산 증폭기의 출력단과 연산 증폭기의 반전 입력단자에 접속된 저항이고, 저항 R2는 연산 증폭기의 반전 입력단자와 접지사이에 접속된 저항이다. 상기 수학식 1에서 알 수 있는 바와 같이, 이득(AVO)과 출력 잔류편차전압(VOS)이 클수록 입력 전압의 DC 성분 VIN(DC)과 출력 전압의 DC 성분 V0(DC)의 격차가 심해진다.In Equation 1, V 0 (DC) is a DC component of the output voltage, V in (DC) is an input voltage is a DC component (ie, input bias voltage), A VO is a gain (GAIN) of the amplifier circuit, V OS Denotes output residual deviation voltage, respectively. The resistor R1 is a resistor connected to the output terminal of the operational amplifier and the inverting input terminal of the operational amplifier, and the resistor R2 is a resistor connected between the inverting input terminal of the operational amplifier and ground. As can be seen from Equation 1, the larger the gain A VO and the output residual deviation voltage V OS , the difference between the DC component V IN (DC) of the input voltage and the DC component V 0 (DC) of the output voltage. Gets worse.

예를 들어, 상기 수학식 1에서, 입력전압의 DC 성분이 2.5V, R1=2Kohm, R2=1Kohm, 잔류편차전압이 1mV라 할대의 출력전압의 DC 성분은 2.503V가 되며, 입력전압의 DC 성분이 2.5V, R1=99Kohm, R2=1Kohm, 잔류편차전압이 1mV라 할 때의 출력전압은 2.6V가 된다. 이와 같이, 증폭 회로의 이득을 크게 저알수록 직류출력전압의 차는 더욱 커지게 된다.For example, in Equation 1, when the DC component of the input voltage is 2.5V, R1 = 2Kohm, R2 = 1Kohm, the residual deviation voltage is 1mV, the DC component of the output voltage is 2.503V, the DC of the input voltage When the component is 2.5V, R1 = 99Kohm, R2 = 1Kohm and the residual deviation voltage is 1mV, the output voltage is 2.6V. In this way, the lower the gain of the amplifier circuit is, the larger the difference in DC output voltage becomes.

이와 같은 문제를 해결하기 위해, 종래의 혼합기 증폭 회로는 직류잔류편차를 줄이기 위해 저항스트링방식의 궤환 회로망을 구성해 사용하는데, 궤환 회로망을 구성하는 저항스트링의 저항 값을 조절함으로서 증폭 회로의 이득을 조절하게 된다. 이와 같은 방식에 의해, 입력측 전압과 출력측 전압의 차동전압을 제거하여 연산증폭기의 대칭성을 보장받게 한다. 그러나 이러한 저항스트링방식을 이용하는 것은 그 회로를 구성할 때 저항값을 결정하는데 어려움이 많다.In order to solve this problem, the conventional mixer amplification circuit is constructed by using a resistance string feedback network to reduce the DC residual deviation, by adjusting the resistance value of the resistance string constituting the feedback network to improve the gain of the amplifier circuit. Will be adjusted. In this way, the differential voltages of the input and output voltages are eliminated to ensure the symmetry of the operational amplifier. However, using such a resistance string method is difficult to determine the resistance value when configuring the circuit.

제1도는 종래의 저항스트링방식의 비반전연산증폭기(NONINVERTING OPERATION AMPLIFIER)를 이용한 혼합기 증폭 회로를 도시한 도면이다. 도면에서, 참조번호 10은 입력부, 20은 연산증폭기, 30은 궤환부, 60은 출력단자를 각각 나타낸다.1 is a diagram illustrating a mixer amplification circuit using a non-inverting operational amplifier of a conventional resistance string method. In the drawing, reference numeral 10 denotes an input unit, 20 an operational amplifier, 30 a feedback unit, and 60 an output terminal.

입력부(10)는 전원전압과 접지전압간에 직렬로 연결된 저항 R10, R11로 구성되고, 두 저항 R10, R11의 접점은 연산증폭기(20)의 비반전입력단자에 접속된다. 저항 R10, R11에 의해 분배된 전압이 바이어스 전압으로서 연산증폭기(20)의 비반전입단자로 제공된다. 그러므로 연산증폭기(20)의 비반전입력단자로 입력되는 신호에는 바이어스 전압인 입력전압의 DC 성분 VIN(DC)이 포함된다. 연산증폭기(20)는 입력부(10)로부터의 입력신호를 세팅된 이득으로 증폭하여 출력한다.The input unit 10 includes resistors R10 and R11 connected in series between the power supply voltage and the ground voltage, and the contacts of the two resistors R10 and R11 are connected to the non-inverting input terminal of the operational amplifier 20. The voltage divided by the resistors R10, R11 is provided as a bias voltage to the non-inverting terminal of the operational amplifier 20. Therefore, the signal input to the non-inverting input terminal of the operational amplifier 20 includes the DC component V IN (DC) of the input voltage as the bias voltage. The operational amplifier 20 amplifies and outputs an input signal from the input unit 10 with a set gain.

궤환부(30)는 연산증폭기(20)의 출력단과 반전입력단자간에 연결된 저항 R30과 반전입력단자와 접지간에 연결된 저항 R31로 구성된다. 저항 R30은 저항스트링으로 구성되어, 상술한 바와 같이, 그 저항 값의 변화에 의해 증폭 회로의 이득을 달리하게 된다.The feedback unit 30 includes a resistor R30 connected between the output terminal of the operational amplifier 20 and the inverting input terminal and a resistor R31 connected between the inverting input terminal and the ground. The resistor R30 is composed of a resistance string, and as described above, the gain of the amplifying circuit is varied by the change of the resistance value.

그런데, 루프 이득이 아주 크고 전달 함수내 극점(POLE)의 수가 두 개 이상이라면 궤환증혹기는 불안정해질 수 있다. 여기서, 루프이득(LOOP GAIN)이란 입력전압이 0V일 때 회로루프에 생기는 이득을 말한다. 일반적으로, 연산증폭기는 두개 이상의 그점을 가지고 있으므로 증폭률이 크게 세팅되었을 때 발진할 수도 있다.However, if the loop gain is very large and the number of poles in the transfer function is more than two, the feedback amplifier may become unstable. Here, the loop gain refers to the gain generated in the circuit loop when the input voltage is 0V. In general, op amps have more than one point and may oscillate when the amplification factor is set to a large value.

따라서, 본 발명을 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 직류성분의 잔류편차전압을 제거하여 증폭률이 크게 세팅되어도 안정된 바이어스 전압을 갖고, 신호대잡음비(SIGNAL TO NOISE RATIO)를 개선하기 위한 전등화 특성(PRE-EMPHASIS)을 갖는 혼합기 증폭 회로를 제공함에 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above-mentioned problems, and has a stable bias voltage even when the amplification factor is large by removing the residual deviation voltage of the DC component, and a lamp for improving the signal to noise ratio (SIGNAL TO NOISE RATIO). It is an object of the present invention to provide a mixer amplification circuit having pre-emphasis characteristics (PRE-EMPHASIS).

제1도는 저항스트링방식의 비반전 연산증폭기를 이용한 종래의 혼합기 증폭회로를 도시한 회로도.1 is a circuit diagram showing a conventional mixer amplifier circuit using a non-inverting operational amplifier of a resistance string method.

제2도는 본 발명의 실시예에 따른 전등화 특성을 갖는 혼합기 증폭 회로를 개략적으로 도시한 블록도.2 is a block diagram schematically illustrating a mixer amplification circuit having a lightening characteristic according to an embodiment of the present invention.

제3도는 제2도에 도시된 혼합기 증폭 회로를 상세히 도시한 상세 회로도.3 is a detailed circuit diagram showing in detail the mixer amplification circuit shown in FIG.

제4도는 본 발명의 실시예에 따른 전등화 특성을 갖는 혼합기 증폭 회로의 특성 곡선을 도시한 도면.4 is a diagram showing a characteristic curve of a mixer amplifying circuit having a lightening characteristic according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

110 : 입력부 120 : 증폭부110: input unit 120: amplification unit

130 : 고역통과필터부 140 : 저역통과필터부130: high pass filter 140: low pass filter

150 : 필터 바이어스 160 : 출력단자150: filter bias 160: output terminal

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 입력 신호에 소정의 바이어스 전압을 갖게 하는 입력부, 상기 입력부를 통해 입력되는 신호를 증폭하여 출력하는 증폭부를 포함하는 혼합기 증폭 회로에 있어서; 상기 증폭부는 상기 입력부를 통해 입력되는 입력신호를 비반전입력단자로 입력받는 연산증폭기와 상기 연산증폭기의 출력단자와 비반전 입력단자간에 접속된 제1저항을 포함하고; 상기 연산증폭기의 반전입력단자에 일단이 접속된 제2저항과 상기 제2저항의 타단에 일단이 접속된 제1커패시터를 포함하는 고역차단필터부; 그리고 상기 고역차단필터부의 제1커패시터의 타단과 필터 바이어스 전압간에 접속된 저역차단필터부를 포함하여; 상기 증폭부는 직류 성분 출력에 대하여 전압 폴로워(voltage follower)로 기능하여 상기 증폭부의 비반전입력단과 출력단의 직류 전압차를 제거하고, 상기 고역차단필터부 및 저역차단필터부에 의해 소정의 주파수 대역에서 이득을 달리하는 전등화 특성을 갖는다.According to a feature of the present invention proposed to achieve the above object, a mixer amplifying circuit comprising an input unit for giving a predetermined bias voltage to the input signal, an amplifier for amplifying and outputting the signal input through the input unit; The amplifier includes an operational amplifier receiving an input signal input through the input unit as a non-inverting input terminal, and a first resistor connected between an output terminal of the operational amplifier and a non-inverting input terminal; A high pass blocking filter unit including a second resistor having one end connected to the inverting input terminal of the operational amplifier and a first capacitor having one end connected to the other end of the second resistor; And a low pass filter connected between the other end of the first capacitor of the high pass filter and the filter bias voltage; The amplifying unit functions as a voltage follower with respect to the DC component output to remove the DC voltage difference between the non-inverting input terminal and the output terminal of the amplifying unit, and the predetermined frequency band is applied by the high pass filter and the low pass filter. It has a light-emitting characteristic that differs in gain.

이 특징의 바람직한 실시예에 있어서, 상기 저역통과필터부는, 상기 고역차단필터부의 제1커패시터의 타단과 접지 전압간에 병렬로 연결된 제2 및 제3커패시터 및; 상기 고역차단필터부의 제1커패시터의 타단과 필터 바이어스 전압간에 접속된 제2저항을 포함한다.In a preferred embodiment of the present invention, the low pass filter unit may include: second and third capacitors connected in parallel between the other end of the first capacitor of the high pass filter unit and a ground voltage; And a second resistor connected between the other end of the first capacitor of the high pass filter and the filter bias voltage.

[실시예]EXAMPLE

이하, 제2도 내지 제4도를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 2 to 4.

제2도는 본 발명의 실시예에 따른 전등화 특성을 갖는 혼합기 증폭 회로를 개략적으로 도시한 블록도이다. 제2도를 참조하여, 본 발명의 혼합기 증폭 회로는 크게, 입력부(110), 증폭부(120), 고역통과필터부(130), 저역통과필터부(140)로 구성된다. 이러한 회로 구성을 갖는 본 발명의 혼합기 증폭 회로의 상세 회로도가 첨가 도면 제3도에 도시되어 있다.2 is a block diagram schematically illustrating a mixer amplification circuit having an equalization characteristic according to an embodiment of the present invention. Referring to FIG. 2, the mixer amplifier circuit of the present invention is largely composed of an input unit 110, an amplifier unit 120, a high pass filter unit 130, and a low pass filter unit 140. A detailed circuit diagram of the mixer amplifier circuit of the present invention having such a circuit configuration is shown in FIG.

제3도을 참조하면, 본 발명의 신규한 혼합기 증폭 회로의 입력부(110)는 바이어스 전압을 발생하기 위해 전원 전압과 접지 전압간에 직렬로 접속된 저항 R110과 R111로 구성된다. 증폭부(120)는 연산증폭기(121)와 연산 증폭기(121)의 출력단과 반전입력단간에 접속된 궤환소자인 저항 R120으로 구성된다. 고역통과필터부(130)는 연산증폭기(121)의 반전입력단자에 일단이 접속된 저항 R130과 저항 R130의 타단에 일단이 접속된 저주파차단소자인 커패시터 C130을 구비한다. 저역통과필터부(140)는 커패시터 C130의 타단과 접지간에 병렬로 접속된 커패시터 C140, C141과 커패시터 C130의 타단과 필터 바이어스 전압(Vcom)에 접속된 저항 R140으로 구성된다.Referring to FIG. 3, the input 110 of the novel mixer amplification circuit of the present invention consists of resistors R110 and R111 connected in series between the supply voltage and the ground voltage to generate a bias voltage. The amplifier 120 is composed of a resistor R120 which is a feedback element connected between the operational amplifier 121 and the output terminal and the inverting input terminal of the operational amplifier 121. The high pass filter unit 130 includes a resistor R130 having one end connected to the inverting input terminal of the operational amplifier 121 and a capacitor C130 which is a low frequency blocking device having one end connected to the other end of the resistor R130. The low pass filter unit 140 includes a capacitor C140 connected to the other end of the capacitor C130 and the ground in parallel, and a resistor R140 connected to the other end of the capacitor C130 and the filter bias voltage Vcom.

이와 같이 구성된 혼합기 증폭 회로는 직류잔류편차를 최소화하기 위해 연산증폭기(121)의 입력 바이어스 전압에 대하여 전압 폴로워(voltage follower)로 동작하여 이득이 1이 되도록 함으로서 직류잔류편차를 제거하여 회로를 안정화시킬 수 있고, 주파수에 따라 이득이 조절됨으로 바이어스 안정화와 더불어 전등화(PRE-EMPHASIS) 기능을 가지게 하여 신호대잡음비를 개선할 수 있다.The mixer amplification circuit configured as described above stabilizes the circuit by removing the DC residual deviation by operating as a voltage follower with a voltage follower with respect to the input bias voltage of the operational amplifier 121 to minimize the DC residual deviation. The gain is adjusted according to the frequency, and the signal-to-noise ratio can be improved by having the bias stabilization and the PRE-EMPHASIS function.

구체적으로, 주파수와 이득에 대해 설명하면, 저주파차단소자인 커패시터 C130의 임피던스(Ri)와 교류전류이득(Ac)은 각기 하기 수학식 2와 수학식 3과 같다.In detail, the frequency and the gain will be described. The impedance Ri and the AC current gain Ac of the capacitor C130, which are the low frequency blocking devices, are as shown in Equations 2 and 3, respectively.

[수학식 2][Equation 2]

Figure kpo00002
Figure kpo00002

[수학식 3][Equation 3]

Figure kpo00003
Figure kpo00003

상기 수학식 2 및 3에서, Ri는 커패시터 C130에서의 임피던스를 나타내는 것으로서 주파수(f)가 높아지면 임피던스가 작아지고, 상기 수학식 3에서, 그에 따라 이득 Av)은 커지게 된다. 또한 주파수(f)가 낮아지면 임피던스(Ri)가 커지고 이득(Av)은 작아지게 된다. 즉, 주파수에 비례하여 이득이 조절되는 전등화(PRE-EMPHASIS)기능이 강화된다. 게다가, 고역통과필터부(130)의 커패시터 C130은 직류성분에 대해서는 오픈된 상태와 같음으로 증폭부(120)는 전압플로워(voltage follower)와 같은 형태가 되어 직류성분에 대해 이득은 1이 된다. 그러므로 직류잔류편차가 제거된다.In Equations 2 and 3, Ri represents an impedance in the capacitor C130, and as the frequency f increases, the impedance decreases, and in Equation 3, the gain Av increases accordingly. In addition, when the frequency f is lowered, the impedance Ri becomes larger and the gain Av becomes smaller. That is, the PRE-EMPHASIS function, in which the gain is adjusted in proportion to the frequency, is enhanced. In addition, since the capacitor C130 of the high pass filter unit 130 is the same as the open state for the DC component, the amplifier 120 becomes a voltage follower, and thus the gain is 1 for the DC component. Therefore, the DC residual deviation is eliminated.

좀더 구체적으로, 제3도 및 제4도를 참조하여 설명하면, 상기 증폭부(120)와 고역통과필터부(130)에서의 전달함수를 이용하여 극점(POLE)과 제로점(ZERO)을 구하는 식은 다음과 같다.More specifically, referring to FIGS. 3 and 4, the pole point and the zero point are obtained by using the transfer functions of the amplifier 120 and the high pass filter 130. The equation is

[수학식 4][Equation 4]

Figure kpo00004
Figure kpo00004

[수학식 5][Equation 5]

Figure kpo00005
Figure kpo00005

상기 수학식 4에서, 예를 들어 이득조절소자 저항 R130의 저항값이 1Kohm, 저주파차단소자 커패시터 C130의 값이 0.22uF일 때의 극점(POLE)은 1/2π*1Kohm*0.22uF이므로 723Hz가 된다. 상기 수학식 5에서, 예를 들어 상기 이득조절소자저항 R130의 저항값이 1Kohm, 저주파차단소자 커패시터 C130의 값이 0.22uF, 궤환소자 저항 R120의 저항값이 2Kohm일때의 제로점(ZERO)은 1/2π*[2kohm+1kohm]*0.22uF이므로 241Hz가 된다. 즉, 상기 241Hz에서 723Hz까지의 구간에서 전등화 기능이 나타나며, 저주파차단소자 커패시터 C130의 크기를 조정함으로써 원하는 지점에 제로점(ZERO)과 극점(POLE)을 설정할 수 있다.In Equation 4, for example, when the resistance value of the gain regulating element resistor R130 is 1 Kohm and the value of the low frequency blocking element capacitor C130 is 0.22 uF, the pole POLE is 1 / 2π * 1Kohm * 0.22uF, so it is 723 Hz. . In Equation 5, for example, when the resistance value of the gain control element resistor R130 is 1 Kohm, the value of the low frequency interrupting device capacitor C130 is 0.22 uF, and the resistance value of the feedback element resistor R120 is 2 Kohm, the zero point ZERO is 1. Since /2π*[2kohm+1kohm]*0.22uF, it becomes 241Hz. That is, the lighting function is displayed in the period from 241 Hz to 723 Hz, and the zero point and the pole can be set at a desired point by adjusting the size of the low frequency blocking device capacitor C130.

이상과 같이, 본 발명의 혼합기 증폭 회로는 고역통과필터부(130)에 구비된 커패시터 C130에 의해 직류잔류편차를 완전히 상쇄시켜 직류 성분(바이어스 전압)에 대하여 이득을 1로 갖게 함으로 높은 증폭률에서도 바이어스를 안정시킬 수 있다. 그리고 상기 증폭부(120)로부터의 출력신호중 고주파 성분만을 통과시키는 고역통과필터부(130)와 저주파 성분만을 통과시키는 저역통과필터부(140)에 의해 출력 신호의 대역을 소정의 주파수대역으로 제한함과 동시에, 이 구간에서 주파수에 따라 이득을 조절하는 전등화 기능이 이루어져 신호대잡음비가 개선된다.As described above, the mixer amplification circuit of the present invention completely offsets the DC residual deviation by the capacitor C130 included in the high pass filter unit 130 to obtain a gain of 1 for the DC component (bias voltage), thereby biasing even at a high amplification factor. Can stabilize. In addition, the band of the output signal is limited to a predetermined frequency band by the high pass filter 130 for passing only the high frequency component and the low pass filter 140 for passing only the low frequency component of the output signal from the amplifier 120. At the same time, the signal-to-noise ratio is improved in this section by adjusting the gain according to the frequency.

이상의 실시예에서는 증폭기로부터 출력되는 신호의 이득이 1이 되도록 궤환소자 저항 R120의 크기를 정하였으나, 본 발명의 목적범위내에서 가변궤환소자로 구성하여도 가능하다. 또한, 상기 실시예에서는 고역통과필터부(130)와 저역통과필터부(140)를 직렬로 연결하여 대역통과필터로 구성하였으나, 본 발명의 목적범위내에서 두 필터부(130,140)를 병렬로 연결하여 대역차단필터로 구성하여도 가능하다.In the above embodiment, the size of the feedback element resistor R120 is determined so that the gain of the signal output from the amplifier is 1, but it may be configured as a variable feedback element within the scope of the present invention. In addition, in the above embodiment, the high pass filter unit 130 and the low pass filter unit 140 are connected in series to constitute a band pass filter, but the two filter units 130 and 140 are connected in parallel within the scope of the present invention. It can also be configured as a band-pass filter.

이상과 같은 본 발명에 의하면, 혼합기 증폭 회로는 직류 성분에 대해서는 전압플로워 동작하여 입력단과 출력단의 직류잔류편차를 제거하여 바이어스를 안정시킬 수 있고, 저역 및 고역 통과 필터를 이용하여 소정의 주파수대역내에서 전등화 기능을 가지게 하여 이득을 조절함으로 신호대잡음비를 개선할 수 있다.According to the present invention as described above, the mixer amplification circuit can operate the voltage follower for the DC component to remove the DC residual deviation of the input terminal and output terminal to stabilize the bias, using a low pass and a high pass filter within a predetermined frequency band The signal-to-noise ratio can be improved by adjusting the gain with the lighting function.

Claims (2)

입력 신호에 소정의 바이어스 전압을 갖게 하는 입력부(110), 상기 입력부(110)를 통해 입력되는 신호를 증폭하여 출력하는 증폭부(120)를 포함하는 혼합기 증폭 회로에 있어서;A mixer amplifier circuit comprising: an input unit (110) having a predetermined bias voltage in an input signal, and an amplifier unit (120) for amplifying and outputting a signal input through the input unit (110); 상기 증폭부(120)는 상기 입력부(110)를 통해 입력되는 입력신호를 비반전입력단자로 입력받는 연산증폭기(121)와 상기 연산증폭기(121)의 출력단자와 비반전 입력단자간에 접속된 제1저항(R120)을 포함하고;The amplifying unit 120 is connected between an operational amplifier 121 for receiving an input signal input through the input unit 110 as a non-inverting input terminal, and an output terminal of the operational amplifier 121 and a non-inverting input terminal. One resistor (R120); 상기 연산증폭기(121)의 반전입력단자에 일단이 접속된 제2저항(R130)과 상기 제2저항(R130)의 타단에 일단이 접속된 제1커패시터(C130)를 포함하는 고역차단필터부(130); 그리고A high pass filter unit including a second resistor R130 having one end connected to the inverting input terminal of the operational amplifier 121 and a first capacitor C130 having one end connected to the other end of the second resistor R130 ( 130); And 상기 고역차단필터부(130)의 제1커패시터(C130)의 타단과 필터 바이어스 전압(Vcom)간에 접속된 저역차단필터부(140)를 포함하여;A low pass filter 140 connected between the other end of the first capacitor C130 of the high pass filter 130 and a filter bias voltage Vcom; 상기 증폭부(120)는 직류 성분 출력에 대하여 전압 폴로워(voltage follower)로 기능하여 상기 증폭부(120)의 비반전입력단과 출력단의 직류 전압차를 제거하고, 상기 고역차단필터부(130) 및 저역차단필터부(140)에 의해 소정의 주파수 대역에서 이득을 달리하는 전등화 특성을 갖는 것을 특징으로 하는 혼합기 증폭회로.The amplifier 120 functions as a voltage follower for the DC component output to remove the DC voltage difference between the non-inverting input terminal and the output terminal of the amplifier 120, and the high pass filter 130 And an equalization characteristic of varying gain in a predetermined frequency band by the low pass cutoff filter unit 140. 제1항에 있어서,The method of claim 1, 상기 저역통과필터부(140)는,The low pass filter unit 140, 상기 고역차단필터부(130)의 제1커패시터(C130)의 타단과 접지 전압 간에 병렬로 연결된 제2 및 제3커패시터(C140,C141) 및;Second and third capacitors C140 and C141 connected in parallel between the other end of the first capacitor C130 of the high pass filter 130 and a ground voltage; 상기 고역차단필터부(130)의 제1커패시터(C130)의 타단과 필터 바이어스 전압간에 접속된 제2저항(R140)을 포함하는 것을 특징으로 하는 혼합기 증폭 회로.And a second resistor (R140) connected between the other end of the first capacitor (C130) and the filter bias voltage of the high pass filter (130).
KR1019970002561A 1997-01-29 1997-01-29 Mixer amplification circuit having dc offset cancellation and pre-emphasis KR100252646B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002561A KR100252646B1 (en) 1997-01-29 1997-01-29 Mixer amplification circuit having dc offset cancellation and pre-emphasis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002561A KR100252646B1 (en) 1997-01-29 1997-01-29 Mixer amplification circuit having dc offset cancellation and pre-emphasis

Publications (2)

Publication Number Publication Date
KR19980066828A KR19980066828A (en) 1998-10-15
KR100252646B1 true KR100252646B1 (en) 2000-04-15

Family

ID=19495806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002561A KR100252646B1 (en) 1997-01-29 1997-01-29 Mixer amplification circuit having dc offset cancellation and pre-emphasis

Country Status (1)

Country Link
KR (1) KR100252646B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5977712A (en) * 1982-10-25 1984-05-04 Sony Corp Noise reduction processing circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5977712A (en) * 1982-10-25 1984-05-04 Sony Corp Noise reduction processing circuit

Also Published As

Publication number Publication date
KR19980066828A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US20030189461A1 (en) Chopper chopper-stabilized operational amplifiers and methods
US6437643B1 (en) Variable gain amplifier
US7843263B2 (en) Power amplifier with noise shaping function
JPS60500395A (en) Tunable active filter
DE69530414D1 (en) DIFFERENTIAL LOW-FREQUENCY LINE RECEIVER
US7477109B2 (en) Process and temperature-compensated transimpedance amplifier
EP0755587A1 (en) Fixed and adjustable bandwidth translinear input amplifier
GB2072445A (en) Tone control of the operational type
JPH06177704A (en) Mutual-conductance cell provided with improved linearity
FR2485828A1 (en) CIRCUIT COMPRISING TWO DIFFERENTIAL AMPLIFIERS COUPLED IN CROSS
US6057737A (en) Non-linear asymmetrical audio amplifiers
CN110233600B (en) Amplifier circuit and compensation circuit
KR100252646B1 (en) Mixer amplification circuit having dc offset cancellation and pre-emphasis
KR100526642B1 (en) Electronic circuit for converting a differential signal into a single-ended signal with common mode voltage rejection by resistor network
US7239202B1 (en) Variable-gain constant-bandwidth transimpedance amplifier
EP1434348A1 (en) Wideband common-mode regulation circuit
KR100716527B1 (en) Sigma-delta modulation type 3-level d class audio amplifier controlling bandwidth of output frequency
US5166983A (en) Mute circuit for audio amplifiers
US9871495B2 (en) Thermal compensation for amplifiers
JP2008533794A (en) Receiver with gain-controllable input amplifier
ATTI et al. New Bandpass Shadow Filters with Multi Feedback-Amplifiers.
RU2085021C1 (en) Electric signal amplifier unit with synchronous integrator
EP0700597B1 (en) Differential audio line receiver
JP3781030B2 (en) Active filter
KR830000245B1 (en) Frequency characteristic regulator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee