KR100252251B1 - Electromagnetic interference prevention apparatus - Google Patents
Electromagnetic interference prevention apparatus Download PDFInfo
- Publication number
- KR100252251B1 KR100252251B1 KR1019960048591A KR19960048591A KR100252251B1 KR 100252251 B1 KR100252251 B1 KR 100252251B1 KR 1019960048591 A KR1019960048591 A KR 1019960048591A KR 19960048591 A KR19960048591 A KR 19960048591A KR 100252251 B1 KR100252251 B1 KR 100252251B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- electromagnetic interference
- buffer
- signals
- boe1
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
본 발명은 전자파 방해 방지 장치(Electro Magnetic Interference prevention apparatus)에 관한 것으로서, 구체적으로는 클락 신호(clock signal)를 사용하는 시스템에 있어서 이에 의한 전자파 방해의 발생을 방지하기 위한 전자파 방해 방지 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an electromagnetic interference preventing apparatus, and more particularly, to an electromagnetic interference preventing apparatus for preventing electromagnetic interference from occurring in a system using a clock signal .
현재, 클락 신호(clock signal)를 사용하는 컴퓨터 시스템(computer system), 임배디드 제어 시스템(embedded control system) 기타 전자 장치에서는 전자파 방해의 발생이 필연적이다.At present, the occurrence of electromagnetic interference is inevitable in a computer system using a clock signal, an embedded control system, and other electronic devices.
전자파 방해(EMI, Electro Magnetic Interference)란, 전기, 전자기기로부터 직접 방사 또는, 전도되는 전자파가 다른 기기에 장해를 주는 현상을 말한다. 각종 전자기기의 사용이 증가함과 동시에 디지털 기술의 발달에 따라 이들로부터 발생하는 전자파 방해가 전파 잡음 간섭을 비롯하여 정밀 전자기기의 상호 오동작, 인체에 미치는 생체 악영향 등을 낳게 되어 큰 문제로 대두되어 현재에는 대단히 중요한 규격으로 취급되고 있다. 이러한 전자파 방해를 일정치 이하로 제약하는 규약이 설정되어 국제적으로 규제하고 있다.EMI (Electro Magnetic Interference) refers to a phenomenon in which electromagnetic waves radiated directly from an electric or electronic device or electromagnetic waves conducted by the device cause interference to other devices. As the use of various electronic devices increases, electromagnetic interference generated from the electromagnetic wave interference due to the development of digital technology has caused a great problem due to mutual noise interference, mutual erroneous operation of precision electronic devices, and adverse effects on the human body. Is treated as an extremely important standard. The regulations that restrict the electromagnetic disturbance to a certain value or less are established and regulated internationally.
전자파 방해의 발생 원인으로는 여러 가지가 있으나 그 중에서도 가장 크게 영향을 미치는 것은 시스템이나 기기에 사용되는 클락 신호(clock signal)이다. 이 클락 신호로부터 발생되는 전자파 방사를 억제하기 위해 다음과 같은 여러 방법들이 제안 되어 사용되고 있다.There are many causes of electromagnetic interference, but the most significant one is the clock signal used in the system or equipment. In order to suppress the electromagnetic wave radiation generated from the clock signal, the following methods have been proposed and used.
클락 신호의 주파수와 클락 신호의 상승 시간(rise time) 관계에서 클락 신호를 제공하기 위한 클락 라인(clock line)의 길이가 어느 일정 길이를 초과하면 전송 선로(transmission line) 효과를 발생하게 된다. 이때, 클락 발생부(clock driver)의 임피던스(impedance)와 클락 라인의 특성 임피던스를 정확히 일치 시켜 클락 라인의 터미네이션(termination)을 실시한다. 이와 같이 하면 이론적으로는 전자파 방해의 발생을 제거할 수 있게 된다.A transmission line effect occurs when the length of a clock line for providing a clock signal exceeds a certain length in the relationship between the frequency of the clock signal and the rise time of the clock signal. At this time, termination of the clock line is performed by exactly matching the impedance of the clock driver with the impedance of the clock line. In this way, it is theoretically possible to eliminate the occurrence of electromagnetic interference.
터미네이션 방법으로는 연속 종료(series termination), 로드 터미네이션(load termination), 분리 터미네이션(split termination) 그리고 RC 터미네이션(RC termination) 등이 있다. 물론 각각 문제점은 존재하나 가장 근본적인 문제점은 클락 발생부의 출력 인피던스가 상승 에지(rising edge)와 하강 에지(falling edge)에서 서로 다르기 때문에 임피던스 정합은 실질적으로 불가능하다. 그러므로 제대로 터미네이션 되지 않은 전송 라인에서 전자파 방해가 발생하는 것은 필연적이다.Termination methods include series termination, load termination, split termination, and RC termination. Although each problem exists, the fundamental problem is that impedance matching is practically impossible because the output impedance of the clock generating part is different between the rising edge and the falling edge. It is therefore inevitable that electromagnetic interference will occur in transmission lines that are not properly terminated.
한편, 확장 슬롯(extension slot)을 구비한 시스템에 있어서, 클락 발생부로부터 확장 슬롯까지의 클락 라인의 길이는 대부분의 시스템에서 길게 되어 있으므로 터미네이션 라인으로 다루지 않으면 안된다. 그러나 확장 슬롯에 확장 카드(extension card)가 장착되지 않은 경우와 구분 없이 모든 확장 슬롯에 항상 클락 신호가 인가되도록 되어 있다.On the other hand, in a system having an extension slot, the length of a clock line from a clock generating unit to an extension slot is long in most systems, so it must be treated as a termination line. However, the clock signal is always applied to all expansion slots regardless of whether the extension card is not installed in the expansion slot.
도 1은 종래의 컴퓨터 시스템의 일반적인 내부 구조를 보여주는 사시도이다.1 is a perspective view showing a general internal structure of a conventional computer system.
도 1에 도시된바와 같이, 종래의 컴퓨터 시스템(100)의 내부 구성은 전원공급부(8)와, 플로피디스크 드라이브(FDD, floppy disk drive, 20)와, 하드디스크 드라이브(HDD, hard disk drive, 22)와, 메인 보드(main board, 10)와, 상기 메인 보드(main board, 10) 상에 구비된 확장 슬롯(extension slot, 14)과 이에 삽입되는 다수개의 확장 보드(extension board, 16)와, 메모리(memory, 18)를 포함하여 구성된다.1, the internal structure of a conventional computer system 100 includes a power supply unit 8, a floppy disk drive (FDD) 20, a hard disk drive (HDD) 22, a main board 10, an extension slot 14 provided on the main board 10, a plurality of extension boards 16 inserted therein, , And a memory (18).
상기 메인 보드(10)는 CPU(Central Processing Unit, 12)를 비롯한 다수개의 반도체 칩과 여러 회로 소자들이 장착된 PCB(Printed Circuit Board)이다. 상기 확장 슬롯(14)은 컴퓨터 시스템(100)에 필요한 부가적인 장치들, 예를 들면 모니터에 화상신호를 출력하기 위한 비디오 보드(video board) 등이 삽입되는 슬롯이다.The main board 10 is a PCB (Printed Circuit Board) on which a plurality of semiconductor chips and various circuit elements are mounted, including a CPU (Central Processing Unit) 12. The expansion slot 14 is a slot into which additional devices necessary for the computer system 100, for example, a video board for outputting an image signal to a monitor, and the like are inserted.
도 2는 종래의 컴퓨터 시스템의 일반적인 회로 구성을 보여주는 블록도이다.2 is a block diagram showing a general circuit configuration of a conventional computer system.
도 2에 도시된바와 같이, 종래의 컴퓨터 시스템의 일반적인 회로 구성은 크게 다음과 같이 구성된다. CPU(12)와, 확장 슬롯(14)과, 각종 버스(24, 26, 28)와, 어드레스 및 데이터 버퍼(30, 34, 32, 36)와, DMA 컨트롤러(direct memory access controller, 38)와, 어드레스 래치(address latch, 40)와, 페이지 레지스터(page register)와, 메모리 버퍼(memory buffer, 44)와 메모리들(18, 46)과, 키보드 컨트롤러(keyboard controller, 50)와, 인터럽트 컨트롤러(interrupt controller, 52)와, 타이머(timer, 54)와, 리얼 타임 클록(real time clock, 56)등을 포함하여 구성된다.As shown in FIG. 2, the general circuit configuration of a conventional computer system is configured as follows. A CPU 12, an expansion slot 14, various buses 24, 26 and 28, address and data buffers 30, 34, 32 and 36, a direct memory access controller 38, An address latch 40, a page register, a memory buffer 44 and memories 18 and 46, a keyboard controller 50, an interrupt controller an interrupt controller 52, a timer 54, a real time clock 56, and the like.
이상과 같은 컴퓨터 시스템(100)에 구성된 상기 확장 슬롯(14)의 경우도 클락을 공급받게 되는데 해당 버스(26)를 통해 상기 확장 슬롯(14)에 공급되는 클락 라인의 길이가 길게 되어 있으므로 터미네이션 라인으로 다루지 않으면 안된다. 그러나 확장 슬롯에 확장 카드가 장착되지 않은 경우와 구분 없이 모든 확장 슬롯에 항상 클락 신호가 인가 되도록 되어 있다.In the case of the expansion slot 14 configured in the computer system 100 as described above, the clock is supplied to the expansion slot 14. Since the length of the clock line supplied to the expansion slot 14 through the bus 26 is long, . However, regardless of whether the expansion card is not installed in the expansion slot, the clock signal is always applied to all expansion slots.
도 3은 오픈된 클락 라인에서 전자파 방해가 발생되는 경우를 설명하기 위한 도면이다.3 is a diagram for explaining a case where electromagnetic interference is generated in an open clock line.
도 3을 참조하면, 클락 발생부(60)로부터 오픈(open)된 클락 라인(62)으로 클락 신호가 인가되고 있을 때, 상기 클락 라인(62)과 접지 면(ground plane, 64)에 의하여 스텐딩 웨이브(standing wave)가 발생 될 수 있다. 즉, 로드(load)가 없이 오픈된 클락 라인(62)은 안테나(antenna) 역할을 하므로 여기에서 스텐딩 웨이브가 발생되어 전자파 방해가 발생되는 문제점이 있다.3, when the clock signal is being applied from the clock generating unit 60 to the open clock line 62, the clock line 62 and the ground plane 64 cause a stand- A standing wave may be generated. That is, since the clock line 62 opened without a load serves as an antenna, there is a problem that a standing wave is generated and electromagnetic interference is generated.
본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 확장 슬롯에 공급되는 클락 라인의 경로를 제어하여 확장 슬롯에 장착된 장치가 없는 경우, 이에 공급되는 클락 신호를 차단하여 클락 라인의 길이가 최소화되도록 하므로 전자파 방해의 발생이 최소화되도록 하는 전자파 방해 방지 장치를 제공하는데 있다.An object of the present invention is to solve the above-mentioned problems, and it is an object of the present invention to provide a method and a system for controlling a path of a clock line supplied to an expansion slot, So that the occurrence of electromagnetic interference is minimized.
도 1은 종래의 컴퓨터 시스템의 일반적인 내부 구조를 보여주는 사시도,1 is a perspective view showing a general internal structure of a conventional computer system,
도 2는 종래의 컴퓨터 시스템의 일반적인 회로 구성을 보여주는 블록도,2 is a block diagram showing a general circuit configuration of a conventional computer system,
도 3은 오픈된 클락 라인에서 전자파 방해가 발생되는 경우를 설명하기 위한 도면,3 is a diagram for explaining a case where electromagnetic interference is generated in an open clock line,
도 4는 본 발명의 실시예에 따른 전자파 방해 방지 장치의 상세 회로도,4 is a detailed circuit diagram of an electromagnetic interference preventing device according to an embodiment of the present invention,
도 5는 본 발명의 실시예에 따른 전자파 방해 방지 장치가 컴퓨터 시스템에 장착된 경우를 보여주는 회로도.5 is a circuit diagram showing a case where an electromagnetic interference (EMI) device according to an embodiment of the present invention is installed in a computer system.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 전자파 방해 방지 장치는 : 복수의 클락 신호를 발생하는 클락 발생부와; 상기 클락 신호를 입력받고, 소정의 출력 인에이블 신호의 입력에 제어되어 해당되는 클락 신호를 출력하는 클락 버퍼와; 확장 슬롯에 확장 카드의 장착 여부를 판단하여 해당되는 출력 인에이블 신호를 출력하는 제어부를 포함한다.According to an aspect of the present invention, there is provided an electromagnetic interference preventing apparatus comprising: a clock generating unit generating a plurality of clock signals; A clock buffer for receiving the clock signal and controlling the input of a predetermined output enable signal to output a corresponding clock signal; And a controller for determining whether or not the expansion card is installed in the expansion slot and outputting the corresponding output enable signal.
이 실시예에 있어서, 상기 클락 버퍼는, 상기 출력 인에이블 신호에 의해 제어되는 복수개의 삼상 버퍼를 포함한다.In this embodiment, the clock buffer includes a plurality of three-phase buffers controlled by the output enable signal.
이 실시예에 있어서, 상기 클락 발생부와 상기 클락 버퍼에 구성된 각각의 클락 라인에 연결된 복수개의 연속 터미네이션용 저항을 포함한다.In this embodiment, the clock generating unit includes a plurality of continuous termination resistors connected to the respective clock lines formed in the clock generating unit and the clock buffer.
이 실시예에 있어서, 상기 클락 버퍼와 상기 확장 슬롯에 구성된 각각의 클락 라인에 연결된 복수개의 연속 터미네이션용 저항을 포함한다.In this embodiment, the clock buffer includes a plurality of continuous termination resistors coupled to the respective clock lines configured in the clock buffer and the expansion slot.
실시예Example
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 실시예에 따른 전자파 방해 방지 장치의 상세 회로도이다.4 is a detailed circuit diagram of an electromagnetic interference preventing apparatus according to an embodiment of the present invention.
도 4에 도시된바와 같이, 본 발명의 전자파 방해 방지 장치는 크게 클락 발생부(60)와, 클락 버퍼(70)와, 제어부(80)를 포함하고 있다. 그리고 상기 클락 버퍼(70)는 복수개의 삼상 버퍼로 구성 할 수 있다.4, the electromagnetic interference preventing apparatus of the present invention mainly includes a clock generating unit 60, a clock buffer 70, and a control unit 80. The clock buffer 70 may include a plurality of three-phase buffers.
먼저, 상기 클락 발생부(60)에서 발생된 클락 신호(Clock1∼Clockn)는 상기 클락 버퍼(70)를 통하여 확장 슬롯(S1∼Sn, 14)에 제공된다. 상기 클락 발생부(60)와 상기 클락 버퍼(70)는 최대한 근접하여 두 사이의 클락 라인에 전송 라인 효과를 나타내지 않도록 하고, 경우에 따라서 상기 클락 발생부(60)와, 상기 클락 버퍼(70) 사이에 연속 터미네이션(series termination)용 저항(R1∼Rn)을 구성한다.First, the clock signals (Clock1 to Clockn) generated in the clock generating unit 60 are provided to the expansion slots S1 to Sn, 14 through the clock buffer 70. FIG. The clock generating unit 60 and the clock buffer 70 are arranged as close to each other as possible so as not to exhibit the transmission line effect between the two clock lines and the clock generating unit 60 and the clock buffer 70, (R1 to Rn) for series termination.
상기 제어부(80)는 상기 확장 슬롯(S1∼Sn, 14)에 확장 카드(미도시됨)의 장착 유무를 판단하여 상기 클락 버퍼(80)를 제어하여 해당되는 클락 신호만이 출력되도록 한다. 즉, 상기 확장 슬롯(S1∼Sn, 14)을 통해 입력되는 카드 검출 신호(P11, P12 ∼ Pn1, Pn2)에 따라 확장 카드의 장착 유무를 판단한다. 그리고 이에 따라 상기 클락 버퍼(70)에 출력 인에이블 신호(BOE1∼BOEn)를 출력하여 해당되는 클락 신호의 출력을 제어한다.The control unit 80 determines whether or not an expansion card (not shown) is installed in the expansion slots S1 to Sn, 14 and controls the clock buffer 80 so that only the corresponding clock signal is output. That is, the presence or absence of the expansion card is determined based on the card detection signals P11, P12 to Pn1, and Pn2 input through the expansion slots S1 to Sn and 14. And outputs the output enable signals BOE1 to BOEn to the clock buffer 70 to control the output of the corresponding clock signal.
상기 클락 버퍼(70)는 상기 출력 인에이블 신호(BOE1∼BOEn)의 엑티브(active) 여부에 따라 해당 슬롯으로 출력되는 클락 신호의 출력을 인에이블/디스에이블(enable/disable)한다. 그러므로 확장 카드가 장착된 확장 슬롯(S1∼Sn, 14)에는 클락 신호가 공급된다. 그리고 확장 카드가 미장착된 확장 슬롯(S1∼Sn, 14)에는 클락 신호의 공급이 차단되고, 상기 클락 버퍼(70)의 해당되는 삼상 버퍼는 삼-상태(tri-state)를 유지하므로 클락 라인의 길이를 짧게 하는 효과를 얻을 수 있게 된다. 따라서 전자파 방해의 발생을 최대한 방지할 수 있게 된다.The clock buffer 70 enables / disables the output of the clock signal output to the corresponding slot according to whether the output enable signals BOE1 to BOEn are active or not. Therefore, a clock signal is supplied to the expansion slots (S1 to Sn, 14) to which the expansion card is attached. Since the supply of the clock signal to the expansion slots S1 to Sn and 14 to which the expansion card is not attached is interrupted and the corresponding three-phase buffer of the clock buffer 70 maintains the tri-state, The effect of shortening the length can be obtained. Therefore, occurrence of electromagnetic interference can be prevented as much as possible.
한편, 컴퓨터 시스템의 경우 각각의 확장 슬롯(S1∼Sn, 14)에는 확장 카드의 장착 유무를 나타내기 위한 신호들이 있는데, 먼저 PCI 버스에서는 PRSTN1#, PRSTN2# 신호가 정의되어 있으며 이 신호들의 정의는 다음 표1과 같다.On the other hand, in the case of a computer system, there are signals for indicating whether or not an expansion card is installed in each of the expansion slots S1 to Sn and 14, and the PRSTN1 # and PRSTN2 # signals are defined on the PCI bus. Table 1 shows the results.
ISA 버스의 경우에는 확장 카드의 존재 여부를 나타내 주는 신호가 정의되어 있지 않다. 그러므로 MASTER# 신호는 현재의 AT 시스템에서 잘 사용되지 않는 신호이므로 MASTER# 신호를 화장 카드의 존재 유무를 나타내는 신호 Pn1로 하고 다른 신호 Pn2는 적절히 컴퓨터 시스템의 메인 보드에서 풀업(pull up)하거나 풀다운(pull down) 한다.In the case of the ISA bus, there is no signal indicating the existence of an expansion card. Therefore, the MASTER # signal is a signal that is not used well in the current AT system, so the MASTER # signal should be a signal Pn1 indicating whether a makeup card is present and the other signal Pn2 being pulled up or pulled down pull down.
그 외에 S 버스, VL 버스, Micro channel 버스, Nu 버스, 기타 버스 등에서도 보류된 핀(reserved pin) 또는 미사용 핀(unused pin)을 선정하여 확장 카드의 존재 유무를 나타내는 신호 Pn1, Pn2로 설정하여 사용할 수 있다.In addition, a reserved pin or an unused pin, which is also reserved in the S bus, the VL bus, the micro channel bus, the Nu bus, and the other bus, is selected and set to the signals Pn1 and Pn2 indicating the presence or absence of the expansion card Can be used.
클락 신호의 출력단과 각 확장 슬롯(S1∼Sn, 14)의 클락 신호 입력 핀 사이의 클락 라인에 연속 터미네이션을 위한 저항(RT1∼RTn)을 삽입할 수 있으며, 또는 RC, 로드, 분할 터미네이션 중 어느 하나를 적용한다. 그러므로 확장 슬롯(S1∼Sn)에 확장 카드가 장착되었을 때에는 클락 라인의 특성 임피던스를 맞추어 전자파 방해의 발생을 최대한 억제할 수 있게 된다.(RT1 to RTn) for the continuous termination can be inserted into the clock line between the output terminal of the clock signal and the clock signal input pin of each of the expansion slots (S1 to Sn, 14), or any one of RC, Apply one. Therefore, when the expansion card is mounted in the expansion slots S1 to Sn, the characteristic impedance of the clock line can be matched to minimize the occurrence of electromagnetic interference.
이상과 같은 전자파 방해 방지 장치가 컴퓨터 시스템에 장착된 경우를 첨부 도면 도 5에서 보여주고 있다. 도 5와 같이 컴퓨터 시스템에 전자파 방해 방지 장치가 장착되면 확장 슬롯(14)에 확장 카드가 장착되지 않은 경우는 해당되는 클락을 공급을 차단하므로 종래와 같은 전자파는 발생되지 않게 된다.A case in which the electromagnetic interference prevention device as described above is installed in a computer system is shown in FIG. 5 of the accompanying drawings. When the electromagnetic interference prevention device is installed in the computer system as shown in FIG. 5, when the expansion card is not installed in the expansion slot 14, the supply of the clock is interrupted, so that the conventional electromagnetic waves are not generated.
이상과 같은 본 발명에 의하면, 확장 카드의 장착 여부를 판별하여 확장 카드가 장착되었을 경우에는 정상적으로 확장 슬롯에 클락 신호를 공급하고, 확장 카드가 장착되지 않은 경우는 클락 신호의 공급을 차단하므로 클락 라인의 길이를 최소화하여 전송 라인 효과를 방지한다. 그러므로 전자파 방해 발생을 최소화하고, 전자파 방해 발생을 차단하기 위하여 기구, 회로에 부가되는 여러 전자파 방해 방지 장치들을 간단하게 하거나 제거시킴으로 비용 절감 효과도 얻을 수 있다.According to the present invention, when the expansion card is mounted to determine whether or not the expansion card is mounted, the clock signal is normally supplied to the expansion slot. When the expansion card is not mounted, the supply of the clock signal is blocked. Thereby minimizing transmission line effects. Therefore, it is possible to obtain a cost saving effect by simplifying or eliminating the electromagnetic interference preventing devices added to the apparatus and the circuit to minimize the occurrence of electromagnetic interference and to prevent electromagnetic interference.
Claims (4)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960048591A KR100252251B1 (en) | 1996-10-25 | 1996-10-25 | Electromagnetic interference prevention apparatus |
JP29267597A JP3706469B2 (en) | 1996-10-25 | 1997-10-24 | Electromagnetic wave suppression device for computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960048591A KR100252251B1 (en) | 1996-10-25 | 1996-10-25 | Electromagnetic interference prevention apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980029343A KR19980029343A (en) | 1998-07-25 |
KR100252251B1 true KR100252251B1 (en) | 2000-04-15 |
Family
ID=19479040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960048591A KR100252251B1 (en) | 1996-10-25 | 1996-10-25 | Electromagnetic interference prevention apparatus |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3706469B2 (en) |
KR (1) | KR100252251B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100578112B1 (en) * | 1998-10-16 | 2006-07-25 | 삼성전자주식회사 | Computer system and method controlled memory clock signal |
KR20000046125A (en) * | 1998-12-31 | 2000-07-25 | 김영환 | Device and method for controlling clock providing board to decrease radiation of electromagnetic waves |
KR100619687B1 (en) * | 2000-01-19 | 2006-09-08 | 엘지전자 주식회사 | Emi noise reduction apparatus and method |
JP4907464B2 (en) * | 2007-08-07 | 2012-03-28 | 株式会社リコー | Electronic circuit device for electronic equipment |
KR102225965B1 (en) | 2014-09-02 | 2021-03-10 | 삼성전자주식회사 | Cooking Appliance |
-
1996
- 1996-10-25 KR KR1019960048591A patent/KR100252251B1/en not_active IP Right Cessation
-
1997
- 1997-10-24 JP JP29267597A patent/JP3706469B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980029343A (en) | 1998-07-25 |
JPH10133764A (en) | 1998-05-22 |
JP3706469B2 (en) | 2005-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5706447A (en) | System for automatic reconfiguration termination to multi-processor bus without added expense of removable termination module | |
US5939868A (en) | Method and apparatus for automatically controlling integrated circuit supply voltages | |
US7227377B2 (en) | Apparatus and method for bus signal termination compensation during detected quiet cycle | |
US5410726A (en) | Upgrading the microprocessor of a computer system without removal by placing a second microprocessor in an upgrade socket | |
EP0510241A2 (en) | Upgradeable/downgradeable computer | |
US6081863A (en) | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system | |
KR970076288A (en) | Method and apparatus for providing a portable computer having a hot pluggable modular bay | |
US6170029B1 (en) | Voltage overshoot control in hot plug system | |
KR20100102924A (en) | Semiconductor memory device having multi-chip package for implementing other termination and termination control method thereof | |
WO1998052117A1 (en) | Expansion port providing system power-down prior to connection of peripheral devices | |
KR100252251B1 (en) | Electromagnetic interference prevention apparatus | |
US5787307A (en) | Apparatus for draining off electric charges from a bus connector pins having a switch controller for controlling two switches where the second switch connects the pins to ground | |
US6931563B2 (en) | Clock supply controller supplies an independent clock control signal to a PCMCIA controller which generates an interrupt signal | |
US7073078B2 (en) | Power control unit that provides one of a plurality of voltages on a common power rail | |
US6678776B2 (en) | System for a card proxy link architecture | |
EP1141846B1 (en) | Method and apparatus for disabling a graphics device when an upgrade device is installed | |
US5974489A (en) | Computer bus expansion | |
US7085939B2 (en) | Method and apparatus for supplying power to a bus-controlled component of a computer | |
KR100249337B1 (en) | High speed pci utilizing ttl compatible signaling | |
US6130475A (en) | Clock distribution system for synchronous circuit assemblies | |
US6229334B1 (en) | Voltage overshoot control | |
US6055645A (en) | Method and apparatus for providing a clock signal to a processor | |
EP0344677A2 (en) | Microprocessor system | |
US6711646B1 (en) | Dual mode (registered/unbuffered) memory interface | |
US5802317A (en) | Electronic circuit having phased logic busses for reducing electromagnetic interference |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051227 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |