KR100251086B1 - 정합필터를 사용하는 코드분할다중접속 수신 시스템의 초기동기 방법 및 그 장치 - Google Patents

Abstract

본 발명은, 수신되는 의사잡음부호(PN)를 일정한 크기의한 주기의 신호를 윈도우 크기만큼 수신하여 그 윈도우내에서의 칩신호와 수신측의 PN 시퀀스 생성기에 생성되는 의사잡음부호와의 상관값의 합에 대한 에너지를 구하고 소정의 문턱치와 비교하여 초기동기를 구하는 정합필터를 이용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법에 있어서, FIFO(First In First Out)인 메모리에 후보 의사잡음부호를 저장하여 상관값을 구하는 것을 특징으로 하는 정합필터를 이용하는 코드분할다중 접속(CDMA) 수신 시스템의 초기동기 방법이다.

Description

정합필터를 사용하는 코드분할다중접속 수신 시스템의 초기동기방법 및 그 장치

본 발명은 코드분할다중접속(Code Division Multiple Access : CDMA) 이동통신 시스템의 수신부에 있어서 초기동기방법에 관한 것이다.

코드분할다중접속(CDMA) 방식의 시스템은 송신측에서 전송하려고하는 신호를 가상잡음(PN) 코드를 이용하여 더 넓은 대역으로 확산하여 전송하고, 수신측에서는 전송된 가상잡음 코드와 동일한 코드패턴을 찾아 이를 이용하여 대역을 역확산하여 원신호를 복원하게 된다. 여기서 수신된 가상잡음과 수신부에서 생성된 가상잡음이 시간적으로 동기가 맞아야 하는 것이 중요한데, 이에 대한 처리를 동기과정이라 한다. 이 동기과정은 한 칩간격으로 듬성하게(coarse alignment) 동기를 맞추는 초기동기( acquisition) 과정과 한 칩이내에서 정확하게(fine aokgnment) 동기를 맞추는 동기추적(tracking) 과정으로 분류된다. 여기서 제시한 방식은 이중초기동기과정에 대한 것으로 이 방식을 이용할 경우 기존에 사용되는 방식에 비해 훨씬 빨리 초기 동기를 획득할 수 있다.

일반적으로 초기동기획득 방식으로는 직렬탐색(serial search)방식, 순차적 예측(sequential estimation) 방식, 정합필터(matched filter) 방식이라는 3가지 방식이 있는데, 정합필터를 이용한 동기획득방법은 직렬탐색(serial search)에 비해 코드간의 상관값을 병렬적인 연산을 통하여 구함으로써 동기획득시간을 효율적으로 줄일 수 있다는 큰 장점을 가지고 있다. 하지만, 이러한 장점을 얻기 위해 한칩 이내의 짧은 시간내에 상관값을 계산할 수 있는 스피드가 무척 빠른 하드웨어가 필요하다. 또한 윈도우 크기의 코드를 저장해야 하고, 여러 코드간의 상관값을 계산하기 위한 연산기 및 전체를 제어하는 제어기가 추가되어야 하는 하드웨어의 복잡도가 커지게 된다.

따라서 본 발명은 정합필터를 하드웨어로 구현하는데 애로점(bottleneck)이 되는 속도 문제를 해결하기 위한 것이다.

제1도는 정합필터를 이용한 탐색기의 전체 구성도.

제2도는 I, Q ARM 탭 구조도.

제3도는 시퀀스 레지스터 구조도.

제4도는 1탭 상관(Correlation) 블록의 구성도.

제5도는 애더 트리의 구성도.

제6도는 에너지 계산 블록의 구성도.

제7도는 탐색제어(Search control)의 처리 흐름도이다.

* 도면의 주요부분에 대한 간단한 설명

1 : 데이터암(data arm)

2: PN 시퀀스 생성기 및 시퀀스 SIPO 레지스터(PN Sequence Generator, Sequence SIPO(Serial Input Parallel Output) Register)

3 : 상관기(correlator) 4 : 애더 트리(adder tree)

5 : 에너지 계산 블록 6 : 탐색 제어기(search controller)

7 : 록 인터럽트 마스크/클리어 블록(LOCK INTERRUPT MASK, CLEAR BLOCK)

8 : 클럭 발생기(clock generator)

9 : 문턱치 비교기(Threshold Comparator)

상기 문제를 해결하기 위하여, 본 발명은 상관값을 구하기 위해 덧셈기를 트리 방식으로 구성하여 병렬(pipeline)로 연산을 하였고, 상관기의 하드웨어 크기를 줄이기 위해 하나의 상관기를 시간적으로 I성분과 Q성분이 서로 공유하도록 한다.

이하, 본 발명의 정합필터를 이용한 탐색기를 상세히 설명한다.

본 발명의 정합필터(Matched filter)를 이용한 탐색기(searcher)의 전체 구성도는 제1도와 같으며, 다음과 같은 구성요소를 갖는다.

1) 데이터암(DATA ARM) : 입력되는 아날로그 신호를 코사인(cosine)성분과 사인(sine) 성분을 각각 곱하여 신호를 분리한 후에 아날로그/디지털 변환기(Analog/ Digital Converter : ADC)로 디지털 신호로 변환시켜 생긴 신호 I_AD, Q_AD를 각 탭(TAP)에 m칩 구간만큼 저장한다(본 발명에서의 예는 m=256칩이다). FIFO(First In First Out)로 구성된다.

2) PN 시퀀스 생성기 및 시퀀스 SIPO 레지스터(PN Sequence Generator, Sequence SIPO Register) : PN 시퀀스 발생기로 발생된 PN 시퀀스중에서 256칩 구간에 해당하는 의사잡음부호(PN)를 SIPO에 저장한다. SIPO는 256칩 PN 시퀀스를 직렬로 저장하고 병렬로 읽어간다.

3) 상관기(Correlator) : 데이터암의 I ARM, Q ARM의 상관값(correlation)을 계산하는 블록으로, 면적을 줄이기 위해 256개의 상관기를 I와 Q가 서로 공유한다. Chipx2 클럭으로 chipx2=1일때는 I ARM의 상관값을 출력하고, chipz2=0 일때는 Q ARM의 상관값을 출력한다. chipx2는 기본 클럭의 2배의 클럭을 말한다.

4) 애더 트리(ADDER TREE) : 256개의 상관값을 더하기 위한 n단계(stage)의 애더 트리로 구성된다.

(n=log₂m으로, 본 발명에서는 9단계이다)

5) 에너지 계산 블록(ENERGY CALCULATION BLOCK) : I 와 Q로 공유되어 출력되는 256탭의 상관값의 합으로부터 chipx2 주기로 첫 번째 에너지(1st ENERGY) 값을 계산하며, 검증모드(verification mode; 2차 적분 또는 2차 윈도우 구간)시에 두 번째 에너지(2nd ENERGY)를 계산하는 블록이다.

6) 탐색 제어기(SEARCHER CONTROLLER) : 5개의 상태(state)를 갖는 스테이트 머신(State Machine)과 인덱스 카운터(index counter), 제2윈도우 카운터( window counter)로 구성된다.

7) 록 인터럽트 마스크/클리어 블록(LOCK INTERRUPT MASK, CLEAR BLOCK) : 제2윈도우에서 록 인터럽트(lock interrupt)가 발생되면, CPU가 이를 읽고 록을 클리어(clear)시키기 위한 블록이다.

8) 클럭 발생기(CLOCK Generator) : chipx4의 클럭으로부터 chipx2 클럭, chipx1 클럭을 발생시킨다. chipx1, chipx2, chip4이라 함은, 각각 기본 클럭, 기본 클럭의 2배의 클럭, 기본 클럭의 4배의 클럭을 말한다.

9) 문턱치 비교기(Threshold Comparator)

상기 에너지 계산 블록(5)에서 계산된 에너지가 미리 정한 소정의 에너지 수준을 넘었는지 아닌지를 판단하여 동기의 적부를 판단한다.

이하, 일부의 구성요소에 대한 세부적인 기능과 블록도를 설명한다.

제2도는 I, Q ARM의 탭 구조로서 FIFO 형태의 지연 라인 레지스터(Delay line register) 블록의 한 탭의 구성 나타낸다. A/D 변환된 입력 I, Q는 한 칩당 2개의 샘플로 각각의 탭 레지스터에 시프트한다.

제3도는 시퀀스 레지스터 구조로서, 에폭(Epoch) 신호가 뜰 때마다 시퀀스 생성기의 시드 값이 로딩된다. 발생된 PN값은 256비트 SIPO 레지스터에 저장된다.

제4도는 상관기(3) 블록의 구성도로서, 이는 I, Q ARM에 대한 상관 값 계산시 I, Q 공유를 위한 먹스(MUX)를 포함한다.

제5도의 애더 트리(4) 블록은 256탭의 데이터를 합산하기 위한 구조이다. 이 블록은 총 9단계(n+1)로 구성되어 있으며, 각 단계는 2(8-n)만큼 (n=0, 1, ..., 8)의 애더로 구성된다. 다음 표는 애더 트리(4)의 각 단계별 애더의 수, 애더 비트, 비고를 나타낸다. 애더 트리(4) 블록의 최종 출력은 13비트 상관값이다.

에너지 계산 블록(5)은, I, Q 공유된 애더 트리(4)로부터 하나의 에너지 값을 계산하며, 검증시에 각각의 제2윈도우의 I, Q 상관값 합을 만든 후에 전체 에너지를 계산한다. 제6도는 에너지 계산 블록의 구성도이다.

탐색 제어기(6)의 스테이트 머신은 데이터 암에 PN코드를 채우는 시퀀스 초기상태(Sequence Initial State), 제1에너지 문턱치(First Energy Threshold)보다 큰 인덱스값을 찾는 제1윈도우 상태, 검증을 위한 제2윈도우 상태, 그리고 검증 문턱치보다 큰 값을 갖을 경우의 록 인터럽트 처리 상태(Lock Interrupt prodess State), 에너지 탐색(Energy Searching)시 사용자가 정의한 구간내에 록 에너지(Lock Energy)를 찾지 못하는 경우 발생하는 롤 인터럽트 처리 상태(Roll Interrupt process State) 등 총 5개의 상태를 갖는다.

제7도는 각각의 상태별 처리흐름도를 나타내고, 이들 5개의 각 상태별 동작은 다음과 같다.

시퀀스 초기 상태는 시퀀스 SIPO에 256칩의 PN코드를 채우기 위한 상태이다. Chipx1의 클럭으로 256을 카운트 한 후 다음 상태로 넘어간다.

제1윈도우 상태는 초기화를 끝낸 후, 주어진 256칩 구간의 PN코드에 매칭(제1에너지 문턱치 이상)되는 인덱스를 찾는 상태이다. 에너지가 제1에너지 문턱치를 넘으면 다음 상태로 넘어간다.

제2윈도우 상태는 제1윈도우 상태에서 찾아낸 PN코드를 사용자가 정의한 윈도우 구간동안 프리 런닝(free running)시켜 긴 구간동안 찾아낸 PN코드가 정확한지를 판정한다. 제2에너지가 제2문턱치보다 크면 다음 상태로 넘어가고 만일 작으면 제1윈도우 상태로 다시 돌아간다.

록 인터럽트 상태는 제2윈도우 에너지가 문턱치보다 큰 경우에 호스트CPU (HOST CPU)에게 록 인터럽트를 발생시키고, CPU가 이를 인식할 때까지 대기하기 위한 상태이다.

롤 인터럽트 상태는 인덱스 값이 20msec(163,840 칩) 시간 또는 사용자가 정의한 인덱스 한계에 해당하는 값을 넘어가면 호스트 CPU에게 인터럽트를 인가하고, 탐색 제어기(6)는 휴지(idle) 상태에 머문다.

이상의 본 발명은, 상관값을 구하기 위해 덧셈기를 트리 방식으로 구성하여 병렬(pipeline)로 연산을 하였고, 상관기의 하드웨어 크기를 줄이기 위해 하나의 상관기를 시간적으로 I성분과 Q성분이 서로 공유하도록 한다. 따라서, 기존의 정합필터에 의한 초기동기방법의 문제점이였던 시간 문제를 해결하고 또한 하드웨어가 복잡화되는 것을 방지하는 우수한 기술적 효과가 있다.

Claims (7)

1. 수신되는 의사잡음부호(PN)를 일정한 크기의 한 주기의 신호를 윈도우 크기만큼 수신하여 그 윈도우내에서의 칩신호와 수신측의 PN 시퀀스 생성기에 생성되는 의사잡음부호와의 상관값의 합에 대한 에너지를 구하고 소정의 문턱치와 비교하여 초기동기를 구하는 정합필터를 이용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법에 있어서, FIFO(First In Fitst Out)인 메모리에 후보 의사잡음부호를 저장하여 상관값을 구하는 것을 특징으로 하는 정합필터를 사용하는 코드분할다중 접속(CDMA) 수신 시스템의 초기동기 방법.
2. 수신되는 의사잡음부호(PN)를 일정한 크기의 한 주기의 신호를 윈도우 크기만큼 수신하여 그 윈도우내에서의 칩신호와 수신측의 PN 시퀀스 생성기에 생성되는 의사잡음부호와의 상관값의 합에 대한 에너지를 구하고 소정의 문턱치와 비교하여 초기동기를 구하는 정합필터를 사용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법에 있어서, 수신되는 의사잡음부호를 코사인 성분 및 사인성분을 각각 곱하여 의사잡음부호를 둘로 나누고, 분리된 양 신호의 상관값을 구할 때에 상관기를 공유하는 것을 특징으로 하는 정합필터를 사용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법.
3. 수신되는 의사잡음부호(PN)를 일정한 크기의 한 주기의 신호를 윈도우 크기만큼 수신하여 그 윈도우내에서의 칩신호와 수신측의 PN 시퀀스 생성기에 생성되는 의사잡음부호와의 상관값의 합에 대한 에너지를 구하고 소정의 문턱치와 비교하여 초기동기를 구하는 정합필터를 사용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법에 있어서, 상관값을 구하고 문턱치와 비교하는 과정을 2차례 하여, 제1, 2차의 문턱치를 다르게 하고, 제2차의 과정은 제1차의 과정에서 구한 초기동기를 검증하는 것을 특징으로 하는 정합필터를 사용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법.
4. 제3항에 있어서, 제1, 2차 과정의 윈도우의 크기는 다르게 하는 것을 특징으로하는 정합필터를 사요하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법.
5. 수신되는 의사잡음부호(PN)를 일정한 크기의 한 주기의 신호를 윈도우 크기만큼 수신하여 그 윈도우내에서의 칩신호와 수신측의 PN 시퀀스 생성기에 생성되는 의사잡음부호와의 상관값의 합에 대한 에너지를 구하고 소정의 문턱치와 비교하여 초기동기를 구하는 정합필터를 사용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법에 있어서, 수신되는 의사잡음부호는 복수의 탭에 저장되고, 상기 복수의 탭의 상관값을 각각 더하기 위하여 트리 방식의 애더를 사용하는 것을 특징으로 하는 정합필터를 사용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 방법.
6. 수신되는 일정한 크기의 의사잡음부호를 저장하는 메모리와, 스스로 의사잡음부호를 생성시키는 PN 시퀀스 생성기와, 상기 수신된 의사잡음부호와 생성된 의사잡음부호의 상관값을 구하는 상관기와, 상기 상관값의 각각을 더하는 애더와, 상기 더해진 상관값으로부터 에너지를 구하는 에너지 계산 블록과, 구해진 상기 에너지와 소정의 에너지 수준인 문턱치를 비교하는 문턱치 비교기와, 상기 문턱치 비교기로 부터의 신호를 받아 초기동기를 결정하는 탐색 제어기로 구성된 것을 특징으로 하는 정합필터를 사용하는 코드분할다중접속(CDMA) 수신 시스템의 초기동기 장치.
7. 제6항에 있어서, 애더는 트리 구조인 것을 특징으로 하는 정합필터를 사용하는 코드분다중접속(CDMA) 수신 시스템의 초기동기 장치.

Images