KR100250438B1 - Cell driving circuit of field emission display device - Google Patents

Cell driving circuit of field emission display device Download PDF

Info

Publication number
KR100250438B1
KR100250438B1 KR1019970050602A KR19970050602A KR100250438B1 KR 100250438 B1 KR100250438 B1 KR 100250438B1 KR 1019970050602 A KR1019970050602 A KR 1019970050602A KR 19970050602 A KR19970050602 A KR 19970050602A KR 100250438 B1 KR100250438 B1 KR 100250438B1
Authority
KR
South Korea
Prior art keywords
switching
field emission
driving circuit
cathode
current
Prior art date
Application number
KR1019970050602A
Other languages
Korean (ko)
Other versions
KR19990028055A (en
Inventor
현창호
Original Assignee
김영남
오리온전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기주식회사 filed Critical 김영남
Priority to KR1019970050602A priority Critical patent/KR100250438B1/en
Publication of KR19990028055A publication Critical patent/KR19990028055A/en
Application granted granted Critical
Publication of KR100250438B1 publication Critical patent/KR100250438B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A cell driver of a field emission display is provided to uniformly emit an electron from a cathode by complementing a non-uniformity of a tip and a nonlinear change of a current-voltage characteristic curve. CONSTITUTION: A plurality of power PMOS transistors(MP1,MP2,MP3) are connected to a node(P4) with a predetermined channel width. A plurality of NMOS transistors(MN1,MN2,MN3) determine opening/closing of the power PMOS transistors(MP1,MP2,MP3). Inverters(IV1,IV2) determine a current ratio according to a voltage stabilization and a voltage change according to a switching state of the NMOS transistor(MN1). NMOS transistors(N2,N3) is turned on/off according to output signals of the inverters(IV1,IV2) and form a current pass through NMOS transistors(MN2,MN3). A power NMOS transistor(N1) prevent a floating of a cathode according to an input of a clear signal.

Description

전계 방출 표시기의 셀 구동회로Cell drive circuit of field emission indicator

본 발명은 전계 방출 표시기의 셀 구동회로에 관한 것으로, 보다 상세하게는 캐소드에 대한 전류제어가 가능한 전계 방출 표시기의 셀 구동회로에 관한 것이다.The present invention relates to a cell driving circuit of a field emission indicator, and more particularly to a cell driving circuit of a field emission indicator capable of controlling the current to the cathode.

최근에 평판 표시기로서 각광을 받고 있는 것의 하나는 액정 표시기(Liquid Crystal Display)인데, 이것은 액정을 이용하여 광원으로부터의 광빔을 단속하여 화상이 표시되도록 하는 것인데, 구동하는 방법으로는 크게 수동 매트릭스 지정방법과 능동 매트릭스 지정방법이 있다.Recently, one of the spotlights as a flat panel display is a liquid crystal display, which uses an liquid crystal to intercept a light beam from a light source to display an image. And active matrix designation.

수동 매트릭스 지정방법은 상기 액정 표시기의 유리기판의 상판과 하판에 각각 다른 전압을 인가하여 서로 교차하는 곳의 화소에 데이터를 입력하는 방법으로서, 이 방법에 의하면 지정된 화소의 주변 화소들에도 영향을 미치기 때문에 선명한 화면을 구현하기 위한 보상회로를 필요로 하여 구동회로부가 복잡해지는 단점이 있다.The passive matrix designation method is a method of inputting data to pixels at intersections by applying different voltages to the upper and lower plates of the glass substrate of the liquid crystal display, and this method also affects the surrounding pixels of the designated pixel. Therefore, there is a disadvantage in that the driving circuit part is complicated by requiring a compensation circuit for realizing a clear screen.

그리고 능동 매트릭스 지정방법은 화소당 하나의 셀 트랜지스터 및 하나의 캐패시턴스를 구비하여 다음의 화소 데이터가 입력될 때 까지 이전의 화소 데이터에 의하여 하나의 화소가 계속 구동되도록 하는 방법으로서, 화질 개선과 구동회로부의 간단화를 모색한 방법이라 할 수 있다.The active matrix designation method includes one cell transistor and one capacitance per pixel such that one pixel is continuously driven by the previous pixel data until the next pixel data is inputted. It can be said to seek the simplicity of.

그런데, 상기 능동 매트릭스 지정방법에 따르면 화질 개선과 구동회로부의 간단화를 꾀할 수 있으나, 액정 표시기의 유리기판 위에 많은 수의 트랜지스터와 캐패시턴스를 심어야 하기 때문에 공정상으로 매우 복잡하게 되고 수율도 떨어지는 단점이 있다.However, according to the active matrix designation method, it is possible to improve the image quality and simplify the driving circuit. However, since a large number of transistors and capacitances have to be planted on the glass substrate of the liquid crystal display, the process is very complicated and the yield is also low. have.

이러한 구동방법에 의한 액정 표시기는 현재 가장 많이 평판 표시기 시장을 점유하고 있는데 광원의 불과 수 %의 빛만이 실제로 화면에 기여하기 때문에 많은 소비 전력이 필요하고, 대면적화하는데 어려움이 있으며, 반액체 상태의 물질(액정)을 사용하기 때문에 주위의 온도 변화에 민감하다. 또한, 압력에 약하고, 화면에 밝지 못하며, 분해능에 한계가 있으므로 응용분야에 제한이 많이 따른다.The liquid crystal display by this driving method occupies the flat panel display market at present, and since only a few% of the light source actually contributes to the screen, it requires a lot of power consumption and is difficult to make a large area. Because the material (liquid crystal) is used, it is sensitive to ambient temperature changes. In addition, it is weak in pressure, not bright on the screen, and has a limited resolution, so many applications are limited.

이러한 문제를 극복할 수 있는 새로운 평판 표시기로서 제안된 것이 바로 전계 방출 표시기(Field Emission Display)이다. 이 전계 방출 표시기는 방출된 전자를 이용하여 화면을 표시하는 음극선관(CRT)과 유사한 방법으로 화면을 표시하는데, 냉전자 방출(cold electron emission)을 이용한다는 면에서 열전자 방출(thermal electron emission)을 이용하는 음극선관(CRT)과는 차이가 있다.As a new flat panel indicator to overcome this problem, a field emission display is proposed. The field emission indicator displays the screen in a similar way to the cathode ray tube (CRT), which displays the screen using the emitted electrons.The field emission indicator displays the thermal electron emission in terms of the use of cold electron emission. It is different from the cathode ray tube (CRT) used.

상기 전계 방출 표시기는 전자를 방출하는 전계 방출 소자들을 화소별로 설치하고, 상기 전계 방출 소자들로부터의 전자들을 형광막이 도포된 전극에 충돌시켜 화상이 표시되도록 한다. 최근에, 상기 전계 방출 표시기는 상기 액정 표시기가 가지고 있는 소비 전력 문제, 대면적화의 문제점, 주위의 온도 변화에 대한 민감도, 압력에 약한 점, 화면이 밝지 못한 점, 분해능의 한계 등 여러 문제를 해결해 줄 수 있는 차세대 평판 표시기로서 각광을 받고 있다.The field emission indicators install electron emission field emission elements on a pixel-by-pixel basis, and impinge electrons from the field emission elements on an electrode coated with a fluorescent film to display an image. Recently, the field emission indicator solves various problems such as power consumption problems of the liquid crystal display, problems of large area, sensitivity to changes in ambient temperature, weakness of pressure, lack of screen brightness, and limitation of resolution. It is getting the spotlight as the next generation flat panel indicator that can give.

상기 전계 방출 표시기는 하나의 화소를 이루기 위해 수백 내지 수천개의 전계 방출 소자들을 공정에 따라 집적할 수 있는데, 상기 전계 방출 표시기의 화소를 구성하는 상기 전계 방출 소자는 제1도에 도시된 바와 같이 캐소드 전극(10)과 접속된 캐소드(cathod; 12)와, 이 캐소드(12)의 위쪽에 일정한 간격을 두고 설치된 게이트(14) 및, 배면에 형광막(16)이 도포된 양극판(anode;18)을 구비한다.The field emission indicator may process-integrate hundreds to thousands of field emission devices to form one pixel, wherein the field emission devices constituting the pixel of the field emission indicator are cathodes as shown in FIG. A cathode 12 connected to the electrode 10, a gate 14 provided at regular intervals above the cathode 12, and an anode plate 18 having a fluorescent film 16 coated on the back thereof. It is provided.

여기서, 상기 형광막(16)은 충돌되는 전자량에 해당하는 광을 발생하여 화상이 표시되도록 한다.Here, the fluorescent film 16 generates light corresponding to the amount of electrons colliding to display an image.

그리고, 상기 양극판(18)은 상기 캐소드(12)에서 방출된 전자들을 끌어 당기는 역할을 담당하고, 또한 상기 형광막(16)에 의한 광이 투과될 수 있도록 투명성을 갖는다.In addition, the positive electrode plate 18 plays a role of attracting electrons emitted from the cathode 12, and also has transparency to transmit light by the fluorescent film 16.

또한, 상기 캐소드(12)는 촉부의 상부를 형성하는 뿔의 형상을 갖고 상기 캐소드 전극(10)으로부터의 구동전원에 의하여 자신의 촉부로부터 전자들이 방출되도록 한다.In addition, the cathode 12 has the shape of a horn forming the upper part of the tent and allows electrons to be emitted from its own tent by a driving power source from the cathode electrode 10.

또, 상기 게이트(14)는 상기 양극판(18)에 인가되는 전압보다 낮은 고전압에 의하여 상기 캐소드(12)로부터 전공으로의 전자의 방출을 유도하게 되고, 그 방출되는 전자는 보다 높은 전압이 걸려 있는 양극판(18)쪽으로 향하게 된다.In addition, the gate 14 induces the emission of electrons from the cathode 12 to the hole by a high voltage lower than the voltage applied to the positive electrode plate 18, the emitted electrons are applied with a higher voltage It is directed toward the positive electrode plate 18.

이와 같은 전계 방출 소자를 갖춘 전계 방출 표시기는 초소형의 전계방출형 팁을 이용하므로 팁에 대한 공정과정에서 디스플레이의 질이 결정이 되므로 팁의 불균일한 구조에 대해서도 보상하여 구동할 수 있는 방법과 전류-전압 특성곡성이 비선형적으로 변화를 하기 때문에 적합한 전압레벨을 정하여 다단계 전류레벨을 만들기는 불가능하다.Since the field emission indicator equipped with the field emission device uses a very small field emission tip, the quality of the display is determined during the process of the tip. Thus, the method and the current can be compensated for the uneven structure of the tip. Since the voltage characteristic curve changes nonlinearly, it is impossible to set a suitable voltage level to make a multi-level current level.

따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 팁의 불균일성과 전류-전압 특성곡선의 비선형적인 변화에 대해 보완하여 전압변화에 무관하게 일정한 전자가 캐소드로부터 방출되도록 한 전계 방출 표시기의 셀 구동회로를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and complements the non-uniform change of the tip nonuniformity and the current-voltage characteristic curve so that a constant electron is emitted from the cathode regardless of the voltage change. The object is to provide a cell driving circuit.

상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 애노드와 게이트 및 캐소드를 갖춘 전계 방출 소자를 구비한 전계 방출 표시기에 있어서, 상기 캐소드의 하단에 일정한 채널폭을 갖고 연결된 복수개의 스위칭수단과, 입력되는 비디오신호에 따라 상기 복수개의 스위칭수단의 개폐를 결정하는 복수개의 스위칭결정수단과, 상기 복수개의 스위칭수단 및 상기 복수개의 스위칭결정수단 중에서 첫 번째 스위칭 수단 및 첫 번째 스위칭결정수단 사이의 노드에 결선되어 상기 첫 번째 스위칭결정수단의 스위칭 상태에 따라 전압안정화 및 전압변화에 따른 전류비를 결정하는 복수의 전류비 결정수단과, 상기 복수의 전류비 결정수단의 출력신호에 따라 온/오프스위칭되어 상기 복수개의 스위칭결정수단을 통한 전류패스를 형성하는 복수의 전류패스 형성수단 및, 상기 캐소드의 하단 및 접지전압단 사이에 결선되어 클리어신호의 입력에 따라 상기 캐소드의 플로팅상태를 방지하는 플로팅방지 수단을 구비한 전계 방출 표시기의 셀 구동회로가 제공된다.According to a preferred embodiment of the present invention for achieving the above object, in the field emission indicator having a field emission device having an anode, a gate and a cathode, a plurality of switching means connected to the bottom of the cathode having a constant channel width And a plurality of switching determination means for determining opening and closing of the plurality of switching means according to the input video signal, and between the first switching means and the first switching determination means among the plurality of switching means and the plurality of switching determination means. A plurality of current ratio determining means connected to a node to determine a current ratio according to voltage stabilization and voltage change according to the switching state of the first switching determining means, and on / off according to output signals of the plurality of current ratio determining means A plurality of which are switched to form a current path through the plurality of switching determining means The cell drive circuit to the current path forming means and the cathode bottom and the ground voltage is connection between the end according to the input of the clear signal having a floating preventing means for preventing the floating of the cathode field emission display is provided.

제1도는 일반적인 전계 방출 소자의 기본 구조를 설명하는 도면.1 is a diagram for explaining the basic structure of a general field emission device.

제2도는 본 발명의 실시예에 따른 전계 방출 표시기의 셀 구동회로도.2 is a cell driving circuit diagram of a field emission indicator according to an embodiment of the present invention.

제3(a)도는 제2도에 도시된 스위칭결정수단의 온/오프상태에 따른 전류량의 변화를 나타낸 그래프,3 (a) is a graph showing a change in the amount of current according to the on / off state of the switching determination means shown in FIG.

제3(b)도는 제2도에 도시된 캐소드 하단의 노드에서의 전류량을 나타낸 그래프이다.FIG. 3 (b) is a graph showing the amount of current at the node at the bottom of the cathode shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 캐소드 전극 12 : 캐소드10 cathode electrode 12 cathode

14 : 게이트 16 : 형광막14 gate 16 fluorescent film

18 : 애노드 MP1, MP2, MP3 : 파워 P 모스 트랜지스터18: anode MP1, MP2, MP3: power P MOS transistor

MN1, MN2, MN3, N2, N3 : N 모스 트랜지스터MN1, MN2, MN3, N2, N3: N MOS transistor

N1 : 파워 N 모스 트랜지스터N1: power N MOS transistor

이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 실시예에 따른 전계 방출 표시기의 셀 구동회로도로서, 참조부호 MP1, MP2, MP3는 캐소드(12)의 하단에 위치한 노드(P4)에 일정한 채널폭을 갖고 연결된 스위칭수단으로서의 파워 P 모스 트랜지스터를 나타내는데, 그 파워 P 모스 트랜지스터(MP1, MP2, MP3)는 캐소드(12)의 하단과 접지전압단 사이에서 상호 병렬접속구조를 이루며 그 각각의 소오스는 상기 노드(P4)에 접속되고 상기 파워 P 모스 트랜지스터(MP1, MP2, MP3)의 게이트는 각각의 드레인에 접속된다.2 is a cell driving circuit diagram of a field emission indicator according to an embodiment of the present invention, wherein reference numerals MP1, MP2, and MP3 are powers as switching means connected to a node P4 at a lower end of the cathode 12 with a constant channel width. P-MOS transistors, whose power P-MOS transistors MP1, MP2, and MP3 form a parallel connection structure between the lower end of the cathode 12 and the ground voltage terminal, each of which is connected to the node P4. Gates of the power P MOS transistors MP1, MP2, and MP3 are connected to respective drains.

참조부호 MN1, MN2, MN3는 입력되는 비디오신호에 따라 상기 파워 P 모스 트랜지스터(MP1, MP2, MP3)의 개폐를 결정하는 스위칭결정수단으로서의 N 모스 트랜지스터를 나타내는데, 그 N 모스 트랜지스터(MN1)의 게이트에는 디지탈신호화된 비디오신호가 입력되고, 그 N 모스 트랜지스터(MN1)의 드레인은 상기 파워 P 모스 트랜지스터(MP1)의 드레인에 접속되며, 그 N 모스 트랜지스터(MN1)의 소오스는 접지전압단에 접속된다.Reference numerals MN1, MN2, and MN3 denote N-MOS transistors as switching determination means for determining the opening and closing of the power P-MOS transistors MP1, MP2, and MP3 in accordance with an input video signal, and the gates of the N-MOS transistor MN1. The digital signaled video signal is input to the drain, the drain of the N MOS transistor MN1 is connected to the drain of the power P MOS transistor MP1, and the source of the N MOS transistor MN1 is connected to the ground voltage terminal. do.

그리고, 상기 N 모스 트랜지스터(MN2)의 게이트에는 디지탈신호화된 비디오 신호가 입력되고, 그 N 모스 트랜지스터(MN2)의 드레인은 후술하는 N 모스 트랜지스터(N2)의 소오스에 접속되며, 그 N 모스 트랜지스터(MN2)의 소오스는 접지전압단에 접속된다.A digital signal video signal is input to the gate of the N MOS transistor MN2, and the drain of the N MOS transistor MN2 is connected to a source of the N MOS transistor N2, which will be described later, and the N MOS transistor. The source of MN2 is connected to the ground voltage terminal.

그리고, 상기 N 모스 트랜지스터(MN3)의 게이트에는 디지탈신호화된 비디오 신호가 입력되고, 그 N 모스 트랜지스터(MN3)의 드레인은 후술하는 N 모스 트랜지스터(N3)의 소오스에 접속되며, 그 N 모스 트랜지스터(MN3)의 소오스는 접지전압단에 접속된다.A digital signal video signal is input to the gate of the N MOS transistor MN3, and the drain of the N MOS transistor MN3 is connected to a source of the N MOS transistor N3, which will be described later. The source of MN3 is connected to the ground voltage terminal.

참조부호 IV1, IV2는 상기 N 모스 트랜지스터(MN1)의 스위칭상태에 따라 전압안정화 및 전압변화에 따른 전류비를 결정하는 전류비 결정수단으로서의 인버터를 나타내는데, 그 인버터(IV1)의 입력단은 상기 파워 P 모스 트랜지스터(MP1)의 드레인과 N 모스 트랜지스터(MN1)의 드레인 사이의 노드(P1)에 접속되고, 그 인버터(IV1)의 출력단은 후술하는 N 모스 트랜지스터(N2)의 게이트에 접속된다. 또한, 그 인버터(IV1)의 소정의 입력단으로는 동작전원(VDD)이 인가되는데, 그 동작전원단 사이에는 전류제한소자로서의 저항(R1)이 접속되어 있다.Reference numerals IV1 and IV2 denote inverters as current ratio determining means for determining the current ratio according to voltage stabilization and voltage change according to the switching state of the N MOS transistor MN1, and an input terminal of the inverter IV1 is the power P. The node P1 is connected between the drain of the MOS transistor MP1 and the drain of the N MOS transistor MN1, and the output terminal of the inverter IV1 is connected to the gate of the N MOS transistor N2 described later. In addition, an operating power supply V DD is applied to a predetermined input terminal of the inverter IV1, and a resistor R1 as a current limiting element is connected between the operating power supply terminals.

그리고, 상기 인버터(IV2)의 입력단은 상기 파워 P 모스 트랜지스터(MP1)의 드레인과 N 모스 트랜지스터(MN1)의 드레인 사이의 노드(P1)에 접속되고, 그 인버터(IV2)의 출력단은 후술하는 N 모스 트랜지스터(N3)의 게이트에 접속된다. 또한, 그 인버터(IV2)의 소정의 입력단으로는 동작전원(VDD)이 인가되는데, 그 동작전원단 사이에는 전류제한소자로서의 저항(R2)이 접속되어 있다.The input terminal of the inverter IV2 is connected to the node P1 between the drain of the power P MOS transistor MP1 and the drain of the N MOS transistor MN1, and the output terminal of the inverter IV2 is N described later. It is connected to the gate of the MOS transistor N3. In addition, an operating power supply V DD is applied to a predetermined input terminal of the inverter IV2, and a resistor R2 as a current limiting element is connected between the operating power supply terminals.

참조부호 N2, N3는 상기 인버터(IV1, IV2)의 출력신호에 따라 온/오프스위칭 되어 상기 N 모스 트랜지스터(MN2, MN3)를 통한 전류패스를 형성하는 전류패스 형성수단으로서의 N 모스 트랜지스터를 나타내는데, 그 N 모스 트랜지스터(N2)는 상기 파워 P 모스 트랜지스터(MP2)의 드레인과 상기 N 모스 트랜지스터(MN2)의 드레인 사이에 설치되고, 그 N 모스 트랜지스터(N3)는 상기 파워 P 모스 트랜지스터(MP3)의 드레인과 상기 N 모스 트랜지스터(MN3)의 드레인 사이에 설치된다.Reference numerals N2 and N3 denote NMOS transistors as current path forming means for switching on / off according to output signals of the inverters IV1 and IV2 to form current paths through the N MOS transistors MN2 and MN3. The N MOS transistor N2 is provided between the drain of the power P MOS transistor MP2 and the drain of the N MOS transistor MN2, and the N MOS transistor N3 is formed of the power P MOS transistor MP3. It is provided between the drain and the drain of the N MOS transistor MN3.

참조부호 N1은 상기 캐소드(12)의 하단 및 접지전압단 사이에 결선되어 클리어신호의 입력에 따라 캐소드(12)의 플로팅(floating) 상태를 방지하는 플로팅방지 수단으로서의 파워 N 모스 트랜지스터를 나타내는데, 그 파워 N 모스 트랜지스터(N1)의 게이트로는 클리어신호(한 프레임의 스캔동작을 종료한 후에 패널전체를 접지시킬 때 발생되는 신호임)가 입력되고 그 파워 N 모스 트랜지스터(N1)의 드레인은 상기 노드(P4)에 접속되며 그 파워 N 모스 트랜지스터(N1)의 소오스는 접지전압단에 접속된다.Reference numeral N1 denotes a power N MOS transistor as a floating prevention means connected between the lower end of the cathode 12 and the ground voltage terminal to prevent the floating state of the cathode 12 in response to the input of a clear signal. A clear signal (a signal generated when the entire panel is grounded after the completion of one frame scan operation) is input to the gate of the power N MOS transistor N1, and the drain of the power N MOS transistor N1 is the node. It is connected to P4, and the source of the power N MOS transistor N1 is connected to the ground voltage terminal.

여기서, 캐소드(12)로 방출되는 전자량은 상기 N 모스 트랜지스터(MN1, N2, N3)의 채널폭의 크기에 따라 조절된다.Here, the amount of electrons emitted to the cathode 12 is adjusted according to the size of the channel width of the N MOS transistors MN1, N2, and N3.

그리고, 본 발명의 실시예에서는 상기 인버터(IV1,IV2)로 인가되는 동작전압(VDD) 및 저항(R1, R2)의 저항값 변화에 따라 출력되는 전자량을 임의적으로 조절할 수 있도록 하였다.In the exemplary embodiment of the present invention, the amount of electrons output can be arbitrarily adjusted according to the change in the operating voltage V DD applied to the inverters IV1 and IV2 and the resistance values of the resistors R1 and R2.

한편, 본 발명의 실시예에서는 파워 P 모스 트랜지스터를 3개로 하였으나, 필요에 따라서는 그 수를 가감시킬 수 있고, 그럴 경우 각 파워 P 모스 트랜지스터 하단의 트랜지스터의 수 역시 가감시켜야 된다.On the other hand, in the embodiment of the present invention, three power P MOS transistors are used, but the number can be added or subtracted if necessary, and in this case, the number of transistors under each power P MOS transistor must also be added or decreased.

이어, 상기와 같이 구성된 본 발명의 실시예에 따른 전계 방출 표시기의 셀 구동회로의 작용에 대해 설명하면 다음과 같다.Next, the operation of the cell driving circuit of the field emission indicator according to the embodiment of the present invention configured as described above is as follows.

한 프레임이 끝나고 후속 프레임을 시작할 때 클리어신호(예컨대, 소정시간(△t)동안만 하이레벨을 유지하는 신호)가 파워 N 모스 트랜지스터(N1)의 게이트로 인가된다. 그에 따라, 그 파워 N 모스 트랜지스터(N1)가 그 소정시간(△t)동안에 턴온되어 패널전체를 접지시키게 된다.When one frame ends and a subsequent frame starts, a clear signal (for example, a signal that maintains a high level only for a predetermined time? T) is applied to the gate of the power N MOS transistor N1. As a result, the power N MOS transistor N1 is turned on during the predetermined time DELTA t to ground the entire panel.

그 클리어신호가 로우레벨로 된 후에 N 모스 트랜지스터(MN1)만을 턴온시키게 되면 노드(P1)에서 갖는 전류값(I1)은 제3(a)도에 나타낸 바와 같이 되고, 그 전류값(I1)은 접지로 바이패스된다. 그에 따라 캐소드(12)에서는 그 전류값(I1)에 상응하는 전자를 방출시키게 된다.If only the N-MOS transistor MN1 is turned on after the clear signal has reached a low level, the current value I1 of the node P1 is as shown in FIG. 3 (a), and the current value I1 is Bypassed to ground. Accordingly, the cathode 12 emits electrons corresponding to the current value I1.

그리고, 상기 N 모스 트랜지스터(MN1)가 턴온됨에 따라 인버터(IV1, IV2)의 출력신호는 하이레벨이 되고, 그에 따라 N 모스 트랜지스터(N2, N3)가 턴온되는데, 이때 N 모스 트랜지스터(MN2)가 턴온되었을 경우 그 트랜지스터(MN2)를 통해 접지전압단으로 바이패스는 전류값(I2)은 제3(a)도에 나타낸 바와 같이 되므로, 캐소드(12)에서는 그 전류값(I2)에 상응하는 전자를 방출시키게 된다.As the N MOS transistor MN1 is turned on, the output signals of the inverters IV1 and IV2 become high level, so that the N MOS transistors N2 and N3 are turned on, whereby the N MOS transistor MN2 is turned on. When turned on, the current value I2 is bypassed through the transistor MN2 to the ground voltage terminal as shown in FIG. 3 (a). Therefore, the cathode 12 has an electron corresponding to the current value I2. Will be released.

한편, 상기 N 모스 트랜지스터(MN1)가 턴온된 후 N 모스 트랜지스터(MN3)가 턴온되었을 경우 그 트랜지스터(MN3)를 통해 접지전압단으로 바이패스되는 전류값(I3)는 제3(a)도에 나타낸 바와 같이 되므로, 캐소드(12)에서는 그 전류값(I3)에 상응하는 전자를 방출시키게 된다.On the other hand, when the N MOS transistor MN3 is turned on after the N MOS transistor MN1 is turned on, the current value I3 bypassed to the ground voltage terminal through the transistor MN3 is shown in FIG. 3 (a). As shown, the cathode 12 emits electrons corresponding to the current value I3.

만약, 상기 N 모스 트랜지스터(MN1, MN2, MN3)가 모두 턴온되었을 경우에는 노드(P4)에서 갖는 전류값(I4)은 제3(b)도에 나타낸 바와 같이 되므로, 캐소드(12)에서는 그 전류값(I4)에 상응하는 전자를 방출시키게 된다.If all of the N MOS transistors MN1, MN2, and MN3 are turned on, the current value I4 of the node P4 becomes as shown in FIG. 3 (b). It will emit electrons corresponding to the value I4.

여기서, 상기 인버터(IV1, IV2)에서는 동작전압(VDD) 및 저항(R1,R2)의 값의 변화에 따라 출력되는 신호(예컨대, 전압성분임)에 변화가 생기고, 그로 인해 N 모스 트랜지스터(N2, N3)의 게이트 입력에 전압변화가 발생하여 전류량의 변화를 일으키게 된다.Here, in the inverters IV1 and IV2, a change occurs in an output signal (for example, a voltage component) according to a change in the values of the operating voltages V DD and the resistors R1 and R2. As a result, an NMOS transistor ( A voltage change occurs at the gate inputs of N2 and N3 to cause a change in the amount of current.

이상 설명한 바와 같은 본 발명에 의하면, 모스 트랜지스터의 채널값을 조절하여 캐소드에 흐르는 전류값의 다단계 조절이 가능하고, 캐소드의 플로팅상태를 방지할 수 있으며, 동작전압이나 저항을 이용하여 전류값의 임의적인 셋업이 가능할 뿐만 아니라 캐소드 팁의 불균일적인 기하학적 구조에 대하여 보상이 가능하게 된다.According to the present invention as described above, it is possible to adjust the channel value of the MOS transistor to control the multi-step of the current flowing through the cathode, to prevent the floating state of the cathode, and to arbitrarily change the current value by using an operating voltage or a resistor. Not only is the in setup possible, but also the compensation for the non-uniform geometry of the cathode tip.

본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.The present invention is not limited only to the above-described embodiments, but may be modified and modified without departing from the scope of the present invention.

Claims (8)

애노드와 게이트 및 캐소드를 갖춘 전계 방출 소자를 구비한 전계 방출 표시기에 있어서, 상기 캐소드의 하단에 일정한 채널폭을 갖고 연결된 복수개의 스위칭수단과, 입력되는 비디오신호에 따라 상기 복수개의 스위칭수단의 개폐를 결정하는 복수개의 스위칭결정수단과, 상기 복수개의 스위칭수단 및 상기 복수개의 스위칭결정수단중에서 첫 번째 스위칭수단 및 첫 번째 스위칭결정수단 사이의 노드에 결선되어 상기 첫 번째 스위칭결정수단의 스위칭상태에 따라 전압안정화 및 전압변화에 따른 전류비를 결정하는 복수의 전류비 결정수단과, 상기 복수의 전류비 결정수단의 출력신호에 따라 온/오프스위칭되어 상기 복수개의 스위칭결정수단을 통한 전류패스를 형성하는 복수의 전류패스 형성수단 및, 상기 캐소드의 하단 및 접지전압단 사이에 결선되어 클리어신호의 입력에 따라 상기 캐소드의 플로팅상태를 방지하는 플로팅방지수단을 구비한 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.A field emission indicator having a field emission element having an anode, a gate and a cathode, the field emission indicator comprising: a plurality of switching means connected to a lower end of the cathode with a constant channel width, and the switching of the plurality of switching means in accordance with an input video signal. A plurality of switching determining means for determining, and a plurality of switching means and a node between the first switching means and the first switching determining means among the plurality of switching determining means, and according to the switching state of the first switching determining means. A plurality of current ratio determination means for determining a current ratio according to stabilization and voltage change, and a plurality of current ratio determination means for switching on / off according to output signals of the plurality of current ratio determination means to form a current path through the plurality of switching determination means Means for forming a current path between the lower end of the cathode and the ground voltage terminal. Is the cell drive circuit for a field emission display, characterized in that depending on the input of the clear signal comprising a floating preventing means for preventing the floating of the cathode. 제1항에 있어서, 상기 복수개의 스위칭수단은 각각 파워 P 모스 트랜지스터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.The cell driving circuit of claim 1, wherein each of the plurality of switching means comprises a power P MOS transistor. 제1항에 있어서, 상기 복수개의 스위칭결정수단은 각각 N 모스 트랜지스터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.The cell driving circuit of a field emission indicator according to claim 1, wherein said plurality of switching determining means each comprises an NMOS transistor. 제1항에 있어서, 상기 복수의 전류비 결정수단은 각각 인버터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.The cell driving circuit of a field emission indicator according to claim 1, wherein said plurality of current ratio determining means each comprises an inverter. 제1항에 있어서, 상기 복수의 전류패스 형성수단은 각각 N 모스 트랜지스터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.The cell driving circuit of claim 1, wherein each of the plurality of current path forming means comprises N MOS transistors. 제1항에 있어서, 상기 플로팅방지수단은 단일의 파워 N 모스 트랜지스터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.2. The cell driving circuit of claim 1, wherein the floating preventing means comprises a single power N MOS transistor. 제1항에 있어서, 상기 복수의 전류비 결정수단의 동작전원단에는 전류 제한소자가 구비된 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.The cell driving circuit of a field emission indicator according to claim 1, wherein a current limiting element is provided at an operating power supply terminal of said plurality of current ratio determining means. 제7항에 있어서, 상기 전류 제한소자는 저항으로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.8. The cell driving circuit of claim 7, wherein the current limiting element is made of a resistor.
KR1019970050602A 1997-09-30 1997-09-30 Cell driving circuit of field emission display device KR100250438B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050602A KR100250438B1 (en) 1997-09-30 1997-09-30 Cell driving circuit of field emission display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050602A KR100250438B1 (en) 1997-09-30 1997-09-30 Cell driving circuit of field emission display device

Publications (2)

Publication Number Publication Date
KR19990028055A KR19990028055A (en) 1999-04-15
KR100250438B1 true KR100250438B1 (en) 2000-04-01

Family

ID=19522106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050602A KR100250438B1 (en) 1997-09-30 1997-09-30 Cell driving circuit of field emission display device

Country Status (1)

Country Link
KR (1) KR100250438B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101359890B1 (en) * 2011-12-20 2014-02-10 주식회사 티엘아이 LED Lighting System for Improving Voltage Current non-harmony

Also Published As

Publication number Publication date
KR19990028055A (en) 1999-04-15

Similar Documents

Publication Publication Date Title
KR101391813B1 (en) Display device and control circuit for a light modulator
US8111222B2 (en) Method of improving the output uniformity of a display device
US7336246B2 (en) Display apparatus, display method and method of manufacturing a display apparatus
KR100968252B1 (en) Method for sensing a light emissive element in an active matrix display pixel cell, an active matrix display device and a pixel cell in the active matrix display device
KR100296113B1 (en) ElectroLuminescent Display
US6535185B2 (en) Active driving circuit for display panel
US20060082528A1 (en) Organic light emitting diode circuit having voltage compensation function and method for compensating
US20100177075A1 (en) Electroluminescent display devices
KR100599497B1 (en) Pixel circuit of active matrix oled and driving method thereof and display device using pixel circuit of active matrix oled
JP2006500610A (en) Matrix display element with photosensitive element
US7336251B2 (en) Image display device and luminance correcting method thereof
JP2002175046A (en) Image display device
US8059072B2 (en) Pixels, display devices utilizing same, and pixel driving methods
KR100462084B1 (en) Method and apparatus for gray scale modulation of matrix display
KR100250422B1 (en) Cell driving device of field emission display device
KR100250438B1 (en) Cell driving circuit of field emission display device
KR19990016197A (en) Field emission display
US7132862B2 (en) Analog buffer and method for driving the same
KR20000001695A (en) Apparatus for driving cathode of electric-field emission display
TWI399714B (en) Driving apparatus and driving method for a bipolar field emission display
KR100262335B1 (en) Emitter driving circuit of field emission display device
KR20000001694A (en) Circuit for driving electric-field emission display
KR100288101B1 (en) Cell driving circuit for field emission display
KR20000001691A (en) Circuit for driving cell of electric-field emission display
KR20000001696A (en) Circuit for driving cathode of electric-field emission display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee