KR100250427B1 - 전계 방출 표시기의 캐소드 구동장치 - Google Patents

전계 방출 표시기의 캐소드 구동장치 Download PDF

Info

Publication number
KR100250427B1
KR100250427B1 KR1019970050601A KR19970050601A KR100250427B1 KR 100250427 B1 KR100250427 B1 KR 100250427B1 KR 1019970050601 A KR1019970050601 A KR 1019970050601A KR 19970050601 A KR19970050601 A KR 19970050601A KR 100250427 B1 KR100250427 B1 KR 100250427B1
Authority
KR
South Korea
Prior art keywords
signal
pulse generator
pulse
shift register
latch
Prior art date
Application number
KR1019970050601A
Other languages
English (en)
Other versions
KR19990028054A (ko
Inventor
현창호
Original Assignee
김영남
오리온전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기주식회사 filed Critical 김영남
Priority to KR1019970050601A priority Critical patent/KR100250427B1/ko
Publication of KR19990028054A publication Critical patent/KR19990028054A/ko
Application granted granted Critical
Publication of KR100250427B1 publication Critical patent/KR100250427B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 캐소드 구동에 따른 신호 제공시 각각 상이한 펄스폭의 신호를 제공하여 캐소드를 구동시킴으로써 동작주파수가 낮고 다단계 화면계조처리가 가능하도록 된 전계 방출 표시기의 캐소드 구동장치를 제공하기 위한 것이다.
이를 위해 본 발명은, 외부에서 입력되는 데이터를 제2타이밍신호에 따라 순차적으로 쉬프팅하는 쉬프트 레지스터와, 상기 쉬프트 레지스터로부터 순차적으로 입력되는 데이터를 일시적으로 저장/출력하는 래치와, 상기 래치에서 제공되는 다수의 데이터 각각에 대하여 소정의 펄스폭을 제공하는 펄스발생부 및, 상기 펄스발생부로부터의 펄스신호를 기초로 하여 패널의 각 픽셀로 방출되는 전자량을 조절하는 출력구동부를 구비함으로써, PWM방식에 비해 동작주파수가 낮고, PAM 방식에 비해 최종단 회로의 구성이 단순하며 다단계 화면계조처리가 용이하다.

Description

전계 방출 표시기의 캐소드 구동장치
본 발명은 전계 방출 표시기의 캐소드 구동장치에 관한 것으로, 보다 상세하게는 복수의 캐소드단 구동에 있어서 각 캐소드단에 인가되는 신호의 펄스를 조절하여 화면계조처리를 행하도록 한 전계 방출 표시기의 캐소드 구동장치에 관한 것이다.
전계 방출 표시기(Field Emission Display)는 캐소드, 게이트, 애노드의 구조를 갖고 있으며, 각 구조에 대해서는 행과 열의 구동회로로 나누어 구동이 가능하다.
이러한 전계 방출 표시기를 포함한 모든 평판 디스플레이의 구동방법으로는 PWM(Pulse Width Modulation)방식과 PAM(Pulse Amplitude Modulation)방식이 있다.
PWM 방식은 출력되는 펄스폭을 변조하여 화면계조처리를 행하는 방식으로서, 비디오 콘트롤러로부터 데이터의 빠른 어드레스 신호 생성을 위하여 고속의 동작주파수가 필요하고 펄스폭 변조를 위한 복잡한 제어로직이 필요한 단점이 있다.
PAM 방식은 출력되는 전압이나 전류레벨 변조를 하는 구동방식으로서, 전압이나 전류를 분압하기 위한 별도의 회로가 필요한 단점이 있다.
따라서 본 발명은 상기한 사정을 감안하여 이루어진 것으로, 캐소드 구동에 따른 신호 제공시 각각 상이한 펄스폭의 신호를 제공하여 캐소드를 구동시킴으로써 동작주파수가 낮고 다단계 화면계조처리가 가능하도록 된 전계 방출 표시기의 캐소드 구동장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 외부에서 입력되는 데이터를 제2 타이밍신호에 따라 순차적으로 쉬프팅하는 쉬프트 레지스터와, 이 쉬프트 레지스터로부터 순차적으로 입력되는 데이터를 일시적으로 저장/출력하는 래치와, 이 래치에서 제공되는 다수의 데이터 각각에 대하여 소정의 펄스폭을 제공하는 펄스발생부 및, 이 펄스발생부로부터의 펄스신호를 기초로 하여 패널의 각 픽셀로 방출되는 전자량을 조절하는 출력구동부를 구비한 전계 방출 표시기의 캐소드 구동장치가 제공된다.
제1도는 본 발명의 실시예 설명을 위해 채용된 전계 방출 표시기 구동장치의 블럭구성도.
제2도는 제1도에 도시된 캐소드 구동수단의 내부구성도.
제3도는 제2도에 도시된 펄스발생부의 내부구성도.
제4도는 제3도에 도시된 펄스 생성기의 내부구성도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 비디오 콘트롤러 12 : 타이밍 발생부
14 : 비디오 메모리 16 : 게이트 구동부
18 : 캐소드 구동수단 20 : 패널
22 : 쉬프트 레지스터 24 : 래치
26 : 펄스발생부 28 : 출력구동부
30 : 펄스 생성기 32a-32n : 멀티플렉서
34a~34n : 논리소자(엔드 게이트)
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
제1도는 본 발명의 실시예 설명을 위해 채용된 전계 방출 표시기 구동장치의 블럭구성도로서, 비디오 콘트롤러(10)는 해당 전계 방출 표시기의 전체적인 화면계조처리동작을 제어하고, 타이밍 발생부(12)는 그 비디오 콘트롤러(10)의 제어신호에 의해 제1~제3타이밍 신호를 출력하며, 비디오 메모리(14)는 외부에서 입력되는 비디오 데이터를 상기 비디오 콘트롤러(10)의 제어하에 소정 비트(본 발명의 실시예에서는 4비트)의 데이터화하여 출력한다.
게이트 구동부(16)는 상기 비디오 콘트롤러(10)로부터 입력되는 제어신호를 받아 게이트를 스캔하기 위한 신호를 발생시키게 되는데, 통상적으로 그 게이트 구동부(16)는 비디오 콘트롤러(10)로부터 입력된 캐리신호를 받아서 순차적인 신호를 주기적으로 발생시키는 쉬프트 레지스터와, 고전압 구동부(100V 이상)의 저전압 구동부(5V)사이의 정상적인 전압레벨 천이를 행하는 레벨 쉬프터 및 쉬프트 레지스터로부터 입력되는 저전압신호를 받아 패널(20) 구동을 위한 100V 이상 높은 전압을 게이트단에 전달하는 고전압 구동회로로 구성된다.
캐소드 구동수단(18)은 상기 비디오 메모리(14)로부터 입력된 4비트의 데이터(비디오 신호)를 패널(20)의 각 픽셀에 전달한다.
여기서, 상기 캐소드 구동수단(18)은 제2도에 도시된 바와 같이 상기 비디오 메모리(14)로부터 입력되는 데이터(data)를 타이밍 발생부(12)로부터의 제2타이밍신호(T2)에 따라 순차적으로 쉬프팅하는 쉬프트 레지스터(22)와, 이 쉬프트 레지스터(22)로부터 순차적으로 입력되는 데이터를 일시적으로 저장/출력하는 래치(24) 및, 이 래치(24)에서 제공되는 다수의 데이터 각각에 대하여 소정의 펄스폭을 제공하는 펄스발생부(26) 및, 이 펄스발생부(26)로부터의 펄스신호를 기초로 하여 패널(20)의 각 픽셀로 방출되는 전자량을 조절하는 출력구동부(28)를 구비한다.
그리고, 상기 펄스발생부(26)는 제3도에 도시된 바와 같이 비디오 콘트롤러(10)로부터의 제어신호 및 타이밍 발생부(12)로부터의 제3타이밍신호(T3)를 입력받아 펄스폭이 상호 다른 소정 갯수(본 발명의 실시예에서는 16개)의 펄스신호를 생성하는 펄스 생성기(30)와, 이 펄스 생성기(30)의 출력단에 상호 병렬로 접속되어 펄스 생성기(30)로부터의 펄스 신호를 입력받음과 더불어 상기 래치(24)로부터의 출력신호들(A1~An)중에서 일대일 접속된 해당 출력라인의 신호(예컨대, 4비트 신호임)를 선택신호로서 입력받아 현재 입력된 펄스신호를 멀티플렉싱하는 복수의 멀티플렉서(32a~32n)및, 그 복수의 멀티플렉서(32a~32n)의 출력단에 일대일로 접속되어 비디오 콘트롤러(10)로부터의 인에이블신호(ena)의 입력여부에 따라 해당 멀티플렉서로부터의 신호를 출력구동부(28)로 출력하는 다수의 논리소자(34a~34n;엔드 게이트)를 구비한다.
상기 펄스 생성기(30)는 제4도에 도시된 바와 같이 다수의 D플립플롭(30a~30n)으로 이루어지는데, 선행 D플립플롭의 출력신호가 후속 D플립플롭의 입력단(D)으로 인가되는 형태로 상호 접속된다.
즉, 펄스 생성기(30)는 비디오 콘트롤러(10)로부터의 제어신호 및 타이밍 발생부(12)로부터의 제3타이밍신호(T3)가 제1D플립플롭(30a)으로 입력되어 소정폭의 펄스신호(1비트임)화되어 후단의 멀티플렉서측으로 인가되고, 그 출력되는 신호는 또한 후속 D플립플롭(30b)의 입력단(D)으로 입력되어 소정폭의 펄스신호(1비트임; 예컨대 선행의 펄스신호에 비해 펄스폭이 넓음)화되어 후단의 멀티플렉서측으로 인가됨과 더불어 후속의 D플립플롭으로 인가되는 형태를 취하게 된다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 전계 방출 표시기의 캐소드 구동장치의 작용에 대해 설명하면 다음과 같다.
일단, 비디오 메모리(14)로부터의 4비트 데이터(비디오 신호) 및 타이밍 발생부(12)로부터의 제2타이밍신호(T2)가 캐소드 구동수단(18)내의 쉬프트 레지스터(22)로 입력되면 그 쉬프트 레지스터(22)에서는 그 4비트 데이터를 제2타이밍신호(T2)에 따라 순차적으로 쉬프팅하여 래치(24)로 전송하고, 그 래치(24)에서는 입력되는 데이터(비디오 신호)를 일시적으로 저장한 후 펄스발생부(26)로 인가하게 된다.
그 펄스발생부(26)내의 펄스 생성기(30)에서는 비디오 콘트롤러(10)로부터의 제어신호와 타이밍 발생부(12)로부터의 제3타이밍신호(T3)에 의해 소정갯수(예컨대 16개 정도; 펄스록이 각각 상이함)의 펄스를 생성하여 후단의 멀티플렉서(32a~32n)로 인가하게 되고, 그 각각의 멀티플렉서(32a~32n)는 상기 래치(24)의 출력라인중의 한 라인과 일대일로 접속되어 있기 때문에 해당 출력라인으로부터의 신호(A1~An; 4비트임)를 선택신호로서 입력받아 현재 입력된 펄스 생성기(30)로부터의 신호를 멀티플렉싱하여 후단의 앤드 게이트(34a~34n)로 전송하며, 그 앤드 게이트(34a~34n)는 비디오 콘트롤러(10)로부터의 인에이블신호(ena)가 입력되면 현재 입력된 신호를 출력구동부(28)로 인가한다.
여기서, 상기 멀티플렉서(32a~32n)에서 출력되는 신호는 상호 상이한 펄스폭을 유지한다.
그 출력회로부(28)에서는 상기 펄스발생부(26)로부터의 신호를 기초로 하여 패널(20)의 각 픽셀에 대한 화면계조처리를 행하게 된다.
이상 설명한 바와 같은 본 발명에 의하면, PWM방식에 비해 동작주파수가 낮고, PAM방식에 비해 최종단 회로의 구성이 단순하며 다단계 화면계조처리가 용이하다.
본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.

Claims (4)

  1. 외부에서 입력되는 데이터를 제2타이밍신호에 따라 순차적으로 쉬프팅하는 쉬프트 레지스터와, 상기 쉬프트 레지스터로부터 순차적으로 입력되는 데이터를 일시적으로 저장/출력하는 래치와, 상기 래치에서 제공되는 다수의 데이터 각각에 대하여 소정의 펄스폭을 제공하는 펄스발생부 및, 상기 펄스발생부로부터의 펄스신호를 기초로 하여 패널의 각 픽셀로 방출되는 전자량을 조절하는 출력구동부를 구비하는 것을 특징으로 하는 전계 방출 표시기의 캐소드 구동장치.
  2. 제1항에 있어서, 상기 펄스발생부는 비디오 콘트롤러로부터의 제어신호 및 타이밍 발생부로부터의 제3타이밍 신호를 입력받아 소정 갯수의 펄스를 생성하는 펄스 생성기와, 상기 펄스 생성기의 출력단에 상호 병렬로 접속되어 상기 펄스 생성기로부터의 펄스를 상기 래치에서 출력되는 출력신호들중의 해당 출력신호에 따라 멀티플렉싱하는 복수의 멀티플렉서 및, 상기 복수의 멀티플렉서의 출력단에 일대일로 접속되어 인에이블신호의 입력여부에 따라 해당 멀티플렉서로부터의 신호를 출력하는 다수의 논리소자를 구비하는 것을 특징으로 하는 전계 방출 표시기의 캐소드 구동장치.
  3. 제2항에 있어서, 상기 펄스 생성기는 상호 연결된 다수개의 D플립플롭으로 구성된 것을 특징으로 하는 전계 방출 표시기의 캐소드 구동장치.
  4. 제2항에 있어서, 상기 다수의 논리소자는 각각 앤드 게이트인 것을 특징으로 하는 전계 방출 표시기의 캐소드 구동장치.
KR1019970050601A 1997-09-30 1997-09-30 전계 방출 표시기의 캐소드 구동장치 KR100250427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050601A KR100250427B1 (ko) 1997-09-30 1997-09-30 전계 방출 표시기의 캐소드 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050601A KR100250427B1 (ko) 1997-09-30 1997-09-30 전계 방출 표시기의 캐소드 구동장치

Publications (2)

Publication Number Publication Date
KR19990028054A KR19990028054A (ko) 1999-04-15
KR100250427B1 true KR100250427B1 (ko) 2000-04-01

Family

ID=19522105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050601A KR100250427B1 (ko) 1997-09-30 1997-09-30 전계 방출 표시기의 캐소드 구동장치

Country Status (1)

Country Link
KR (1) KR100250427B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047997A (ja) * 2004-06-30 2006-02-16 Canon Inc 変調回路、駆動回路および出力方法

Also Published As

Publication number Publication date
KR19990028054A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5754156A (en) LCD driver IC with pixel inversion operation
US7119773B2 (en) Apparatus and method for controlling gray level for display panel
CN110570810B (zh) 一种显示面板的驱动装置和驱动方法
US11710446B2 (en) LED driving device and LED driving method
KR100662985B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
US20030117420A1 (en) Image display apparatus and method
KR100559266B1 (ko) 표시 장치
US7612743B2 (en) Electron emission display (EED) with decreased signal distortion and method of driving EED
KR100250427B1 (ko) 전계 방출 표시기의 캐소드 구동장치
KR100707634B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
US5644328A (en) Apparatus and method for operating groups of led display pixels in parallel to maximize active time
US7471050B2 (en) Organic EL drive circuit and organic EL display device
KR100250426B1 (ko) 전계 방출 표시기의 캐소드 구동장치
KR100629582B1 (ko) 데이터 집적회로와 이를 이용한 발광 표시장치
JP4595177B2 (ja) マトリクス型表示装置
US20020063672A1 (en) Method of gray scale generation for displays using a sample and hold circuit with discharge
KR20000034675A (ko) 전계방출 표시기의 구동장치
KR100262332B1 (ko) 평판디스플레이구동장치
JP2000276095A (ja) マトリクス型表示装置
KR100629590B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치
RU2067320C1 (ru) Устройство отображения информации
KR20010039021A (ko) 전계방출 표시기의 구동장치
KR100603275B1 (ko) 전계발광 표시 패널의 구동방법 및 회로
KR20200090018A (ko) 소스 데이터의 비트수의 증가가 가능한 마이크로 led 드라이버
JPH07261694A (ja) 蛍光表示管駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee