KR100249846B1 - Epitaxial layer structure of compound semiconductor for high heat dissipation - Google Patents

Epitaxial layer structure of compound semiconductor for high heat dissipation Download PDF

Info

Publication number
KR100249846B1
KR100249846B1 KR1019970069506A KR19970069506A KR100249846B1 KR 100249846 B1 KR100249846 B1 KR 100249846B1 KR 1019970069506 A KR1019970069506 A KR 1019970069506A KR 19970069506 A KR19970069506 A KR 19970069506A KR 100249846 B1 KR100249846 B1 KR 100249846B1
Authority
KR
South Korea
Prior art keywords
substrate
epitaxial
heat dissipation
compound semiconductor
layer
Prior art date
Application number
KR1019970069506A
Other languages
Korean (ko)
Other versions
KR19990050387A (en
Inventor
이재진
김민건
편광의
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970069506A priority Critical patent/KR100249846B1/en
Publication of KR19990050387A publication Critical patent/KR19990050387A/en
Application granted granted Critical
Publication of KR100249846B1 publication Critical patent/KR100249846B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides

Abstract

화합물 반도체 소자 또는 단일칩 마이크로웨이브 집적회로를 제작할 때 이용되는 에피택셜 기판 구조가 개시된다. 본 발명은 기판 위에 제일 먼저 질화 알루미늄을 수천 옹스트롱에서 1마이크로 미터 두께까지 성장한 후, 원하는 에피택셜 층을 성장한 것으로 삽입 된 질화알루미늄 층은 소자 동작시 방열 판의 역할을 하도록 하여 소자가 안정적으로 동작하게 함은 물론 제조 공정을 줄여서 생산 원가를 낮추는 효과를 보는 데 있다.An epitaxial substrate structure for use in fabricating compound semiconductor devices or single chip microwave integrated circuits is disclosed. According to the present invention, aluminum nitride is first grown on a substrate from thousands of angstroms to 1 micrometer thick, and then the desired epitaxial layer is grown. In addition, the manufacturing cost is reduced by reducing the manufacturing process.

Description

열방출용 화합물반도체 에피택셜 기판Compound Semiconductor Epitaxial Substrate for Heat Dissipation

화합물반도체는 일반적으로 실리콘보다 열전도율이 나빠서 소자 제작 후 소자 동작을 하는 동안 열 방출을 원활히 하기 위해 기판을 100∼200 마이크로 미터 만 남기고 연마해 낸다. 본 발명에서는 에피택셜 기판 성장시 소자구조의 에피택셜 층을 형성하기 전에 기판에 열방출 율이 우수할 뿐만 아니라 다른 화합물 반도체 와도 에피택셜 성장이 되는 방열층을 형성함으로써, 동작되는 소자에서 발생하는 열을 효과적으로 방출할 수 있는 에피택셜 기판 구조를 제공하는 데 목적이 있다.Compound semiconductors generally have a lower thermal conductivity than silicon, so that the substrate is polished with only 100 to 200 micrometers left to facilitate heat dissipation during device operation after fabrication. In the present invention, the heat generated in the device operated by forming a heat dissipation layer which not only has excellent heat release rate but also epitaxially grows with other compound semiconductors before forming the epitaxial layer of the device structure during epitaxial substrate growth. It is an object of the present invention to provide an epitaxial substrate structure capable of effectively emitting a.

본 발명은 소자 제작을 위한 에피택셜 층(epitaxial layer)을 구비한 화합물 반도체 기판에 관한 것으로서, 특히 소자에서 발생하는 열을 효과적으로 방출할 수 있도록 방열 기능 수단을 구비한 화합물반도체 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor substrate having an epitaxial layer for device fabrication, and more particularly to a compound semiconductor substrate having heat dissipation means for effectively dissipating heat generated in the device.

일반적으로, 화합물 반도체 소자 제작을 위한 기판은 제작 방법에 따라 크게 두가지로 대별될 수 있다. 그 하나는, 이온주입 방법을 이용하여 기판을 제작하는 것이고, 다른 하나는 에피택셜 성장을 이용한 에피택셜 기판을 사용하는 방법이다. 전술한 이온주입 방법은 에피택셜 기판에 비하여 가격이 저렴하고 대량 생산에 용이하다는 장점이 있으나, 공정이 복잡하다는 단점이 있다.In general, a substrate for manufacturing a compound semiconductor device may be roughly classified into two types according to a manufacturing method. One is to produce a substrate using an ion implantation method, and the other is to use an epitaxial substrate using epitaxial growth. The ion implantation method described above has the advantage of being inexpensive and easy for mass production compared to the epitaxial substrate, but has the disadvantage of complicated process.

한편, 에피택셜 기판은 이온주입 방법으로 제작된 기판보다 상대적으로 생산 단가가 비싸고 생산성(throughput)이 낮아 대량 생산에 제한적 요소가 많은 반면, 점차 화합물 반도체 소자가 소량 다품종화되고, 에피택셜 성장 방법도 개선이 되고 있어 생산 단가에 맞출 수 있는 기술로 발전되고 있다.On the other hand, epitaxial substrates are more expensive than substrates manufactured by ion implantation and have lower throughput, thus limiting mass production. It is improving and developing into a technology that can meet the production cost.

따라서, 향후 에피택셜 기판에 의한 MMIC(Microwave Monolithic Integrated Circuit) 제작도 이루어질 것으로 전망이 된다.Therefore, it is expected that the manufacturing of MMIC (Microwave Monolithic Integrated Circuit) by the epitaxial substrate will be made in the future.

일반적으로, 에피택셜 기판은 화합물반도체 반절연성 기판의 결함을 제거하기 위한 완충층과, 소자 동작을 위한 채널층 등으로 구성이 된다. 이러한 에피택셜 기판을 이용하여 소자 제작을 한 후 3인치 웨이퍼를 기준으로 할 때 600 마이크로 미터 두께의 하단 기판을 소자 동작 시에 발생하는 열을 효과적으로 패키지 기판에 방출하기 위하여 약 400에서 500 마이크로 미터 정도 두께를 연마하여 칩 크기로 자른 후 패키지하여 소자로서 동작을 시키고 있다.In general, an epitaxial substrate is composed of a buffer layer for removing defects of a compound semiconductor semi-insulating substrate, a channel layer for device operation, and the like. After fabricating the device using such an epitaxial substrate, about 400 to 500 micrometers is used to effectively dissipate the heat generated during the operation of the device to the package substrate with a 600 micrometer-thick bottom substrate based on a 3-inch wafer. The thickness is polished, cut into chip sizes, and then packaged to operate as an element.

그 이유는, 화합물 반도체 기판의 열 전달 특성이 매우 나쁘기 때문에 두께를 줄여 열 방출을 원활히 하여 소자를 지속적으로 동작시키도록 하는 것이다.The reason is that since the heat transfer characteristics of the compound semiconductor substrate are very poor, the thickness is reduced to facilitate heat dissipation so that the device is continuously operated.

본 발명에서는 반절연성 기판과 에피택셜 층과의 사이에 열 전달 특성이 우수한 방열 보조 기능을 부여하는 방열 수단을 개재시켜 에피택셜 기판을 제작함으로써, 소자 동작시 발생하는 열을 효과적으로 제거하여 소자의 동작을 원활히 할 수 있을 뿐 만 아니라 제작공정 중 연마공정을 생략할 수 있어서 공정비용을 절감할 수 있어 칩의 생산 원가를 낮출 수 있다.According to the present invention, an epitaxial substrate is manufactured through a heat dissipation means that provides a heat dissipation auxiliary function having excellent heat transfer characteristics between a semi-insulating substrate and an epitaxial layer, thereby effectively removing heat generated during operation of the device. Not only can it smoothly, but also the polishing process can be omitted during the manufacturing process, which can reduce the process cost and lower the production cost of the chip.

도 1 은 종래 기술에 의한 화합물반도체 에피택셜 기판구조를 개략적으로 도시한 단면도,1 is a cross-sectional view schematically showing a compound semiconductor epitaxial substrate structure according to the prior art;

도 2 는 본 발명에 따른 방열 기능 수단을 구비한 소자 제작용 화합물반도체 에피택셜 기판 구조를 도시한 단면도이다.2 is a cross-sectional view showing a compound semiconductor epitaxial substrate structure for device fabrication with heat dissipation means according to the present invention.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 ; 반절연성 기판One ; Semi-insulating board

2 ; 소자 제작용 에피택셜 층2 ; Epitaxial Layers for Device Fabrication

3 ; 소오스 4 ; 게이트3; Source 4; gate

5 ; 드레인 6 ; 방열층5; Drain 6; Heat dissipation layer

본 발명의 바람직한 실시예에 따르면,According to a preferred embodiment of the present invention,

반절연상 기판과, 이 기판 상에 성장된 복수의 에피택셜 층들로 구성되는 화합물반도체 소자 제작용 에피택셜 기판에 있어서,In the epitaxial substrate for compound semiconductor device fabrication consisting of a semi-insulating substrate and a plurality of epitaxial layers grown on the substrate,

소자 동작시 발생하는 열을 효과적으로 방출시키기 위하여, 상기 기판과 에피택셜 층과의 사이에 열 전도율이 우수한 방열 기능을 수행하는 방열수단을 포함하는 열 방출용 화합물반도체 에피택셜 기판구조가 제공된다.In order to effectively release the heat generated during the operation of the device, there is provided a heat dissipating compound semiconductor epitaxial substrate structure comprising a heat dissipation means for performing a heat dissipation function excellent in thermal conductivity between the substrate and the epitaxial layer.

바람직하게, 상기 방열 수단은, 방열을 위한 패기지를 구성하는 알루미나 보다 열 전도율이 약 85 배에 달하는 질화 알루미늄층으로 구성되는 것을 특징으로 한다.Preferably, the heat dissipation means is characterized in that the thermal conductivity of the aluminum nitride layer that is about 85 times higher than the alumina constituting the package for heat dissipation.

보다 바람직하게, 상기 질화 알루미늄층 대신에, 인듐 또는 갈륨이 첨가된 질화인듐 알루미늄 또는 질화갈륨 알루미늄 층을 사용하는 것을 특징으로 한다.More preferably, instead of the aluminum nitride layer, an indium aluminum nitride or gallium nitride aluminum layer to which indium or gallium is added is used.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 종래의 화합물반도체 소자 제작을 위한 에피택셜 기판의 구조를 도 1을 참조하여 간략히 설명한다. 도 1에서 참조부호 1은 도핑되지 않은 화합물반도체 반절연성 기판을 나타낸다. 상기 반절연성 기판(1) 상에는 소자 제작을 위한 에피택셜 층(2)이 형성되어 있으며, 상기 에피택셜 층(2) 상에는 트랜지스터의 소오스(3), 게이트(4) 및 드레인(5)이 형성되어 있다. 상기 에피택셜 층(2)은 복수의 층으로 구성되며, 통상적으로, 완충층, 활성층 및 캡층이 순차적으로 성장된다.First, the structure of an epitaxial substrate for fabricating a conventional compound semiconductor device will be briefly described with reference to FIG. 1. In FIG. 1, reference numeral 1 denotes an undoped compound semiconductor semi-insulating substrate. An epitaxial layer 2 for device fabrication is formed on the semi-insulating substrate 1, and a source 3, a gate 4, and a drain 5 of the transistor are formed on the epitaxial layer 2. have. The epitaxial layer 2 is composed of a plurality of layers, and typically, the buffer layer, the active layer and the cap layer are grown sequentially.

도 2 는 본 발명에 의한 에피택셜 기판의 구조를 도시한 것으로서, 용이한 설명을 위해, 종래기술과 대응하는 부분에 대해서는 동일 참조 부호를 부여하였으며, 그 설명은 약하기로 한다.FIG. 2 shows the structure of the epitaxial substrate according to the present invention. For ease of explanation, the same reference numerals are given to parts corresponding to the prior art, and the description thereof will be weak.

도 2에서, 참조부호 (1)은 반절연성 기판으로서, ∼107ohm.cm 이상의 고저항 기판이며, 통상 반절연성 갈륨비소(GaAs)를 사용한다. 상기 갈륨비소 기판(1) 상에 형성된 층 (6)은 소자 동작시 발생하는 열을 원활히 방출하기 위하여 열방출 특성이 우수한 방열층을 나타내고 있다. 상기 방열층(6)은 에피택시 장비로 에피택셜 층을 성장 할 때 같은 성장실에서 성장을 한다.In Fig. 2, reference numeral 1 denotes a semi-insulating substrate, which is a high-resistance substrate of ˜10 7 ohm cm or more, and typically uses semi-insulating gallium arsenide (GaAs). The layer 6 formed on the gallium arsenide substrate 1 exhibits a heat dissipation layer having excellent heat dissipation characteristics in order to smoothly dissipate heat generated during device operation. The heat dissipation layer 6 grows in the same growth chamber when the epitaxial layer is grown with epitaxy equipment.

참조부호 (2)는 두께가 약 1마이크로 미터 정도인 완충층(buffer layer)과, 단위 센티미터 체적 당 ∼1017개의 불순물을 도핑한 활성층(active layer) 및 단위 센티미터 체적 당 ∼1018개 이상의 불순물을 도핑하여 저항성 접촉 특성을 향상시키기 위한 캡층(cap layer)으로 구성되어 있다. 이러한 에피택셜 기판에 트랜지스터로 동작시키기 위하여, 소오스(3), 게이트(4) 및 드레인(5)을 차례로 형성 시킨다.Reference numeral 2 denotes a buffer layer having a thickness of about 1 micrometer, an active layer doped with 10 to 17 impurities per unit centimeter volume, and at least 10 to 18 impurities per unit centimeter volume. It is composed of a cap layer for doping to improve the ohmic contact characteristics. In order to operate as a transistor on such an epitaxial substrate, the source 3, the gate 4, and the drain 5 are sequentially formed.

본 발명의 실시예에서는, 소자 동작 시, 발생하는 열을 효과적으로 제거 또는 방출시키기 위하여, 상기 갈륨비소 기판(1)에 에피택셜 층들을 성장하기 전에, 상기 갈륨비소 기판(1)과 격자상수가 유사하고 열 전도율이 높아 방열 기능을 수행할 수 있는 방열층(6)을 성장시킨 후, 연속적으로 에피택셜 층(2)들을 성장시킨다.In the embodiment of the present invention, the lattice constant is similar to that of the gallium arsenide substrate 1 before the epitaxial layers are grown on the gallium arsenide substrate 1 in order to effectively remove or dissipate heat generated during device operation. After growing the heat dissipation layer 6 which can perform a heat dissipation function with high thermal conductivity, the epitaxial layers 2 are continuously grown.

이와 같이, 상기 갈륨비소 기판(1)과 에피택셜 층(2)과의 사이에 형성된 방열층(6)으로, 상기 갈륨비소와의 격자 정합성이 우수하며, 열 전도율이 170 W/m,OC로서 기판 보다 약 85배나 좋은 질화 알루미늄을 사용한다.As described above, the heat dissipation layer 6 formed between the gallium arsenide substrate 1 and the epitaxial layer 2 is excellent in lattice match with the gallium arsenide, and has a thermal conductivity of 170 W / m, O C. Aluminum nitride, which is about 85 times better than the substrate, is used.

이때, 상기 질화 알루미늄에 인듐이나, 갈륨을 첨가하여, 질화알루미늄 에피층 대신, 질화 인듐 알루미늄 또는 질화 갈륨 알루미늄 층을 사용할 수 있다. 이때에도 마찬가지의 열 방출 특성을 얻을 수 있음은 물론이다.In this case, indium or gallium may be added to the aluminum nitride, and an indium aluminum nitride or gallium nitride aluminum layer may be used instead of the aluminum nitride epitaxial layer. At this time, of course, the same heat dissipation characteristics can be obtained.

또한, 소자 제작 후, 상기 방열층(6)을 트랜지스터 보다 넓게 만들어 패키지 기판에 구리 판과 같은 열전달 특성이 우수한 재료로 칩을 고정하는 장치를 사용하면, 열 방출을 효과적으로 할 뿐 만 아니라 기본 기판을 연마해 내는 공정을 줄일 수도 있다.In addition, after fabricating the device, using a device that makes the heat dissipation layer 6 wider than a transistor and fixes the chip to a package substrate with a material having excellent heat transfer characteristics, such as a copper plate, not only effectively releases heat but also provides a base substrate. You can also reduce the grinding process.

본 발명은 그 정신 또는 주요한 특징으로부터 일탈하는 일 없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에, 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안된다.This invention can be implemented in other various forms, without deviating from the mind or main character. For this reason, the above-described embodiments are merely examples in all respects and should not be interpreted limitedly.

이상 설명한 바와 같이 본 발명의 바람직한 실시예에 의하면, 에피택셜 기판을 성장 할 때 기판과 격자상수가 유사한 질화 알루미늄을 성장하고 이 후 소자 구조에 해당하는 에피택셜 층을 성장하면, 질화 알루미늄은 열전도율이 현재 패키지 기판으로 사용되고 있는 알루미나 기판 보다 약 85 배나 크므로 소자 동작시 발생하는 열을 효과적으로 제거할 수 있다. 그 결과, 소자의 열화를 방지하여 소자의 동작을 원활히 할 수 있을 뿐 만 아니라, 제작공정 중 부가적인 연마 공정을 생략할 수 있기때문에 공정 비용을 절감할 수 있어 칩의 생산 원가를 낮출 수 있다.As described above, according to the preferred embodiment of the present invention, when an epitaxial substrate is grown, aluminum nitride having a lattice constant similar to that of the substrate is grown, and then an epitaxial layer corresponding to the device structure is grown. Since it is about 85 times larger than the alumina substrate currently used as a package substrate, it is possible to effectively remove heat generated during device operation. As a result, the device can be prevented from being deteriorated and the device can be smoothly operated, and additional polishing can be omitted during the manufacturing process, thereby reducing the process cost and lowering the production cost of the chip.

더욱이, 소자제작 후, 이 층을 트랜지스터 보다 넓게 만들어 패키지 기판에 구리 판과 같은 열전달 특성이 우수한 재료로 칩을 고정하는 장치를 하면 열방출을 더욱 효과적으로 할 수 있다.Furthermore, after fabrication of the device, the device can be made wider than the transistor, and the device for fixing the chip with a material having excellent heat transfer characteristics such as a copper plate on the package substrate can make heat dissipation more effective.

Claims (3)

반절연상 기판과, 이 기판 상에 성장된 복수의 에피택셜 층들로 구성되는 화합물반도체 소자 제작용 에피택셜 기판에 있어서,In the epitaxial substrate for compound semiconductor device fabrication consisting of a semi-insulating substrate and a plurality of epitaxial layers grown on the substrate, 소자 동작시 발생하는 열을 효과적으로 방출시키기 위하여, 상기 기판과 에피택셜 층과의 사이에 열 전도율이 우수한 방열 기능을 수행하는 방열수단을 포함하는 것을 특징으로 하는 열 방출용 화합물반도체 에피택셜 기판구조.A heat dissipating compound semiconductor epitaxial substrate structure comprising a heat dissipation means for performing a heat dissipation function with excellent thermal conductivity between the substrate and the epitaxial layer in order to effectively dissipate heat generated during device operation. 제 1 항에 있어서, 상기 방열 수단은,The heat dissipation means of claim 1, 알루미나 보다 열전도율이 약 85배에 달하는 질화 알루미늄층으로 구성됨을 특징으로 하는 에피택셜 기판.An epitaxial substrate comprising an aluminum nitride layer having a thermal conductivity of about 85 times that of alumina. 제 2 항에 있어서,The method of claim 2, 상기 질화 알루미늄층에,On the aluminum nitride layer, 인듐 또는 갈륨이 첨가됨을 특징으로 하는 에피택셜 기판.An epitaxial substrate characterized in that indium or gallium is added.
KR1019970069506A 1997-12-17 1997-12-17 Epitaxial layer structure of compound semiconductor for high heat dissipation KR100249846B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069506A KR100249846B1 (en) 1997-12-17 1997-12-17 Epitaxial layer structure of compound semiconductor for high heat dissipation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069506A KR100249846B1 (en) 1997-12-17 1997-12-17 Epitaxial layer structure of compound semiconductor for high heat dissipation

Publications (2)

Publication Number Publication Date
KR19990050387A KR19990050387A (en) 1999-07-05
KR100249846B1 true KR100249846B1 (en) 2000-03-15

Family

ID=19527554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069506A KR100249846B1 (en) 1997-12-17 1997-12-17 Epitaxial layer structure of compound semiconductor for high heat dissipation

Country Status (1)

Country Link
KR (1) KR100249846B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018754B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018754B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making

Also Published As

Publication number Publication date
KR19990050387A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
US10074588B2 (en) Semiconductor devices with a thermally conductive layer and methods of their fabrication
US10388522B2 (en) Selective epitaxy using epitaxy-prevention layers
JP5670700B2 (en) Integrated semiconductor substrate structure and manufacturing method thereof
US7560322B2 (en) Method of making a semiconductor structure for high power semiconductor devices
JP7314134B2 (en) Systems and methods for integrated devices on engineered substrates
KR101932327B1 (en) Semiconductor wafer and method
JP5692898B2 (en) POWER ELECTRONIC DEVICE, ITS MANUFACTURING METHOD, AND INTEGRATED CIRCUIT MODULE INCLUDING POWER ELECTRONIC DEVICE
TW201822305A (en) Semiconductor device, semiconductor substrate and method of forming the same
US20140197462A1 (en) III-Nitride Transistor with High Resistivity Substrate
CN112236844A (en) Parasitic capacitance reduction in gallium nitride on silicon devices
US10991820B2 (en) Manufacturing method for forming insulating structure of high electron mobility transistor
JP2007081096A (en) Semiconductor device
KR20130031690A (en) Power device and method of manufacturing the same
JPH04257232A (en) Power transistor and its manufacture
US20160268134A1 (en) Method for manufacturing semiconductor device
KR100249846B1 (en) Epitaxial layer structure of compound semiconductor for high heat dissipation
KR102323197B1 (en) method for manufacturing semiconductor device
US20140197461A1 (en) Semiconductor Structure Including A Spatially Confined Dielectric Region
JP2007329154A (en) Method of manufacturing nitride semiconductor device
US20240006524A1 (en) Device over patterned buried porous layer of semiconductor material
US11862718B2 (en) III-nitride thermal management based on aluminum nitride substrates
KR101256465B1 (en) Nitride baced semiconductor device and manufacturing method thereof
KR102549176B1 (en) Method of manufacturing nitride semiconductor devices
JP2023550520A (en) Method for manufacturing a transistor with high electron mobility and the manufactured transistor
CN116936630A (en) Transistor epitaxial structure and method for preventing transistor TGV from being excessively etched

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071115

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee