KR100249793B1 - Fabrication method of backside via-hole using sapphire wafer - Google Patents
Fabrication method of backside via-hole using sapphire wafer Download PDFInfo
- Publication number
- KR100249793B1 KR100249793B1 KR1019970070306A KR19970070306A KR100249793B1 KR 100249793 B1 KR100249793 B1 KR 100249793B1 KR 1019970070306 A KR1019970070306 A KR 1019970070306A KR 19970070306 A KR19970070306 A KR 19970070306A KR 100249793 B1 KR100249793 B1 KR 100249793B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- transparent support
- hole
- wafer
- sapphire
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/36—Embedding or analogous mounting of samples
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
- G01N2033/0095—Semiconductive materials
Abstract
본 발명은 균일하고 제어성이 좋은 뒷면 비아-홀(via-hole)용 웨이퍼 연마 시료 제작 방법을 제공하는 것을 목적으로 한다. 본 발명은, 뒷면 연마 시 유리 기판 위에 사파이어 웨이퍼를 저온 왁스를 사용하여 붙이고 그 위에 고온 왁스를 사용하여 공정이 완료된 웨이퍼를 붙인다. 50미크론 에서 100미크론까지 연마를 한 후 저온에서 유리 기판을 떼어내고 뒷면 비아-홀 리소그라피 공정을 진행한다. 리소그라피가 완료된 후 비아-홀을 식각하고 뒷면을 전기도금 방법으로 도금을 하여 비아-홀 공정을 완료하고 고온에서 웨이퍼를 사파이어 투명지지대로부터 떼어낸 후 세정한다. 따라서, 사파이어 투명명 지지대를 이용하여 식각마스크용 마스크 정렬과 건식식각 웨이퍼 받침대로 사용할 수 있도록 하고, 시료의 보호를 위하여 고온 및 저온 왁스를 사용하므로서 사용 후 떼어내기가 편리하도록 제작하는 방법에 의해 비아홀 식각 공정시 기판 온도에 따라 급격하게 변하는 식각율을 안정 시킬 수 있도록 한 것이다. 따라서 이 공정은 웨이퍼 내에서 균일하고 재현성 있는 뒷면 비아-홀을 얻을 수 있는 방법이다.An object of the present invention is to provide a method for fabricating a wafer polishing sample for backside via-holes with good uniformity and controllability. According to the present invention, a sapphire wafer is attached to a glass substrate using low temperature wax at the time of polishing the back side, and a wafer having a process completed using high temperature wax is attached thereto. After polishing from 50 microns to 100 microns, the glass substrate is removed at low temperature and subjected to back via-hole lithography. After the lithography is completed, the via-hole is etched and the backside is plated by electroplating to complete the via-hole process, and the wafer is removed from the sapphire transparent support at high temperature and cleaned. Therefore, via holes can be used as mask alignment and dry etching wafer holders for etch masks using sapphire transparent supports, and high temperature and low temperature waxes are used for the protection of samples. During the etching process, it is possible to stabilize the etching rate which changes rapidly according to the substrate temperature. Thus, this process is a way to obtain uniform, reproducible backside via-holes in the wafer.
Description
본 발명은 고주파 및 고속으로 동작하는 소자와 집적회로에 사용이 가능한 신뢰성이 높고, 재현성이 우수한 뒷면 연마시료를 형성하는 공정 및 제작 방법에 관한 것으로서, 특히 투명 지지대를 사용하여 연마를 용이하게 하고 식각마스크용 마스크 정렬과 건식 식각 웨이퍼 받침대로 사용할 수 있도록 하고, 시료의 보호를 위하여 고온 및 저온 왁스를 사용하므로서 사용 후 떼어내기가 편리하도록 한 사파이어 투명 지지대를 사용한 뒷면 비아-홀 제작방법에 관한 것이다.BACKGROUND OF THE
소자의 집적도를 높이고 열 방출을 용이하게 하기 위해서는 웨이퍼의 뒷면 연마 및 뒷면 비아-홀 공정이 정확하게 제어가 되어야 한다.In order to increase device integration and facilitate heat dissipation, backside polishing and backside via-hole processing of the wafer must be precisely controlled.
종래의 뒷면 비아-홀 용 연마공정을 도 1에 나타내었다.A conventional polishing process for backside via-holes is shown in FIG.
도 1에 도시된 바와같이 이미 제작된 소자 및 집적회로 기판(1)을 저온용 왁스(4)가 도포된 유리기판(5)에 올려 놓고 가열하여 붙인 후, 뒷면부(6)을 래핑(lapping) 방법으로 래핑시킨다.As shown in FIG. 1, the already fabricated device and the integrated
이러한 종래 제조 방법에서는 뒷면 연마 시 유리 기판(5) 위에 웨이퍼(기판;1)를 저온 왁스(4)를 사용하여 붙이는 공정을 사용한다. 기판(1)의 연마를 한 후 뒷면 비아-홀 리소그라피 공정을 진행한다. 이때 정렬장치를 사용할때에 두꺼운 지지대의 사용으로 인한 장치 사용의 번거로움이 따르고, 수평 조절이 어려우므로 정렬시에도 정렬의 오차를 줄이는데 한계가 있다.In this conventional manufacturing method, a wafer (substrate) 1 is attached to the
또, 리소그라피가 완료된 후 비아-홀을 식각하는 공정에서 지지대가 두꺼운 경우, 식각장치에의 로딩이 어렵고 식각 공정중에도 열 방출이 어려워 웨이퍼의 온도 상승을 유발하고 마스크의 변형을 초래 한다. 이 때문에 우수한 성능의 뒷면 비아-홀 형 소자를 제작하기 위해서는 보다 우수한 연마 시료 제작 공정의 도입과 추가의 공정을 개발할 필요가 있다.In addition, if the support is thick in the process of etching the via-hole after the lithography is completed, it is difficult to load into the etching apparatus and heat is difficult to be released during the etching process, resulting in an increase of the wafer temperature and deformation of the mask. For this reason, in order to fabricate a high performance backside via-hole type device, it is necessary to introduce a better polishing sample preparation process and to develop additional processes.
따라서 본 발명은 열 방출이 용이하고 투명한 사파이어 기판을 사용하여 연마하므로서 정렬, 노광 문제를 해결하고 비아-홀 식각시 발생하는 열의 용한 방출로 식각 균일도를 개선하며, 식각 기판 로딩시에는 일반적인 시료와 동일한 두께이므로 안전하게 식각장치에 로딩할 수 있다.Therefore, the present invention solves alignment and exposure problems by using a transparent sapphire substrate, which is easy to dissipate heat, and improves the etching uniformity by dissipating heat generated during via-hole etching. Because of its thickness, it can be safely loaded into the etch apparatus.
그리고 사파이어 기판은 열전도도가 유리기판 보다 우수하고 기판의 뒷면 연마와 비아-홀 공정을 안정 시키고 웨이퍼내에서 균일하고 재현성 있는 제작공정을 제공한다.And sapphire substrate has better thermal conductivity than glass substrate, stabilizes back surface polishing and via-hole process, and provides uniform and reproducible manufacturing process in wafer.
도 1은 종래의 뒷면 비아-홀 제작방법을 보인 단면도.1 is a cross-sectional view showing a conventional method for manufacturing a back via-hole.
도 2는 본 발명에 의한 사파이어 투명 지지대를 사용한 뒷면 비아-홀 제작 방법을 보인 단면도.Figure 2 is a cross-sectional view showing a method for manufacturing a back via-hole using a sapphire transparent support according to the present invention.
도 3의 (a) 내지 (i)는 본 발명에 의한 사파이어 투명 지지대를 사용한 뒷면 비아-홀 제작 방법을 보인 공정도.Figure 3 (a) to (i) is a process chart showing a method of manufacturing the back via-hole using the sapphire transparent support according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>
1 : 기판 2 : 고온용 왁스1: substrate 2: high temperature wax
3 : 사파이어 투명 지지대 4 : 저온용 왁스3: sapphire transparent support 4: low temperature wax
5 : 유리기판 6 : 연마된 뒷면부5: glass substrate 6: polished back part
7 : 감광막 8 : 비아-홀7: photosensitive film 8: via-hole
9 : 도금층9: plating layer
도 2는 본 발명에 의한 사파이어 투명 지지대를 사용한 뒷면 비아-홀 제작방법을 보인 단면도이고, 도 3 (a) 내지 (i)는 본 발명에 의한 사파이어 투명 지지대를 사용한 뒷면 비아-홀 제작 공정도이다.Figure 2 is a cross-sectional view showing a method for manufacturing the back via-hole using the sapphire transparent support according to the present invention, Figure 3 (a) to (i) is a manufacturing process of the back via-hole using the sapphire transparent support according to the present invention.
도 3 (a)는, 이미 제작된 소자 및 집적회로 기판(1)을 표면 보호막인 감광막을 2 미크론 정도 입히고, 도 3(b)와 같이, 투명 지지대인 약 500미크론 두께의 사파이어 기판(지지대;3)에 고온용 왁스(2)를 도포한 후 기판(1)의 표면이 지지대(3)를 향하도록 하여, 열-판(Hot-Plate)에서 약 160℃의 고온으로 가열하여 공기가 들어가지 않도록 진공속에서 균일하게 접촉이 되도록 붙인다.FIG. 3 (a) shows a sapphire substrate (support) of about 500 microns thick, which is a transparent support for the already fabricated device and the integrated
이어서, 도 3의 (c)와 같이, 이것을 두께 3밀리미터인 유리기판(5)에 올려 놓고, 저온용 왁스(4)를 약 60℃에서 도포한 후, 열-판(Hot Plate)을 사용하여 저온(약 80℃ 이하)으로 가열하여 유리기판(5)에 도 3의 (b)에서 제작된 시료를 기포가 생기지 않도록 진공속에서 붙인다. 이것을 사용하여 도 3의 (d)와 같이, 뒷면부를 래핑 방법으로 적당한 두께(50에서 100 미크론 정도)로 기판의 뒷면부(6)을 연마제를 사용하여 래핑(lapping)하고, 폴리싱(Polishing)한다.Subsequently, as shown in (c) of FIG. 3, this was placed on a
도 3의 (e)에 도시된 바와같이, 열-판(Hot Plate)을 사용하여 약 80℃ 정도로 가열 한 후, 저온 왁스로 붙어 있는 유리기판(5)를 떼어내고 유기용제로 세척한다.As shown in (e) of Figure 3, using a hot-plate (Hot Plate) heated to about 80 ℃, the glass substrate (5) attached with a low temperature wax is removed and washed with an organic solvent.
그리고, 도 3의 (f)와 같이, 기판(1)의 뒤면에 비아-홀용 마스크를 감광막(7)을 사용하여 형성 한다. 그 후 도 3의 (g)와 같이, 뒷면 비아-홀(8)을 건식 식각 방법으로 식각한다. 이때 기판(1)의 로딩이 자유롭고 식각시 발생하는 열은 사파이어 지지대(3)를 통하여 건식식각 장비의 전극부로 용이하게 방출되므로 식각 균일도를 높이고 식각 마스크 변형 없어진다.As shown in FIG. 3F, a via-hole mask is formed on the rear surface of the
그리고 도 3의 (h)와 같이, 마스크 층인 감광막과 Ni을 습식식각 방법으로 제거한 후 베이스 금속을 전자빔 증착 장치로 증착한다. 또한, 접지전극을 안정하게 형성하기 위해 전기도금 방법으로 금(9)을 전기도금 한다. 도금 공정이 완료된 후 도 3의 (i)와 같이 투명지지대(3)를 기판(1)로부터 열-판을 사용하여 약 160℃ 정도로 가열하여 탈착하고 기판(1)을 세정하여 기판 표면의 이물 질을 제거하도록 하였다.As shown in FIG. 3H, the photoresist layer and Ni, which are mask layers, are removed by a wet etching method, and the base metal is deposited by an electron beam deposition apparatus. In addition, the gold (9) is electroplated by the electroplating method to form a stable ground electrode. After the plating process is completed, as shown in FIG. 3 (i), the
따라서, 본 발명에 의하면 식각 마스크 형성용 마스크와 기판간의 정렬을 정확하고 용이하게 하도록 하고, 건식식각시 웨이퍼 받침대로 사용할 수 있도록 하여 열방출을 용이하게 하고, 시료의 보호를 위하여 고온 및 저온 왁스를 사용하므로서 사용 후 떼어내기가 편리해진다. 따라서 이 공정은 웨이퍼 내에서 균일하고 재현성 있는 뒷면 비아-홀을 얻을 수 있는 방법이다.Therefore, according to the present invention, it is possible to precisely and easily align the mask for forming the etch mask and the substrate, to facilitate the heat dissipation by using the wafer support during dry etching, and to provide high and low temperature wax for protecting the sample. It is easy to remove after use. Thus, this process is a way to obtain uniform, reproducible backside via-holes in the wafer.
본 발명은 웨이퍼의 뒷면 연마와 후 공정을 정확하게 제어하는 방법이다. 신뢰성이 높고, 재현성이 우수한 뒷면 연마시료를 형성하는 공정 및 제작 방법에 관한 것으로서, 사파이어와 같은 투명지지대를 사용하여 리소그라피 및 식각 공정시 정렬의 용이성과 식각장치에의 웨이퍼 로딩 및 열 방출을 용이하도록 하는 이점이 있다.The present invention is a method for precisely controlling the backside polishing and post processing of a wafer. The present invention relates to a process and a method for forming a highly reliable, reproducible backside polishing sample, wherein a transparent support such as sapphire is used to facilitate alignment during lithography and etching processes and to facilitate wafer loading and heat release into the etching apparatus. This has the advantage.
뒷면 연마 시 유리 기판 위에 사파이어 웨이퍼를 저온 왁스를 사용하여 붙이고 그 위에 고온 왁스를 사용하여 공정이 완료된 웨이퍼를 붙이는 공정의 사용으로 기판의 탈착이 쉬워지는 이점이 있다. 기판의 연마를 한 후 저온에서 유리 기판을 떼어내고 뒷면 비아-홀 리소그라피 공정을 진행한다. 이때 정렬장치의 사용에 있어서도 두꺼운 지지대의 사용으로 인한 장치 사용의 번거로움을 줄일 수 있고 정렬 시에도 정렬의 오차를 최소화 할 수 있다.When polishing the back side, the sapphire wafer is attached to the glass substrate using low temperature wax, and the process of attaching the completed wafer using the high temperature wax thereon is advantageous in that the substrate is easily detached. After polishing the substrate, the glass substrate is removed at low temperature, and the back via-hole lithography process is performed. At this time, even in the use of the alignment device can reduce the trouble of using the device due to the use of a thick support and can minimize the error of alignment during alignment.
리소그라피가 완료된 후 비아-홀을 식각하는 공정에서 지지대가 두꺼운 경우 식각장치에의 로딩이 어렵고 식각 공정 중에도 열 방출이 어려워 웨이퍼의 온도 상승을 유발하고 마스크의 변형을 초래 한다. 따라서 열 방출이 용이한 사파이어 기판을 사용하여 이러한 문제를 해결하고 식각 균일도를 개선하며 기판 로딩시는 일반적인 시료 와 동일한 두께이므로 안전하게 로딩할 수 있다.When the support is thick in the process of etching via-holes after the lithography is completed, it is difficult to load into the etching apparatus and heat is difficult during the etching process, causing the wafer temperature to rise and the mask to be deformed. Therefore, using a sapphire substrate that is easy to dissipate heat solves this problem, improves the etching uniformity, and when loading the substrate can be loaded safely because the same thickness as the normal sample.
따라서 이 공정은 기판의 뒷면 연마와 비아-홀 공정을 안정 시키고 웨이퍼내에서 균일하고 재현성 있는 제작공정 방법이다.Therefore, this process stabilizes the back side of the substrate and makes the via-hole process, and it is a uniform and reproducible manufacturing process in the wafer.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970070306A KR100249793B1 (en) | 1997-12-19 | 1997-12-19 | Fabrication method of backside via-hole using sapphire wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970070306A KR100249793B1 (en) | 1997-12-19 | 1997-12-19 | Fabrication method of backside via-hole using sapphire wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990051067A KR19990051067A (en) | 1999-07-05 |
KR100249793B1 true KR100249793B1 (en) | 2000-03-15 |
Family
ID=19527773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970070306A KR100249793B1 (en) | 1997-12-19 | 1997-12-19 | Fabrication method of backside via-hole using sapphire wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100249793B1 (en) |
-
1997
- 1997-12-19 KR KR1019970070306A patent/KR100249793B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990051067A (en) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0485582B1 (en) | Method of producing microbump circuits for flip chip mounting | |
JP2004149849A (en) | Method for depositing metal thin film, and substrate with electrode | |
WO2019013212A1 (en) | Highly heat conductive device substrate and method for producing same | |
KR100475737B1 (en) | Bake apparatus for manufacturing semiconductor | |
CN110820023A (en) | Method for preparing ultra-precise microstructure radiating fin | |
KR100249793B1 (en) | Fabrication method of backside via-hole using sapphire wafer | |
US3723178A (en) | Process for producing contact metal layers consisting of chromium or molybdenum on semiconductor components | |
CN111799152A (en) | Wafer double-sided metal process | |
JP2904145B2 (en) | Aperture for charged beam writing apparatus and method of manufacturing the same | |
US6800211B2 (en) | Method for removing voids in a ceramic substrate | |
JPS6251228A (en) | Manufacture of gallium-arsenide monolithic microwave integrated circuit | |
US7081411B2 (en) | Wafer etching techniques | |
KR100281636B1 (en) | Manufacturing method of back via-hole by direct etching method | |
JP3587090B2 (en) | Aperture and mask holder for electron beam lithography and electron beam exposure mask using them | |
KR100275372B1 (en) | Method of manufacturing circuit board | |
JP2003142475A (en) | Method for manufacturing semiconductor device | |
JPS6127900B2 (en) | ||
JP3941224B2 (en) | Silicon substrate wet etching system | |
JPS604221A (en) | Manufacture of semiconductor device | |
JP4067643B2 (en) | Manufacturing method of semiconductor device and manufacturing apparatus for manufacturing semiconductor device | |
JP3104727B2 (en) | Aperture manufacturing method | |
US6440253B1 (en) | Method to facilitate processing of three dimensional substrates | |
KR20190070544A (en) | Methods of fabricating semiconductor package using both side plating | |
JPS6066452A (en) | Manufacture of semiconductor element | |
JPH07161721A (en) | Method of flattening thick film resist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071115 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |