KR100247277B1 - Lcd and its fabrication method - Google Patents
Lcd and its fabrication method Download PDFInfo
- Publication number
- KR100247277B1 KR100247277B1 KR1019920025838A KR920025838A KR100247277B1 KR 100247277 B1 KR100247277 B1 KR 100247277B1 KR 1019920025838 A KR1019920025838 A KR 1019920025838A KR 920025838 A KR920025838 A KR 920025838A KR 100247277 B1 KR100247277 B1 KR 100247277B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- auxiliary contact
- metal
- forming
- source
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시평판장치 및 그의 제조방법에 관한 것으로, 게이트 패드를 형성시 IC가 부착이 되는 부분위에 덮혀있는 절연막을 제거하여 콘택오픈(Contact Open)(을 할때 이 부분이 아닌 화소쪽으로 일정거리 떨어진 부분에서 보조 콘택 오픈 부를 조그맣게 형성한 뒤, 이 보조 콘택 오픈 부위를 화소 ITO 전극 형성할시에 완전히 덮이도록 패턴을 형성하고 소오스-드레인 금소글 증착 패턴할 때 이 보조 콘택 오픈부와 실제 IC가 부착이 되는 패드부위를 이 소오스-드레인 금속으로 연결되도록 패턴을 형성하므로써, 패드 부위에서 패드 금속의 유실로 인한 선의 끊어짐이 발생하더라도 보조 콘택 오픈부를 통하여 전기적인 신호가 공급되게 하여 공정중의 사고성 혹은 기타 원인으로 인한 불량을 줄여 수율을 증가시키게 되고 원가를 절감할 수 있게 된다. 뿐만 아니라 패드 금속은 유리의 가장자리에 위치하고 있어 금속의 막질이 치밀하지않거나 공정 불안정등으로 인하여 쉽게 어택(Attack)받는 부분이므로 특히 공정이 안정되지 않을 때 혹은 설비 이상등의 사고성 불량이 있을 때 제품으로서의 품질을 잃지 않도록 하여 수율을 극대화 시킬 수 있는 액정표시 평판을 실현할 수 있게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display flat panel device and a method for manufacturing the same, wherein when the gate pad is formed, a contact opening is removed by removing an insulating film covered on a portion to which an IC is attached. After forming the auxiliary contact opening in a small distance, the auxiliary contact opening is formed to be completely covered when the pixel ITO electrode is formed, and when the source-drain gold soggle deposition pattern is formed, the auxiliary contact opening is actually formed. By forming a pattern to connect the pad portion to which the IC is attached to this source-drain metal, an electric signal is supplied through the auxiliary contact open portion even if a line break occurs due to the loss of the pad metal at the pad portion. The defects caused by accidents or other causes can be reduced to increase the yield and reduce the cost. In addition, the pad metal is located at the edge of the glass, so it is easily attacked due to incomplete metal film quality or process instability. It is possible to realize a liquid crystal display plate that can maximize the yield by not losing the quality as.
Description
제1도 및 제2도는 종래 기술에 따른 액정표시장치의 절연막 제거상태를 도시한 단면도,1 and 2 are cross-sectional views showing an insulating film removal state of a liquid crystal display device according to the prior art;
제3도 및 제4도는 본 발명에 따른 액정 평판 표시장치의 구조를 도시한 단면도.3 and 4 are cross-sectional views showing the structure of a liquid crystal flat panel display device according to the present invention.
본 발명은 액정평판 표시장치의 제조방법에 관한 것으로, 보다 상세하게는 역-스테거(Inverted-Staggered)구조에서 게이트 패드 부위의 전기화학적 침식(Electrochemical Corrosion) 및 패드 어택(Pad Attack)으로 인하여 전기적인 연결이 끊어졌을 경우에도 게이트 선에 전기적인 신호가 전달될 수 있도록 한 액정평판 표시장치의 게이트 패드 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal flat panel display, and more particularly, to electrochemical corrosion and pad attack of a gate pad region in an inverted-staggered structure. The present invention relates to a method for forming a gate pad of a liquid crystal display device in which an electrical signal can be transmitted to a gate line even when a normal connection is lost.
화상 정보시대에서 정보전달을 위하여 인간 대 기계의 인터페이스를 담당하는 디스플레이의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지 거대한 CRT에 대신한 각종 평판 디스플레이가 개발되어 급속히 보급되고 있다.In response to the demand for personalization and space saving of displays that are in charge of human-machine interface for information transmission in the image information age, various flat panel displays have been developed and rapidly spread in place of huge CRTs.
그중에서도 액정 디스플레이(LCD)기술의 진전은 현저하여 이미 칼라 화질에서는 CRT에 필적하거나 그 이상을 실현하기까지 되고 있다.Among them, the progress of liquid crystal display (LCD) technology is remarkable, and the color quality is already comparable to or even higher than the CRT.
특히 액정기술과 반도체 기술을 융합한 액티브 매트릭스 LCD는 CRT와 경합하여 CRT를 능가할 디스플레이로 인식되어 이에 대한 왕성한 연구가 진행되고 있다. 상기 액티브 매트릭스 구동방식은 매트릭스 형태로 배열된 각 화소에 비선형 특성을 갖춘 액티브 소자를 부가함으로써 액정의 전기 광학효과에 메모리 기능을 구비한 것이다.In particular, active matrix LCD, which combines liquid crystal technology and semiconductor technology, is recognized as a display that will surpass CRT in competition with CRT. The active matrix driving method includes a memory function in the electro-optical effect of the liquid crystal by adding an active element having a nonlinear characteristic to each pixel arranged in a matrix form.
액티브 소자로는 통상 박막트랜지스터가 이용되며 이 액티브 소자는 매트릭스의 화소 선택용 어드레스 배선과 함께 수만개 내지 수백만개가 유리기판 상에 집적화 되어서 매트릭스 회로를 구성한다.A thin film transistor is usually used as an active element, and the active element is composed of tens of millions to millions of glass substrates together with the pixel selection address lines of the matrix to form a matrix circuit.
이러한 액정 평판 표시판넬은 유리기판 상에 매트릭스 형태로 화소를 배열하고 그 화소를 게이트 버스 라인(Gate Bus Line)과 시그널 버스 라인(Signal Bus Line)으로 연결하고 각 화소에 스위칭(Switching) 소자인 TFT(Thin Film Transistor)를 구비하고 있으며, 상판은 R-G-B로 구성되는 칼라필터 판을 형성하여 색조를 표시하게 한다. 그리고 상하판 사이에 액정을 주입한 뒤 스위칭 소자인 TFT로 전압을 인가하여 상하판 화소의 관투과율을 조성하여 화상을 표시한다.Such a liquid crystal flat panel panel arranges pixels in a matrix form on a glass substrate, connects the pixels to a gate bus line and a signal bus line, and converts each pixel into a TFT, which is a switching element. (Thin Film Transistor), and the upper plate forms a color filter plate composed of RGB to display color tones. After the liquid crystal is injected between the upper and lower plates, a voltage is applied to the TFT which is a switching element to form a tube transmittance of the upper and lower pixels to display an image.
이중 TFT 구조는 비정질 실리콘(a-Si)막의 특성때문에 주로 역스테거(Stagger)형이 채택되고 있으며 이 또는 채널(Channel)보호형과 채널 에치(Etch)형이 있다.Due to the characteristics of the amorphous silicon (a-Si) film, the double TFT structure mainly adopts a stagger type, or a channel protection type and a channel etch type.
채널 에치형은 채널 보호형에 비해 공정이 단순하다는 이점이 있으나 대형 고정세로 제작하는데 있어 전체 패널의 TFT 특성의 균일성을 얻기가 힘들다는 단점이 있다. 즉, 채널 비정질 실리콘막이 직접 식각되므로 비정질 실리콘 두께를 두껍게 형성해야 하며 드라이 에치(Dry Etch)에 의해 채널이 손상된다는 단점이 있고 또한 후막의 채널에 의한 포토 리키지(Photo Leakage)도 크다는 단점이 있다. 이러한 점을 보완한 것이 채널 보호형이다.The channel etch type has the advantage that the process is simpler than the channel protection type, but it has a disadvantage in that it is difficult to obtain uniformity of TFT characteristics of the entire panel when manufacturing a large high definition. That is, since the channel amorphous silicon film is directly etched, the thickness of the amorphous silicon needs to be thick, and the channel is damaged by dry etching, and there is also a disadvantage in that the photo leakage due to the channel of the thick film is large. . Complementing this point is the channel protection type.
즉, E/S(Etch Stopper)층을 비정질 실리콘 층 위에 형성판 a n+층을 드라이 에치할 때에 E/S층이 채널층을 보호하여 채널의 손상을 방지하고 균일한 특성을 얻을 수 있으며 또한 비정질 실리콘층을 얇게 형성할 수 있어 포토 리키지도 줄일 수 있다는 장점이 있다. 이러한 이유로 대형 고정세 패널의 경우 채널 보호형의 구조를 채택하는 경향을 따르고 있다.That is, E / S (Etch Stopper) layer of an amorphous silicon layer on the forming plate an + layer E / S layer when the etch Dry can protect the channel layer, prevent damage to the channel, and obtain a uniform characteristics, and also amorphous Since the silicon layer can be formed thin, photoliquid can also be reduced. For this reason, large high-definition panels are following the trend of adopting a channel-protected structure.
상기와 같은 액정표시장치의 종래 패드 형성방법은 대개의 경우 역스테그형의 비정질 실리콘 박막트랜지스터를 스위칭소자로 사용하게 되는데 이때 절연막 아래에 게이트 전극과 게이트 선이 위치하게 된다. 이 게이트 선에 신호를 주기 위하여 IC가 연결이 되므로 이의 연결을 위한 금속 패드가 형성되고, 상기 금속패드 형성후 실리콘 나이트라이드 등의 절연막, 비정질 실리콘, 오믹 콘택(Ohmic Contact)을 위한 인이 많이 도핑된 n+층을 차례로 증착하게 된다.In the conventional pad forming method of the liquid crystal display as described above, an inverted staggered amorphous silicon thin film transistor is used as a switching element. In this case, the gate electrode and the gate line are positioned under the insulating layer. Since the IC is connected to give a signal to the gate line, a metal pad is formed for the connection. After the metal pad is formed, an insulating film such as silicon nitride, amorphous silicon, or phosphorous for ohmic contact is heavily doped. Deposited n + layers in turn.
이때 스위칭 소자를 형성하기 위한 실리콘 패턴 형성후에는 패드 위의 실리콘은 제거되나 절연막은 계속 남아 있게 되므로 패드 위의 절연막은 나중에 IC와의 접촉을 위하여 제거된다. 이것의 제거는 제1도에서 제시되었듯이 각 패드 부위만 제거할 수도 있고, 제2도와같이 전체적으로 제거할 수도 있다.At this time, after the silicon pattern for forming the switching element is formed, the silicon on the pad is removed but the insulating film remains, so the insulating film on the pad is later removed for contact with the IC. Its removal may remove only each pad area as shown in FIG. 1, or may remove it entirely as in FIG.
상기 제1도 및 제2도에서 제시된 부제번호 1은 ITO막을, 2는 콘택 오픈(Contact Open)을, 3은 패드 메탈(Pad Metal)을 나타낸다.Subtitle number 1 shown in FIGS. 1 and 2 denotes an ITO film, 2 represents a contact open, and 3 represents a pad metal.
상기 제거방법은 통상의 드라이 에칭(Dry-Etching)방법이나 에칭(Wet-Etching)방법을 모두 사용할 수 있다. 그 다음 대개는 화소와 전극 형성을 위한 투명 전극으로서 ITO를 증착하게 되는데 이때 패드 금속 위의 ITO(1)는 제1도 및 제2도에서 제시되었듯이 패드금속(3) 상에 남기게 되며 이는 IC와 패드 부위와의 좋은 본딩(Bonding)을 위해서이다.The removal method may be a conventional dry etching (Ery-etching) method or both (Wet-Etching) method. Usually, ITO is deposited as a transparent electrode for forming pixels and electrodes, where ITO (1) on the pad metal remains on the pad metal (3) as shown in FIGS. For good bonding with the pad area.
상기와 같은 공정순서로 제작이 된 액정표시소자이 패드 부위에 이방성도전 접착제 등을 이용하여 IC를 부착하게 되며, 이 패드를 통하여 게이트선이나 데이타선에 신호가 전달이 된다.The liquid crystal display device manufactured according to the above process sequence attaches the IC to the pad portion using an anisotropic conductive adhesive or the like, and the signal is transmitted to the gate line or the data line through the pad.
이와 같이 액정표시 장치에서 게이트 전극이 먼저 형성이 되는 역-스테그 구조에서는 게이트 선이 절연막 밑에 형성되고 나중에 IC와의 본딩을 위하여 절연막을 사진식각 공정을 이용하여 에칭해내고 또 좋은 본딩을 위하여 패드금속 위에 ITO로 덮어 주게 되는데, 이때 패드금속이 여러가지 요인으로 떨어지거나 전기화학적 부식 등으로 에치되어 없어졌을 때 전기적인 연결이 끊어져 게이트 선에 전압이 전달이 되지 않게 된다.As described above, in the reverse-steg structure in which the gate electrode is first formed in the liquid crystal display device, the gate line is formed under the insulating film, and later, the insulating film is etched using a photolithography process for bonding with the IC, and the pad metal is used for good bonding. It is covered with ITO on top of it. At this time, when the pad metal is dropped due to various factors or etched away by electrochemical corrosion, the electrical connection is broken and no voltage is transmitted to the gate line.
상기 공정에 의해 제조된 액정표시장치의 문제점중의 하나는 상술한 바와 같이 게이트 패드 금속 패턴 형성 이후의 후속공정 진행시 패드 위의 ITO(1)와 콘택 오픈(2)한 가장자리와의 사이에 형성된 패드 금속이 손상을 입는 경우를 들 수 있다.One of the problems of the liquid crystal display manufactured by the above process is formed between the ITO (1) on the pad and the edge of the contact open (2) on the pad during the subsequent process after forming the gate pad metal pattern as described above. The pad metal may be damaged.
이것은 물리적이거나 화학적인 혹은 전기 화학적인 경우를 모두 포함하는 것으로 원리적인 것이나 사고성으로 발생하는 경우를 모두 포함한다. 이 경우에는 IC를 부착 하더라도 실제 화소쪽으로의 연결이 끊어져 있으므로 전기신호가 전달되지 않고 불량이 발생하게 된다.This includes both physical, chemical and electrochemical cases, both in principle and in accidents. In this case, even if the IC is attached, the connection to the actual pixel is broken, so that an electrical signal is not transmitted and a defect occurs.
이에 본 발명은 상기와 같은 점을 감안하여 이루어진 것으로 패드부위에 콘택을 오픈할 때 그 아래 부분에 화소쪽으로 일정거리 떨어진 부분에 보조의 작은 콘택 오픈을 새로이 형성하므로써 패드의 연결이 끊어지는 불량이 생기더라도 전기적으로 연결이 가능한 액정표시장치 및 그의 제조방법을 제공함에 그 목적이 있다.In view of the above, the present invention has been made in view of the above, and when a contact is opened on the pad part, the pad connection is broken by newly forming an auxiliary small contact open at a portion away from the pixel. Even if it is an object to provide a liquid crystal display device and a method for manufacturing the same that can be electrically connected.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법을 알루미늄을 소정의 두께로 증착한뒤 게이트 전극과 게이트 선을 패턴하는 단계와, 상기 패턴 상에 양극산화 패드를 형성한뒤 소정의 양극산화 전압으로 알루미늄을 양극산화하고 포토레지스트를 제거하는 단계와, 그후 패드 형성 금속을 증착한뒤 패드 패턴을 형성하는 단계와, 실리콘 나이트 라이트와 수소화 비정질 실리콘을 증착한후 스위칭 소자가 형성될 부분에 실리콘 패턴을 형성하는 단계와, 상기 패드 부위에 덮혀있는 절연막을 제거하여 콘택 오픈을 형성함과 동시에 이 부분이 아닌 화소쪽으로 일정거리 떨어진 부분에 보조 콘택을 형성하는 단계와, 화소부 전극 형성을 위하여 ITO를 증착 및 에칭하여 ITO 패턴을 형성하는 단계와, 상기 보조 콘택부와 패드부위상에 소오스-드레인 금속을 증착한뒤 소오스-드레인 사이의 n+오믹층을 에치시켜 제거하고 보호막용 나이트라이드를 증착하는 단계 및 상기 패드 콘택부위의 보호막을 제거하여 보조 콘택부와 실제 IC가 부착이 되는 패드 부위를 소오스-드레인금속으로 연결되도록 패턴을 형성하는 단계로 이루어진다.In the manufacturing method of the liquid crystal display device according to the present invention for achieving the above object, the step of depositing aluminum to a predetermined thickness and patterning the gate electrode and the gate line, and after forming the anodization pad on the pattern Anodizing aluminum with a predetermined anodization voltage and removing photoresist, depositing pad forming metal and then forming pad pattern, depositing silicon nitrite and hydrogenated amorphous silicon, and then forming a switching element Forming a silicon pattern on a portion to be formed, forming a contact open by removing the insulating layer covered by the pad portion, and forming an auxiliary contact in a portion away from the pixel by a predetermined distance; Depositing and etching ITO to form an ITO pattern, and forming the auxiliary contact and pad portions Depositing a source-drain metal on the source layer, and then etching the n + ohmic layer between the source and drain, depositing a protective nitride, and removing the protective layer on the pad contact. Forming a pattern so that the pad portion is connected to the source-drain metal.
한편, 본 발명에 따른 액정표시 평판장치는 IC를 접착할 패드 금속과, 상기 패드금속 상에 형성된 ITO막과, 상기 ITO막과 패드금속 사이에 형성된 콘택 오픈과, 상기 콘택 오픈에서 화소쪽으로 일정거리 떨어진 부분에 형성된 보조 콘택오픈과, 상기 보조 콘택 오픈 상에 상기 보조 콘택 오픈이 완전히 덮이도록 증착된 ITO막고, 상기 보조 콘택오픈부와 실제 IC가 부착되는 패드부위를 연결하는 소오스-드레인 금속으로 이루어진다.Meanwhile, the liquid crystal display flat panel device according to the present invention includes a pad metal to which an IC is to be bonded, an ITO film formed on the pad metal, a contact open formed between the ITO film and the pad metal, and a predetermined distance toward the pixel from the contact open. An auxiliary contact open formed in a separated portion, and an ITO film deposited on the auxiliary contact open so as to completely cover the auxiliary contact open, and a source-drain metal connecting the auxiliary contact open part and the pad portion to which the actual IC is attached. .
본 발명은 상술한 구성에 의해 패드 부위에 콘택오픈을 함과 동시에 그 아래부분에 보조의 작은 콘택 오픈을 형성하고 ITO 패턴 형성시 보조 콘택부위는 소오스-드레인 금속이 본래 패드부분의 ITO와 콘택 오픈 부위의 ITO가 연결이 되도록 하므로써, 소오스-드레인 전극 형성전에 ITO와 콘택오픈부 가장자리에서 패드금속이 여러가지 이유로 손상을 입어 끊어지더라도 보조 콘택 부위는 ITO가 모두 덮고 있어 보조 콘택부와 소오스-드레인 금속을 통하여 IC를 접착할 패드 부위와 연결이 가능하게 되어 전기적인 신호가 공급될 수 있으므로 수율을 증가시킬 수 있게 된다.According to the above-described configuration, the present invention provides a contact opening to the pad area, and at the same time, forms an auxiliary small contact open at the lower part thereof. By ensuring that the ITO of the site is connected, the auxiliary contact area is covered by the ITO, even though the pad metal is damaged at the edge of the ITO and the contact open area for various reasons before forming the source-drain electrode, so that the auxiliary contact area and the source-drain metal are covered. Through the connection with the pad portion to be bonded to the IC can be supplied with an electrical signal can be increased the yield.
이하, 첨부된 도면을 참조로하여 본 발명의 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
제3도 및 제4도는 본 발명에 따른 액정평판표시 장치의 구조를 도시한 단면도를 나타낸 것으로 제3(b)도는 제3(a)도의 A-A'절단면을 도시한 것이고, 제3(c)도는 제3(a)도의 B-B'절단면을 도시한 단면도이다.3 and 4 are cross-sectional views showing the structure of a liquid crystal display according to the present invention. FIG. 3 (b) shows a cut section A-A 'of FIG. 3 (a), and FIG. ) Is sectional drawing which shows the B-B 'cutting surface of FIG. 3 (a).
상기 도면에서 알 수 있듯이 본 발명에 따른 액정평판 표시장치의 제조방법을 간략하게 설명하면 게이트 패드를 형성시 IC가 부착이 되는 부분위에 덮여 있는 절연막을 제거하여 콘택오픈을 할때 이 부분이 아닌 화소쪽으로 일정거리 떨어진 부분에서 보조 콘택 오픈부를 조그맣게 형성한뒤, 이 보조 콘택 오픈 부위를 화소 ITO 전극 형성때 완전히 덮이도록 패턴 형성한다. 그후 소오스-드레인 금속을 증착, 패턴을 형성할 때 이 보조 콘택 오픈부와 실제 IC가 부착이 되는 패드부위를 상기 소오스-드레인 금속으로 연결이 되도록 패턴을 형성하는 공정으로 이루어짐을 알 수 있다.As can be seen from the drawings, the method of manufacturing the liquid crystal display according to the present invention will be briefly explained. After the auxiliary contact opening is formed in a small distance away from the side, the auxiliary contact opening is patterned so as to be completely covered when forming the pixel ITO electrode. Thereafter, when the source-drain metal is deposited and the pattern is formed, the auxiliary contact opening and the pad portion to which the actual IC is attached may be formed by forming the pattern so as to connect the source-drain metal.
게이트 전극과 게이트 선으로서 알루미늄을 사용하는 경우에 대하여 상기공정을 보다 상세하게 설명하면, 아래와 같다.In the case where aluminum is used as the gate electrode and the gate line, the above steps will be described in more detail.
알루미늄을 두께 5000Å으로 증착하고 게이트전극과 게이트선을 패턴 형성한다.Aluminum is deposited to a thickness of 5000Å and the gate electrode and the gate line are patterned.
그후 포토레지스트(Photoresist)를 바르고 양극 산화를 위한 패턴을 형성한다.Then a photoresist is applied and a pattern for anodic oxidation is formed.
이때 게이트 패드와 연결을 위하여 게이트 선의 끝 부분이 양극산화 포토레지스트로 덮이게 되는 데 이후 140Volt 정도의 양극산화 전압으로 알루미늄을 양극산화하고 포토레지스트를 벗긴다. 그 다음 패드 형성을 위하여 크롬(Cr)이나 탄탈륨(Ta)등의 금속을 2000Å 내지 4000Å내로 증착하고 패드 패턴 형성을 한다.At this time, the end of the gate line is covered with anodized photoresist for connection with the gate pad, and then anodizes aluminum and removes the photoresist with anodization voltage of about 140 Volt. Then, to form a pad, a metal such as chromium (Cr) or tantalum (Ta) is deposited within 2000 kPa to 4000 kPa and a pad pattern is formed.
이때 패드는 게이트 선쪽과 데이타 선쪽을 모두 형성함에 주의한다.Note that the pad forms both the gate line and the data line.
이어서 플라즈마 케미컬 베이퍼 데포지션(Plasma Chemical Vapor Deposition) 증착 장치에서 실리콘 나이트라이드를 3000Å, 수소화 비정질 실리콘(Hydrogenated Amorphous silicon)을 3000Å, 압력비 PH3/SiH4=1/100 정도의 개스 혼합비로 n+오믹층을 500Å 정도로 증착시킨다.Subsequently, in a Plasma Chemical Vapor Deposition deposition apparatus, the silicon nitride was 3000Å, the hydrogenated amorphous silicon was 3000Å, and the pressure ratio of PH 3 / SiH 4 = 1/100 n + 5 The mix layer is deposited to about 500 Hz.
계속해서 스위칭소자가 형성될 부분의 실리콘 패턴을 형성하고, 패드 부위에 덮여있는 절연막을 제거하여 콘택오픈(2)을 한다. 그리고 화소부 전극형성을 위하여 ITO를 500Å 내지 1000Å로 증착하고 ITO 에칭 용액을 이용하여 패턴을 형성한다.Subsequently, the silicon pattern of the portion where the switching element is to be formed is formed, and the contact opening 2 is formed by removing the insulating film covered on the pad portion. ITO is deposited at 500 kV to 1000 kV to form the pixel electrode, and a pattern is formed using an ITO etching solution.
이때 패드의 콘택 부위에 제3도 및 제4도에 도시한 바와 같이 ITO(1),(1')를 남기며, 보조 콘택 오픈 부위(5)는 ITO(1')를 콘택 오픈 부위보다 넓게 덮도록 증착시킴에 유의한다.At this time, ITO (1), (1 ') is left in the contact portion of the pad as shown in Figure 3 and 4, the auxiliary contact opening portion 5 covers the ITO (1') wider than the contact opening portion Note that the deposition is performed.
그다음 소오스-드레인 전극과 데이타선 형성을 위하여 크롬을 500Å, 알루미늄 4000Å 정도를 순차적으로 증착하고 소오스-드레인 패턴(4)을 형성한다.Then, 500 Å of aluminum and 4000 알루미늄 of aluminum are sequentially deposited to form a source-drain electrode and a data line, and a source-drain pattern 4 is formed.
이때 패드 부위는 제3도나 제4도에서 같이 보조콘택 오픈부와 패드 부위를 소오스-드레인 금속으로 연결하여 전기적인 연결이 가능하도록 하며, 소오스-드레인 전극 사이의 n+층은 드라이 에칭 방법으로 제거하고 보호(Passivation)용 나이트라이트를 증착한 뒤 패드 콘택 부위의 보호막을 제거하여 전기적인 접촉이 가능하게 한다.In this case, as shown in FIG. 3 or FIG. 4, the pad portion is electrically connected by connecting the auxiliary contact opening portion and the pad portion with a source-drain metal, and the n + layer between the source and drain electrodes is removed by a dry etching method. And depositing a night light for passivation and removing the protective layer at the pad contact area to allow electrical contact.
상기 도면에서 제시된 부재번호 1은 패드 금속 상에 증착된 ITO를 나타내며, 1'은 보조콘택 오픈 상에 덮여진 ITO막을 2는 콘택 오픈 부위를, 3은 패드 금속을, 4는 소오스-드레인 금속을, 5는 보조 콘택부를, 6은 절연막을 나타낸다.In the drawing, reference numeral 1 denotes ITO deposited on the pad metal, 1 'denotes a contact open region, 2 denotes a pad metal, and 4 denotes a source-drain metal. And 5 denotes an auxiliary contact portion, and 6 denotes an insulating film.
한편, 제3(b)도 및 제3(c)도에서 알 수 있듯이 상기 보조콘택(5)이 형성되지 않은 콘택오픈 부위(2)의 절단면은 기판 상에 형성된 패드금속(3)과, 상기 패드금속(3)의 양 사이드 일측에 중첩되게 형성된 절연막(6)과, 상기 패드금속(3)상에 상기 절연막(6)과 분리되어 상기 절연막(6)보다 낮은 높이로 형성된 ITO막(1)과, 상기 절연막(6)과 ITO막(1)이 증착된 패드금속(3) 사이에 형성된 콘택 오픈(2)으로 이루어진다.On the other hand, as shown in FIGS. 3 (b) and 3 (c), the cut surface of the contact open portion 2 in which the auxiliary contact 5 is not formed includes the pad metal 3 formed on the substrate, and An insulating film 6 formed on both sides of the pad metal 3 so as to overlap each other, and an ITO film 1 formed on the pad metal 3 so as to have a height lower than that of the insulating film 6. And a contact open 2 formed between the insulating film 6 and the pad metal 3 on which the ITO film 1 is deposited.
또한, 상기 보조콘택(5)이 형성된 콘택오픈 부위의 절단면은 기판 상에 형성된 패드금속(3)과, 상기 패드금속(3)의 양 사이드 일측에 중첩되게 형성된 절연막(6)과, 보조 콘택 부위(5)보다 넓게 형성된 ITO막(1')과 패드 부분의 ITO(1)와 보조 콘택 오픈 부위의 ITO막(1')이 연결되도록 형성된 소오스-드레인 금속(4)으로 이루어진다.In addition, a cut surface of the contact open portion in which the auxiliary contact 5 is formed may include a pad metal 3 formed on a substrate, an insulating film 6 formed on both sides of the pad metal 3, and an auxiliary contact portion. A source-drain metal 4 formed so as to connect the ITO film 1 'formed wider than (5), the ITO 1 in the pad portion and the ITO film 1' in the auxiliary contact opening portion is connected.
상술한 바와 같이 본 발명에 의하면, 패드 금속의 유실로 인한 선의 끊어짐이 발생하더라도 보조 콘택오픈 부를 통하여 전기적인 신호가 공급되게 함으로써 공정중의 사고성 혹은 기타 원인으로 인한 불량을 줄여 수율을 증가시키게 되고 원가를 절감할 수 있다.As described above, according to the present invention, even if a line break occurs due to the loss of the pad metal, the electrical signal is supplied through the auxiliary contact opening to reduce the defect caused by the accident or other causes during the process to increase the yield. Cost can be reduced.
또한 패드 금속의 유리 가장자리에 위치하고 있어 금속의 막질이 치밀하지 않거나 공정 불안정등으로 인하여 쉽게 어택(attack)을 받는 부분이므로 공정이 안정되지 않을 때 혹은 설비 이상등의 사고성 불량이 있을 때 제품으로서의 품질을 잃지 않도록 하여 수율을 극대화 시킬 수 있게 된다.In addition, it is located on the glass edge of the pad metal, so it is easily attacked due to incomplete metal film quality or process instability. Do not lose to maximize the yield.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920025838A KR100247277B1 (en) | 1992-12-28 | 1992-12-28 | Lcd and its fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920025838A KR100247277B1 (en) | 1992-12-28 | 1992-12-28 | Lcd and its fabrication method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940015624A KR940015624A (en) | 1994-07-21 |
KR100247277B1 true KR100247277B1 (en) | 2000-03-15 |
Family
ID=19346956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920025838A KR100247277B1 (en) | 1992-12-28 | 1992-12-28 | Lcd and its fabrication method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100247277B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100534377B1 (en) * | 1998-10-24 | 2006-03-22 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device and manufacturing method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100527086B1 (en) * | 2001-09-05 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacturing liquid crystal display device |
KR100774578B1 (en) * | 2001-10-10 | 2007-11-09 | 삼성전자주식회사 | Liquid crystal display device |
KR102432645B1 (en) | 2015-06-18 | 2022-08-17 | 삼성디스플레이 주식회사 | A display device and a manufacturing method thereof |
-
1992
- 1992-12-28 KR KR1019920025838A patent/KR100247277B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100534377B1 (en) * | 1998-10-24 | 2006-03-22 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR940015624A (en) | 1994-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
KR100244447B1 (en) | Liquid crystal display and method for manufacturing the same | |
US5883682A (en) | Structure of a liquid crystal display and method of manufacturing the same | |
US6038003A (en) | Liquid crystal display and method of manufacturing the same | |
US6924179B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
JP3226836B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US6636279B2 (en) | Display device and method of manufacturing the same | |
JP3270361B2 (en) | Thin film transistor array and method of manufacturing the same | |
US20030117535A1 (en) | Liquid crystal display device and fabricating method thereof | |
US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
KR100247277B1 (en) | Lcd and its fabrication method | |
KR100621534B1 (en) | liquid crystal display device | |
CN100492147C (en) | Liquid crystal display device and manufacturing method thereof | |
KR101165849B1 (en) | Liquid crystal display device and method of lcd | |
KR100259611B1 (en) | Lcd panel and its fabrication method | |
KR0145898B1 (en) | Pad making method and structure of liquid crystal display device | |
KR100675733B1 (en) | Method for fabricating array substrate in Liquid crystal display | |
KR100205868B1 (en) | A dual gate thin film transistor and a method of fabricating the same | |
KR100668251B1 (en) | Method for etching substrate | |
KR100599958B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
KR100577777B1 (en) | Method for forming transfer of TFT LCD | |
KR0139345B1 (en) | Liquid crystal transistor | |
KR0139348B1 (en) | Manufacturing method of liquid crystal display panel | |
KR20010004020A (en) | Method of manufacturing TFT array substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071127 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |