KR100245302B1 - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor device Download PDFInfo
- Publication number
- KR100245302B1 KR100245302B1 KR1019960075452A KR19960075452A KR100245302B1 KR 100245302 B1 KR100245302 B1 KR 100245302B1 KR 1019960075452 A KR1019960075452 A KR 1019960075452A KR 19960075452 A KR19960075452 A KR 19960075452A KR 100245302 B1 KR100245302 B1 KR 100245302B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- electrode
- antifuse
- barium titanate
- silicon oxide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Abstract
본 발명은 동작 신뢰성을 유지하면서 프로그램 전압을 줄이고, 그 전압 조절을 간편하게 할 수 있는 안티퓨즈를 개시한다. 개시된 안티퓨즈는 반도체 기판위에 제1절연막, 제1전극, 제2절연막 및 제2전극이 순차적으로 적층된 구조로서, 제2절연막은 실리콘 산화막 위에 티타늄 원소가 과잉 함유된 티탄산 바륨(BaTi2O3)층의 이중층 구조를 갖는다.The present invention discloses an antifuse capable of reducing the program voltage and simplifying the voltage control while maintaining operational reliability. The disclosed antifuse has a structure in which a first insulating film, a first electrode, a second insulating film, and a second electrode are sequentially stacked on a semiconductor substrate, and the second insulating film is formed of barium titanate (BaTi 2 O 3) containing excessive titanium elements on a silicon oxide film. ) Has a double layer structure.
Description
본 발명은 필드 프로그램성 게이트 어레이(FPGA : Field ProgrammableGate Array)에 사용되는 평판형 커패시터의 안티퓨즈(Anti-fuse) 구조에 관한 것으로, 특히 안티퓨즈의 새로운 층간 절연물을 사용하여 낮은 구동 전압에서 신뢰성있는 프로그램 동작이 가능한 평판형 커패시터의 안티퓨즈 구조에 관한 것이다.FIELD OF THE INVENTION The present invention relates to the anti-fuse structure of planar capacitors used in Field Programmable Gate Arrays (FPGAs), particularly using a novel interlayer insulator of antifuse, which is reliable at low drive voltages. The present invention relates to an antifuse structure of a planar capacitor capable of program operation.
일반적으로, 안티퓨즈는 프로그램 단위 소자로서, 초기에는 피롬(PROM; programmable read only memory)에 응용되었으나, 최근에는 필드 프로그램어블 게이트 어레이(field programmable gate array; FPGA)에 대부분 사용되고 있다. FPGA는 집적 회로의 제조 기간을 단축하고 제조 단가를 낮출 수 있는 새로운 에이직(ASIC; application specific integrated circuit) 분야로 각광을 받고 있어 휴대용 통신기기를 비롯하여 그 사용 분야가 계속 증가하고 있다.In general, antifuse is a program unit device, and was initially applied to a programmable read only memory (PROM), but recently, it is mostly used for a field programmable gate array (FPGA). FPGAs are emerging as new application specific integrated circuits (ASICs) that can shorten the manufacturing time and lower manufacturing costs of integrated circuits, and the field of use includes portable communication devices.
1980년대 중반부터 평판 커패시터 형태의 안티퓨즈에 대한 연구가 본격적으로 시작되었다. 이 시기에 미국의 에이엠디(AMD Advanced micro deivces, inc.) 사에서는 안티퓨즈와 바이폴라 트랜지스터로 구성된 128K 바이폴라 피롬(PROM)을 개발하였으며, 엑텔(Actel)사에서는 실리콘 전극을 사용한 안티퓨즈를 포함하는 64K 모스 피롬(PROM)을 개발하였다. 금속, 절연물, 금속 구조를 갖는 안티퓨즈는 1990년초 미국의 에이티 앤 티(AT ＆amp; T)사와 Xilinix사, 그리고 일본의 가와사키(Kawasaki)사 등의 반도체 제조 회사에 의하여 연구되었다.Since the mid-1980s, research into antifuse in the form of flat plate capacitors began in earnest. At this time, AMD Advanced Micro deivces, Inc. developed 128K bipolar pyrom (PROM) consisting of antifuse and bipolar transistors, while Actel developed 64K including antifuse using silicon electrodes. Mospyrom (PROM) was developed. Antifuses with metals, insulators and metal structures were studied in early 1990 by semiconductor manufacturers such as AT & T, Xilinix, and Kawasaki, Japan.
그러면, 첨부 도면을 참조하여 종래의 안티퓨즈의 구조 및 그 제조방법에 대해 알아보고 그 문제점에 대해 상세히 설명하기로 한다.Then, with reference to the accompanying drawings, the structure of the conventional anti-fuse and its manufacturing method will be described and the problem will be described in detail.
먼저, 도 1은 종래의 일반적인 평판형 커패시터의 안티퓨즈의 단면을 나타낸 것이다.First, Figure 1 shows a cross section of the anti-fuse of a conventional flat plate capacitor.
도시한 바와같이, 종래의 안티퓨즈 구조는, 실리콘 기판(1) 위에 형성된 제1필드 산화막(2)과, 이 제1필드 산화막(2) 위에 형성된 제1전극(3)과, 이 제1전극(3)상에 형성된 제2필드 산화막(4)과, 이 제2필드 산화막(4) 위에 형성된 제2전극(6)으로 이루어져 있다. 이때, 상기 제1 및 제2전극은 텅스텐(W), 몰리브덴(Mo), 납(Pt), 티타늄나이트라이트(TiN) 및 티타늄텅스텐(TiW) 등의 금속이 사용되고 있으며, 이들 두 전극 사이에 존재하는 층간 절연물(4)로는 비정질 실리콘(a-Si), 실리콘 산화막 및 실리콘 산화막 등이 사용되고 있다.As shown, the conventional antifuse structure includes a first field oxide film 2 formed on the silicon substrate 1, a first electrode 3 formed on the first field oxide film 2, and the first electrode. A second field oxide film 4 formed on (3) and a second electrode 6 formed on the second field oxide film 4 are formed. In this case, the first and second electrodes are made of metal such as tungsten (W), molybdenum (Mo), lead (Pt), titanium nitride (TiN) and titanium tungsten (TiW), and are present between the two electrodes. As the interlayer insulator 4, amorphous silicon (a-Si), a silicon oxide film, a silicon oxide film, or the like is used.
현재 대부분의 안티퓨즈 연구는 필드 프로그램어블 게이트 어레이(FPGA)응용을 위해 진행되고 있다. 이를 제조하는 반도체 제조 회사들은 제품의 소형화를 위한 안티퓨즈의 구성 물질 개발과 구조 개발에 전력하고 있다.Most antifuse research is currently underway for field programmable gate array (FPGA) applications. Semiconductor companies that manufacture them are working on the development of antifuse components and structures for miniaturization of products.
도 2는 종래의 일반적인 필드 프로그램어블 게이트 어레이의 구조도로서, 집적화가 가장 요구되는 스위치 박스(S)가 안티퓨즈의 많은 배열로 이루어져 있다. 여기서, 부호 S는 스위치 박스, 부호 L은 로직 블럭, 부호 C는 컨넥션 박스를 각각 나타낸다.FIG. 2 is a structural diagram of a conventional field programmable gate array in which a switch box S, in which integration is most required, is composed of many arrays of anti-fuse. Here, symbol S denotes a switch box, symbol L denotes a logic block, and symbol C denotes a connection box, respectively.
그런데, 상기 구성을 갖는 종래의 안티퓨즈 응용 회로를 초고밀도 집적회로(VLSI) 및 극대규모 집적회로(ULSI)칩에 사용하게 되면, 안티퓨즈의 프로그램 전압이 대부분 약 수십 볼트(V)로 그 수치가 매우 높기 때문에 주변 구동 회로의 파괴를 유발시키는 문제점이 있었다.However, when the conventional antifuse application circuit having the above configuration is used for the ultra high density integrated circuit (VLSI) and the ultra-large scale integrated circuit (ULSI) chip, the program voltage of the antifuse is almost tens of volts (V). Since V is very high, there is a problem causing destruction of the peripheral driving circuit.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은 안티퓨즈의 누설전류를 억제시키는 실리콘 산화막과 융점이 낮고 비유전율이 비교적 낮으며 절연파괴 후 저항이 낮은 티탄산 바륨으로 구성된 이층 구조의 층간 절연물을 사용함으로써 낮은 구동 전압에서 신뢰성있는 프로그램 동작이 가능한 평판형 커패시터의 안티퓨즈 구조를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is a two-layered layer consisting of a silicon oxide film for suppressing the leakage current of the anti-fuse and barium titanate having a low melting point, a relatively low relative dielectric constant, and a low resistance after dielectric breakdown. The use of a structured interlayer insulator provides an antifuse structure for flat capacitors that enables reliable program operation at low drive voltages.
도 1은 종래 기술에 따른 평판형 커패시터의 안티퓨즈 구조를 나타낸 단면도.1 is a cross-sectional view showing an antifuse structure of a plate capacitor according to the prior art.
도 2는 종래의 일반적인 필드 프로그램어블 게이트 어레이의 구조도.2 is a structural diagram of a conventional general field programmable gate array.
도 3은 본 발명에 의한 평판형 커패시터의 안티퓨즈 구조를 나타낸 단면도.3 is a cross-sectional view showing an antifuse structure of a flat plate capacitor according to the present invention.
도 4는 본 발명의 실시예에 따른 안티퓨즈에서 실리콘 산화막의 두께를 달리 하였을 때, 인가전압에 따른 누설전류의 변화를 나타낸 그래프.Figure 4 is a graph showing the change in leakage current according to the applied voltage when the thickness of the silicon oxide film in the anti-fuse according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 안티퓨즈에서 (-) 바이어스를 인가하였을 때, 절연파괴 분포도.5 is a breakdown distribution when applying a negative bias in the anti-fuse according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2,4 : 필드 산화막 3 : 제1전극2,4 field oxide film 3: first electrode
5 : 이중 절연층 5a : 실리콘 산화막5 double insulation layer 5a silicon oxide film
5b : 티탄산 바륨 6 : 제2전극5b: barium titanate 6: second electrode
상기 목적을 달성하기 위하여, 본 발명에 의한 평판형 커패시터의 안티퓨즈 구조는,In order to achieve the above object, the antifuse structure of the plate capacitor according to the present invention,
반도체 기판 상부에 형성된 제1필드 산화막과,A first field oxide film formed over the semiconductor substrate,
상기 제1필드 산화막 상부에 일정 크기로 형성된 제1전극과,A first electrode formed to have a predetermined size on the first field oxide film;
상기 제1전극의 표면이 소정 부분 노출되도록 상기 제1필드 산화막 상부에 형성된 제2필드 산화막과,A second field oxide film formed on the first field oxide film such that a surface of the first electrode is partially exposed;
상기 노출된 제1전극의 표면과 이 제1전극의 표면을 노출시키기 위해 형성된 상기 제2필드 산화막의 소정 부분에 형성된 실리콘 산화막과 이 실리콘 산화막 상부에 형성된 티타늄 바륨막으로 이루어진 이중 절연막과,A double insulating film comprising a silicon oxide film formed on a predetermined portion of the second field oxide film formed to expose the exposed surface of the first electrode and the surface of the first electrode, and a titanium barium film formed on the silicon oxide film;
상기 이중 절연막과 상기 제2필드 산화막 상부에 형성된 제2전극을 포함하여 이루어진 것을 특징으로 한다.And a second electrode formed on the double insulating layer and the second field oxide layer.
상기 구성에서, 싱기 티탄산 바륨은 티타늄 원소가 과잉 함유된 BaTi3O의 조성을 갖는 것이 바람직하다.In the above configuration, the thin barium titanate preferably has a composition of BaTi 3 O in which the titanium element is excessively contained.
또한, 상기 티탄산 바륨은 티타늄 원소가 과잉 함유된 BaTi2O3의 조성을 갖는 것이 바람직하다.In addition, the barium titanate preferably has a composition of BaTi 2 O 3 containing excess titanium.
그리고, 상기 제1전극은 티타늄 텅스텐을 사용하여 형성된 것이 바람직하다.The first electrode is preferably formed using titanium tungsten.
그리고, 상기 제2전극은 알루미늄을 사용하여 형성된 것이 바람직하다.The second electrode is preferably formed using aluminum.
그리고, 상기 티탄산 바륨막은 다결정 티탄산 바륨 타겟을 아르곤과 산소의 혼합가스로 고주파(RF) 스퍼터링에 의하여 형성한 것이 바람직하다.The barium titanate film is preferably formed of a polycrystalline barium titanate target by a high frequency (RF) sputtering with a mixed gas of argon and oxygen.
그리고, 상기 실리콘 산화막은 다결정 실리콘 타겟을 아르곤 분위기에서 고주파(RF) 스퍼터링한 후, 산소 분위기에서의 열처리에 의하여 형성하는 것이 바람직하다. 이때, 상기 스퍼처링과 열처리는 인-시튜로 행해지는 것이 바람직하다. 그리고, 상기 열처리 온도는 500∼700℃인 것이 바람직하다.The silicon oxide film is preferably formed by heat treatment in an oxygen atmosphere after sputtering a polycrystalline silicon target in an argon atmosphere. At this time, the sputtering and heat treatment is preferably carried out in-situ. The heat treatment temperature is preferably 500 to 700 ° C.
또한, 상기 실리콘 산화막과 티탄산 바륨막은 각각 400Å 이내로 형성하는 것이 바람직하다.In addition, the silicon oxide film and the barium titanate film are preferably formed within 400 mV.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.
도 3은 본 발명에 의한 평판형 커패시터의 안티퓨즈 구조를 나타낸 단면도로서, 반도체 기판(1) 상부에 형성된 제1필드 산화막(2)과, 이 제1필드 산화막(2) 상부에 일정 크기로 형성된 제1전극(3)과, 상기 제1전극(3)의 표면이 소정 부분 노출되도록 상기 제1필드 산화막(2) 상부에 형성된 제2필드 산화막(4)과, 상기 노출된 제1전극(3)의 표면과 이 제1전극(3)의 표면을 노출시키기 위해 형성된 상기 제2필드 산화막(4)의 소정 부분에 형성된 실리콘 산화막(5a)과 티타늄 바륨막(5b)으로 이루어진 이중 절연막(5)과, 이 이중 절연막(5)과 상기 제2필드 산화막(4) 상부에 형성된 제2전극(6)으로 이루어져 있다.3 is a cross-sectional view illustrating an antifuse structure of a plate capacitor according to an embodiment of the present invention, and includes a first field oxide film 2 formed on a semiconductor substrate 1 and a predetermined size formed on the first field oxide film 2. The first field 3, the second field oxide film 4 formed on the first field oxide film 2 so that the surface of the first electrode 3 is partially exposed, and the exposed first electrode 3. A double insulating film 5 composed of a silicon oxide film 5a and a titanium barium film 5b formed on a predetermined portion of the second field oxide film 4 formed to expose the surface of the first electrode 3 and the surface of And a second electrode 6 formed on the double insulating film 5 and the second field oxide film 4.
상기 구조를 갖는 안티퓨즈의 프로그램 동작은 층간 절연물의 절연 파괴로서 이루어지고, 신뢰성은 프로그램 전의 낮은 누설전류와 프로그램 전압의 정확한 예측으로 평가된다. 이를 위해 본 발명에서는 실리콘 산화막(5a)과 티타늄 바륨(BaTi3O)(5b)으로 이루어진 이층 구조의 층간 절연물을 사용하였다. 이때, 박막의 실리콘 산화막(5a)은 안티퓨즈의 누설전류를 억제시키는 역할을 한다. 그리고, 층간 절연물의 융점이 높으면 안티퓨즈의 프로그램 전력소모가 증가하게 되므로, 융점이 낮고, 비유전율이 비교적 낮으며 절연파괴 후 저항이 낮은 절연물로서 티탄산바륨(5b)을 사용하였다.The program operation of the antifuse having the above structure is made as the dielectric breakdown of the interlayer insulation, and the reliability is evaluated by the low leakage current before the program and the accurate prediction of the program voltage. To this end, in the present invention, an interlayer insulator having a two-layer structure consisting of a silicon oxide film 5a and titanium barium (BaTi 3 O) 5b is used. At this time, the silicon oxide film 5a of the thin film serves to suppress the leakage current of the anti-fuse. In addition, the higher the melting point of the interlayer insulator, the higher the program power consumption of the anti-fuse, so the barium titanate (5b) was used as the insulator having a low melting point, relatively low relative dielectric constant and low resistance after breakdown.
절연물의 국부적 영역이 절연 파괴되면 절연물 내부에서는 새로운 화학적 결합 상태가 발생하게 된다. 대부분의 산화물은 절연 파괴를 일으키면서 국부 영역에서 인가전계에 의한 가열에 의해 산화 물질이 환원현상이 발생하면서 결정 상태 결합이 존재하게 된다. 티타늄 바륨(BaTi3O)(5b)은 반도체 제조에 사용되는 다른 절연물에 비해 비교적 낮은 융점을 갖는다. 특히 과잉 티타늄(Ti)성분을 갖는 티타늄 바륨(BaTi3O)은 약 1,300∼1,600℃ 범위에서 융점을 갖는다. 절연파괴가 발생하면 탄산바륨 내에 국부적 환원 현상에 의해 티타늄(Ti) 및 바륨(Ba)이 포함되므로, 전도성 통로가 형성될 것으로 생각되므로 이를 이용하면 프로그램 후의 안티퓨즈의 저항을 낮출 수 있다. 특히, 40W 이상의 고주파(RF) 전력의 스퍼터링법으로 제조된 비정질 티탄산 바륨은 국부적으로 마이크로 결정 상태를 갖는 것으로 알려져 있다. 이러한 마이크로 결정은 티탄산 바륨막 내의 누설전류통로로서 작용하여 많은 누설 전류를 유도시키면서 절연파괴를 빨리 일으킬 수 있다. 비정질 티탄산 바륨은 저온에서 제조되므로 이전 공정에 영향을 주지 않으며, 재현성있게 조성비와 두께를 조절할 수 있어 안티퓨즈에 사용할 경우 많은 이점을 갖게 된다.Breakdown of the localized area of the insulation results in a new chemical bonding state inside the insulation. Most of the oxides cause dielectric breakdown, and the oxidized material is reduced by heating by an applied electric field in the localized region, resulting in crystalline state bonding. Titanium barium (BaTi 3 O) 5b has a relatively low melting point compared to other insulators used in semiconductor manufacturing. In particular, titanium barium (BaTi 3 O) having excess titanium (Ti) has a melting point in the range of about 1,300 ~ 1,600 ℃. When dielectric breakdown occurs, since titanium (Ti) and barium (Ba) are included in the barium carbonate by a local reduction phenomenon, it is thought that a conductive passage is formed, and thus, the resistance of the antifuse after the program can be lowered. In particular, amorphous barium titanate produced by sputtering of high frequency (RF) power of 40 W or more is known to have a locally microcrystalline state. Such microcrystals can act as leakage current paths in the barium titanate film, leading to large leakage currents and quickly causing dielectric breakdown. Amorphous barium titanate is manufactured at low temperature, so it does not affect the previous process, and the composition ratio and thickness can be adjusted reproducibly, which has many advantages when used in antifuse.
아래 표 1은 두 종류의 티탄산 바륨 비정질 박막의 비유전율, 굴절율 및 절연파괴 강도를 각각 나타낸다.Table 1 below shows the relative dielectric constant, refractive index, and dielectric breakdown strength of two kinds of barium titanate amorphous thin films.
티타늄(Ti) 성분이 많을 수록 티탄산 바륨의 절연성은 저하됨을 알 수 있다. 티타늄 바륨(BaTi2O3)의 경우 비유전율은 10.8을 나타냈는데, 이 수치는 실리콘 산화막에 비하면 높아 안티퓨즈의 정전용량을 높이는 단점을 가져올 수 있다. 그러나 이러한 문제점은 티탄산 바륨의 두께를 두껍게 하므로써 해결할 수 있다.It can be seen that the more the titanium (Ti) component, the lower the insulation of barium titanate. In the case of titanium barium (BaTi 2 O 3 ), the relative dielectric constant was 10.8, which is higher than that of silicon oxide, which may have the disadvantage of increasing the capacitance of the antifuse. However, this problem can be solved by increasing the thickness of barium titanate.
[표 1]TABLE 1
도 3을 참조하면, 과잉 티타늄(Ti) 성분의 티탄산 바륨(5b)/실리콘 산화막(5a)을 층간 절연물(5)로 사용하는 안티퓨즈에서 실리콘 산화막(5a)은 층간 절연물의 누설전류를 억제하며, 과잉 티타늄(Ti) 성분의 티탄산 바륨(5b)은 그 두께를 조절하므로써 안티퓨즈의 프로그램 전압을 낮은 범위에서 정확하게 조절하는 역할을 각각 수행하게 된다. 또한, 실리콘 산화막(5a)의 상층에 위치하는 과잉 티타늄(Ti)성분의 티탄산 바륨(5b)은 상층 전극인 알루미늄(6)의 힐락(hillock) 및 스파이커 등의 결함으로부터 박막의 실리콘 산화막을 보호하게 된다.Referring to FIG. 3, in an antifuse using an excess barium titanate (5b) / silicon oxide film (5a) having an excessive titanium (Ti) component as the interlayer insulator (5), the silicon oxide film (5a) suppresses the leakage current of the interlayer insulator. In addition, the barium titanate (5b) of the excess titanium (Ti) component serves to adjust the program voltage of the anti-fuse accurately in a low range by controlling the thickness thereof. In addition, the barium titanate 5b having an excessive titanium (Ti) component located above the silicon oxide film 5a protects the silicon oxide film of the thin film from defects such as hillocks and spikers of aluminum 6 as the upper electrode. do.
도 3을 참조하면, 완성된 안티퓨즈는 알루미늄(6)/티탄산 바륨(5b)/실리콘 산화막(5a)/티타늄텅스텐(3) 구조를 따른다.Referring to FIG. 3, the completed antifuse follows the structure of aluminum 6 / barium titanate 5b / silicon oxide film 5a / titanium tungsten 3.
제1전극(3)인 티타늄텅스텐(TiW)막 위의 실리콘 산화막(5a)은 다결정 실리콘 산화막 타겟을 아르곤 분위기에서 고주파(RF) 스퍼터링한 후, 진공상태를 계속 유지하는 인-시튜(In-situ) 열처리를 500∼700℃, 바람직하게는 600℃의 산소분위기에서 행하여 형성한다. 과잉 티타늄(Ti) 성분의 티탄산 바륨 박막(5b)는 다결정 티탄산 바륨 타겟을 아르곤과 산소의 혼합 가스로 고주파(RF) 스퍼터링하여 실리콘 산화막(5a)위에 형성한다. 각 절연물들(5a,5b)은 약 400Å 이하의 두께로 제조되었다.The silicon oxide film 5a on the titanium tungsten (TiW) film as the first electrode 3 has an in-situ that maintains a vacuum state after sputtering a polycrystalline silicon oxide film target in an argon atmosphere. The heat treatment is carried out in an oxygen atmosphere of 500 to 700 캜, preferably 600 캜. The excess barium titanate thin film 5b of the titanium (Ti) component is formed on the silicon oxide film 5a by sputtering a polycrystalline barium titanate target with a mixed gas of argon and oxygen. Each of the insulators 5a and 5b was made to a thickness of about 400 mm 3 or less.
도 4는 상기한 방법을 통하여 제조된 안티퓨즈의 전기적 특성을 나타낸 것으로, 안티퓨즈에서 실리콘 산화막의 두께를 달리하였을 때 인가전압에 따른 누설전류의 변화를 나타낸 그래프이다.Figure 4 shows the electrical characteristics of the anti-fuse manufactured by the above method, it is a graph showing the change in leakage current according to the applied voltage when the thickness of the silicon oxide film in the anti-fuse.
여기서, 120Å의 일정한 두께의 실리콘 산화막(5a)과 a) 120Å, b) 240Å, 및 c) 360Å으로 과잉 티타늄(Ti) 성분의 티탄산 바륨(5b)의 두께를 달리하면서 제조된 안티퓨즈에서 인가전압을 달리하였을 때의 누설전류를 보여준다.Here, the applied voltage in the anti-fuse manufactured by varying the thickness of the barium titanate (5b) of the titanium component (Ti) with a constant thickness of 120 Å silicon oxide film (5a) and a) 120 Å, b) 240 Å, and c) 360 Å Shows the leakage current at different times.
티탄산 바륨(5b)의 두께가 증가함에 따라 절연 파괴 전압은 15V, 17V 및 19V로 각각 변화하였다. 절연 파괴가 발생하기 전 안티퓨즈를 통해 흐르는 누설 전류는 대부분이 수 nA로 매우 적게 흐른다.As the thickness of the barium titanate 5b increased, the dielectric breakdown voltages changed to 15V, 17V, and 19V, respectively. Most leakage currents through the antifuse flow very few nA before dielectric breakdown occurs.
도 5는 본 발명의 실시예에 따른 안티퓨즈에서 (-) 바이어스를 인가하였을 때의 절연파괴 분포도로서, 각 절연물의 두께가 120Å으로 일정한 경우 안티퓨즈의 프로그래밍 전압을 인가 극성에 따라 나타내었다.5 is a breakdown distribution diagram when a negative bias is applied in an antifuse according to an exemplary embodiment of the present invention. When the thickness of each insulator is 120 mW, the programming voltage of the antifuse is shown according to the applied polarity.
평균 프로그래밍 전압의 크기는 티타늄텅스텐(TiW)에 (-) 전압을 인가하였을 때 약 14.4V였으며, 알루미늄(Al)에서 (-) 전압을 인가하였을 때 약 15.8V로 나타났다.The average programming voltage was about 14.4V when applying a negative voltage to titanium tungsten (TiW), and about 15.8V when applying a negative voltage to aluminum (Al).
이상에서 설명한 바와 같이, 본 발명에 의한 평판형 커패시터의 안티퓨즈 구조에 의하면, 금속, 절연물, 금속 구조를 갖는 안티퓨즈에서 층간 절연물로서 과잉 티타늄(Ti) 성분의 비정질 티탄산 바륨과 실리콘 산화막의 이중 절연물을 사용함으로써, 안티퓨즈의 동작 신뢰성을 유지하면서 프로그램 전압을 줄이고 그 조절을 간편하게 할 수 있는 효과가 있다.As described above, according to the antifuse structure of the plate capacitor according to the present invention, a double insulator of amorphous barium titanate and silicon oxide film of excess titanium (Ti) component as an interlayer insulator in an antifuse having a metal, an insulator, and a metal structure. By using, the program voltage can be reduced and the adjustment can be made simple while maintaining the operating reliability of the antifuse.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be possible to various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and changes should be seen as belonging to the following claims. something to do.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075452A KR100245302B1 (en) | 1996-12-28 | 1996-12-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075452A KR100245302B1 (en) | 1996-12-28 | 1996-12-28 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980056188A KR19980056188A (en) | 1998-09-25 |
| KR100245302B1 true KR100245302B1 (en) | 2000-02-15 |
Family
ID=19491885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075452A KR100245302B1 (en) | 1996-12-28 | 1996-12-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100245302B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101087860B1 (en) | 2009-06-30 | 2011-11-30 | 주식회사 하이닉스반도체 | Fuse of semiconductor device |
-
1996
- 1996-12-28 KR KR1019960075452A patent/KR100245302B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101087860B1 (en) | 2009-06-30 | 2011-11-30 | 주식회사 하이닉스반도체 | Fuse of semiconductor device |
| US8274135B2 (en) | 2009-06-30 | 2012-09-25 | Hynix Semiconductor Inc. | Fuse of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980056188A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670403A (en) | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications | |
| US5814539A (en) | Method of manufacturing an active matrix panel | |
| US7888207B2 (en) | Transistor structures and methods for making the same | |
| KR100200060B1 (en) | Tantal oxide capacitor having high capacitance | |
| CN100440540C (en) | Transistor structures and methods for making the same | |
| KR100275844B1 (en) | Manufacturing a semiconductor device utilizing an anodic oxidation | |
| US7390726B1 (en) | Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer | |
| JPH08504302A (en) | Anti-fuse structure with increased edge breakdown voltage | |
| US6642591B2 (en) | Field-effect transistor | |
| WO2009157479A1 (en) | Switching element and switching element manufacturing method | |
| KR970054073A (en) | Method of manufacturing capacitors in semiconductor devices | |
| KR100245302B1 (en) | Manufacture of semiconductor device | |
| US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| Lee et al. | Variation of electrical conduction phenomena of Pt/(Ba, Sr) TiO3/Pt capacitors by different top electrode formation processes | |
| US4488349A (en) | Method of repairing shorts in parallel connected vertical semiconductor devices by selective anodization | |
| JPH02138769A (en) | Manufacture of integrated capacitor through mos technique | |
| US5281553A (en) | Method for controlling the state of conduction of an MOS transistor of an integrated circuit | |
| JP2001358303A (en) | Thin film capacitor and its manufacturing method | |
| Lee et al. | A novel BaTiO3/SiO2-based voltage-programmable link applicable to on-chip programmable devices | |
| KR19990080754A (en) | Nonvolatile Semiconductor Device and Manufacturing Method Thereof | |
| JPS63140580A (en) | Thin film transistor | |
| JPH05299584A (en) | Thin film capacitor element and semiconductor memory device | |
| US20230301087A1 (en) | Circuit structure and related multi-time programmable (mtp) memory cell | |
| Szedon et al. | Dielectric films for capacitor applications in electronic technology | |
| JP3149584B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |