KR100244782B1

KR100244782B1 - 전전자 교환기에서 절단 호 검출 장치 및 방법

Info

Publication number: KR100244782B1
Application number: KR1019970032315A
Authority: KR
Inventors: 강승구
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-07-11
Filing date: 1997-07-11
Publication date: 2000-02-15
Also published as: KR19990009798A

Abstract

본 발명에 의한 전전자 교환기에서 절단 호 검출 장치는,

발신측 SMDC와; 상기 발신측 SMDC로부터 각 타임 슬롯당 음성 데이터 8비트와 절단 호 1 비트를 전송 받는 발신측 TSWC와; 상기 발신측 TSWC로부터 9비트 데이터를 포함하는 동기 전송 모드 프레임을 전송 받는 SSWC와; 상기 SSWC로부터 동기 전송 모드 프레임을 전송받는 착신측 TSWC와; 상기 착신측 TSWC로부터 9비트 데이터를 전송받는 착신측 SMDC를 포함하여 구성되는 것을 특징으로 한다.

본 발명에 의한 전전자 교환기에서 절단 호 검출 방법은,

호의 발생시 해당 타임 슬롯에 대한 절단 호 비트를 '1'로 설정하고 호 절단시 '0'으로 설정하여 송신 메모리에 저장하는 단계와; 전송될 각각의 8비트 타임 슬롯에 해당 타임 슬롯에 대한 절단 호 1 비트를 추가하는 단계와; 전전자 교환기에서 9비트 데이터의 교환을 수행하는 단계와; 착신측에서 절단 호 1비트를 타임 슬롯별로 순차적으로 수신 메모리에 저장하는 단계와; 상기 수신 메모리에 저장된 절단 호 비트를 호 연결 데이터베이스의 내용과 비교하는 단계와; 내용이 같으면 해당 타임 슬롯의 교환 상태를 정상으로 판단하고, 같지 않으면 비정상으로 판단하는 단계를 포함하여 구성되는 것을 특징으로 한다.

Description

전전자 교환기에서 절단 호 검출 장치 및 방법

본 발명은 전전자 교환기(full electronic telephone exchange)에서 절단 호(cut-off call) 검출 장치 및 방법에 관한 것으로서, 특히 전전자 교환기 내부의 시분할 교환기(Time Switch)와 공간 분할 교환기(Space Switch)로 구성된 교환망(Switch network)에서 발생되는 예기치 않은 오동작에 의하여 통화중인 호가 절단되는 현상을 감지하기 위한 장치 및 방법에 관한 것이다.

통상적으로 전자 통신 시스템에 사용되는 교환기에는 가입자들의 통화를 원하는 가입자나 접속하고자 하는 서비스로의 연결을 위해 시간 별(채널 별)로 접속하는 시분할 교환기(Time Switch)가 포함된다.

전자 통신 시스템에서 서로 다른 사용자에 대한 데이터가 섞여 있는 다수의 입력 신호를 시간축 상에서 다중화 하여 전송하는 방식을 시분할 다중화(Time Division Multiplexing: TDM) 시스템이라 한다.

시분할 다중화란 각 채널에 실린 전송 데이터를 PCM(Pulse Code Modulation) 비트열(8 비트) 단위로 쪼개서 일정한 시간 간격을 두어 전송하는 방식을 말한다.

이때 프레임 내에서 각 PCM 데이터가 점유하는 시간 간격을 타임 슬롯(time slot)이라 하는데, 예를 들어 n 회선이 다중화 되면 프레임 내에 n개의 타임 슬롯이 존재하여야 하며, 이 타임 슬롯을 채널이라고도 부른다.

시분할 교환기는 여러 채널의 신호를 시분할 통화로(highway)에 다중화 하여 전송한 후, 다중화된 신호를 분리할 때 시분할 통화로 상의 시분할 교환기를 사용하여 다중화된 프레임상의 타임 슬롯 순서를 바꾸어 줄 수 있다.

즉, 타임 슬롯 0 의 데이터를 타임 슬롯 1 로 옮기고, 반대로 타임 슬롯 1 의 데이터는 타임 슬롯 0으로 옮김으로써, 타임 슬롯 0 와 타임 슬롯 1 을 배정 받은 가입자간에 통화가 이루어지게 된다.

시분할 교환기에서 다중화된 타임 슬롯의 다중화 순서를 바꾸어 주는 일은 버퍼 메모리를 사용하여 실행할 수 있다.

이를 위해서는, 각 채널의 PCM 데이터를 저장하기 위한 통화 메모리(Speech Memory)와, 상기 통화 메모리를 제어하기 위한 제어 메모리(Control Memory)가 필요하다.

통화 메모리와 제어 메모리에는 시분할 통화로의 채널수(또는 한 프레임 내의 타임 슬롯수)만큼의 번지가 할당되어 있으므로, 그 크기는 ＆quot;8 비트×n 채널＆quot;이 된다. 여기서 n 은 회선의 채널수(타임 슬롯수)이다.

통화 메모리를 읽어내기 위해서는, 각 타임 슬롯 동안에 통화 메모리의 특정 주소를 읽도록 제어 장치인 프로세서(Processor)에 의해서 순서가 정해져서 제어 메모리 번지의 셀에 기록하게 된다.

그러므로, 통화 메모리에 쓰여진 정보를 출력 타임 슬롯으로 읽어낼 때, 제어 메모리에 기록된 값을 어드레스로 하여 통화 메모리 번지 내의 셀 정보를 읽는다.

공간 분할 교환기는 통화로를 물리적으로 연결할 수 있는 교환기를 공간적으로 배열하여 구성하는 방식의 교환기이다.

디지털 교환에 사용되는 공간 분할 교환기는 n개의 입력 통화로와 n개의 출력 통화로를 연결해 줄 수 있는 n×n개의 교차점 행렬(crosspoint matrix)로 구성되어 있으며, 각 교차점은 디지털 전자 게이트로 구성되어 있다.

즉, 교차점의 교환기를 통해 특정 입력 통화로와 특정 출력 통화로를 연결해 줄 수 있다.

전전자 교환기는 상기와 같이 동작되는 시분할 교환기부 및 공간 분할 교환기부로 구성되어 있으며, 각 디지털 교환기 즉 타임 슬롯 상호 교환에 의해 각 타임 슬롯당 64Kbps의 음성 데이터가 교환된다.

각각의 타임 슬롯은 8비트의 PCM 데이터로 구성되므로 교환기의 타임 슬롯별 교환 단위는 8비트가 기본이다.

디지털 교환기는 통상적으로 메모리 및 시간 다중화 행렬 소자(Time Multiplexed Matrix element)의 조합으로 구성되며, 이들 메모리 및 소자간의 내부 데이터 버스는 통상 부 시분할 통화로(sub-highway) 또는 시분할 통화로라고 불리는 직/병렬 데이터 버스로 연결된다.

도 1 은 일반적인 통화로망의 구성도를 나타낸 것이다.

도시된 바와 같이, 여러 가입자를 연결하는 가입자/중계선(Subscriber/ Trunk) 정합부와; 시분할 교환기와; 여러 개의 시분할 교환기의 교환을 위한 공간 분할 교환기로 구성되어 있다.

상기 가입자/중계선 정합부와 시분할 교환기는 부 시분할 통화로를 통하여 연결되어 있다. 상기 부 시분할 통화로는 직렬 데이터를 송수신하며, 타임 슬롯당 8비트로 32개의 타임 슬롯을 포함할 때 2.048Mbps의 속도를 가지고, 타임 슬롯당 16비트로 32개의 타임 슬롯을 포함할 때 4.096Mbps의 속도를 가진다.

상기 시분할 교환기와 공간 분할 교환기는 시분할 통화로를 통하여 연결된다. 시분할 통화로의 속도는 시분할 교환기의 용량 및 타임 슬롯별 비트 구성에 따라 결정된다.

상기와 같이 구성된 일반적인 교환기는 하드웨어의 구성이 복잡하고 가격이 비싸다는 이유로 보통 타임 슬롯당 8비트(64Kbps)로 구성한다.

그러나 일부 교환기에서는 교환기 통화로 망의 시험이나 신호처리의 목적으로 사용하기 위하여, 하드웨어의 구성이 복잡하고 가격의 비싸지는 것을 감수하면서 부가적인 데이터를 포함하는 타임 슬롯당 16비트로 구성하여 사용하고 있다.

통화로 망의 정상 상태 여부를 시험하기 위한 방법으로는 여러 가지가 있으나, 대표적으로 통화에 사용하고 있지 않는 타임 슬롯(유휴 채널)이나 시험을 위한 전용 타임 슬롯을 이용하는 방법이 있다.

즉, 시험을 위한 타임 슬롯을 사용하여 비트 패턴을 발신측에서 송신하고 착신측에서 수신하거나, 또는 발신측으로 피드-백 루프(Feed-back looping)하여 이를 원래 송신 데이터와 비교함으로써 통화로 상태가 정상인지를 판단하는 방법을 사용한다.

그러나 이러한 방법은 실제로 서비스에 사용중인 타임 슬롯에 대해서는 적용할 수 없다.

게다가 이미 가입자에 할당되어 사용중인 타임 슬롯의 상태에 대해서는 교환기 내부에서 자체적으로 판단할 수가 없으므로, 잡음이나 통화 절단 등 가입자 측에서의 상태에 의해 간접적으로 판단해야만 한다.

즉, 비록 사용중이 아닌 타임 슬롯을 시험해서 정상적인 결과가 나왔더라도, 실제로 서비스에 할당되어 사용중인 타임 슬롯의 비정상 유무를 체크하기 위해서는 모든 타임 슬롯별로 부가적인 파일럿 신호를 첨가함으로써, 교환기 망을 통과한 신호를 검출하는 방법을 사용해야 한다.

이를 위해서는 연속적으로 송수신되어야 하는 음성 데이터 8비트는 건드리지 않고, 즉 64kbps의 대역폭은 보장하면서, 별도의 시험용 비트를 추가해야 한다.

그러나 이를 위하여 16비트 통화로 구조를 사용하게 되면, 부 시분할 통화로나 시분할 통화로의 속도 및 교환기 구성을 배로 높여야 하므로, 데이터 전송속도 상승 및 하드웨어 비용 상승이라는 문제점이 발생한다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위하여,

시분할 교환기와 입출력 정합부 간의 PCM 비트열 구조가 타임 슬롯당 8비트인 부 시분할 통화로를 사용하여 접속되는 통화로망에서, 시분할 교환기의 각 타임 슬롯마다 1 비트를 부가함으로써, 하드웨어의 가격 상승이나 시분할 통화로의 속도 증가 없이 현재 사용중인 타임 슬롯의 호 연결 상태를 주기적으로 감시할 수 있는 장치 및 방법을 제공하는 것을 목적으로 한다.

도 1 은 일반적인 통화로망의 구성도

도 2 는 본 발명에 의한 전전자 교환기에서 절단 호 검출 장치를 나타낸 블럭도

도 3 은 본 발명에 의해 광 링크 부에서 전송되는 동기 전송 모드 프레임의 포맷.

상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 장치는,

부 시분할 통화로를 사용하여 가입자/중계선 정합부로부터 음성 데이터 8비트를 전송받는 발신측 부 시분할 통화로 멀티플렉서/디멀티플렉서 카드와; 시분할 통화로를 사용하여 상기 발신측 부 시분할 통화로 멀티플렉서/디멀티플렉서 카드로부터 각 타임 슬롯당 음성 데이터를 위한 8비트와 절단 호 검출을 위한 1 비트를 전송하는 발신측 시분할 교환기 카드와; 광 링크를 사용하여 발신측 상기 시분할 교환기 카드로부터 9비트 데이터가 포함된 동기 전송 모드 프레임을 전송받는 공간 분할 교환기 카드와; 광 링크를 사용하여 상기 공간 분할 교환기 카드로부터 동기 전송 모드 프레임을 전송받는 착신측 시분할 교환기 카드와; 시분할 통화로를 사용하여 상기 착신측 시분할 교환기 카드로부터 9비트 데이터를 전송받는 착신측 부 시분할 통화로 멀티플렉서/디멀티플렉서 카드를 포함하여 구성된다.

또한 상기의 목적을 달성하기 위한 본 발명의 방법은,

호가 발생될 때, 발신측에서 해당 타임 슬롯에 대한 절단 호 비트를 '1'로 설정하여 절단 호 비트 송신 메모리에 저장하는 제 1 단계와; 호가 종료될 때, 발신측에서 해당 타임 슬롯에 대한 절단 호 비트를 '0'으로 설정하여 절단 호 비트 송신 메모리에 저장하는 제 2 단계와; 발신측에서 각각의 8비트 타임 슬롯에 해당 타임 슬롯에 대한 절단 호 1 비트를 상기 절단 호 비트 송신 메모리로부터 읽어 추가하는 제 3 단계와; 전전자 교환기내에서 상기 절단 호 1비트를 포함하는 9비트 데이터의 교환을 수행하는 제 4 단계와; 착신측에서 수신된 9비트 데이터 중 절단 호 1비트를 타임 슬롯별로 순차적으로 절단 호 비트 수신 메모리에 저장하는 제 5 단계와; 착신측에서 상기 절단 호 비트 수신 메모리에 저장된 절단 호 비트를 호 연결 데이터베이스의 내용과 비교하는 제 6 단계와; 해당 타임 슬롯에 대한 상기 절단 호 비트와 착신측 데이터베이스의 내용이 같으면 해당 타임 슬롯의 교환 상태를 정상으로 판단하는 제 7 단계와; 해당 타임 슬롯에 대한 상기 절단 호 비트와 착신측 데이터베이스의 내용이 같지 않으면 해당 타임 슬롯의 교환 상태를 비정상으로 판단하는 제 8 단계를 포함하여 구성된다.

시분할 통화로 상에서 한 채널당 필요한 음성 데이터용의 비트수는 8비트이므로, 해당 채널이 호 셋업상태인지를 표시해 주기 위한 1 비트를 추가함으로써, 매 채널별로 호의 감시를 가능하게 할 수 있다.

상기 절단 호 비트는 해당 타임 슬롯에 대한 호가 발생될 때 '1'로 설정되며, 호의 종료시 '0'으로 설정되어, 상기 발신측 부 시분할 통화로 멀티플렉서 카드내의 절단 호 송신 메모리에 저장된다.

그리고 나서 가입자/중계선으로부터 음성 데이터가 전송되면, 전전자 교환기내의 발신측 부 시분할 통화로 멀티플렉서 카드 내에서 해당 타임 슬롯에 대한 절단 호 비트가 추가된다.

상기 절단 호 비트는 전전자 교환기 내에서 교환이 수행된 후, 착신측 부 시분할 통화로 멀티플렉서 카드내의 절단 호 비트 수신 메모리에 해당 타임 슬롯별로 저장된다.

저장된 절단 호 비트는 시분할 교환기의 제어 프로세서에 의하여 절단 호 비트 수신 메모리로부터 읽혀져서 분석된다.

도 2 는 본 발명에 의한 전전자 교환기에서 절단 호 검출 장치를 나타낸 블럭도이다.

도시된 바와 같이, 2.048Mbps의 부 시분할 통화로를 사용하여 가입자/중계선 정합부로부터 음성 데이터 8비트를 전송받는 발신측 부 시분할 통화로 멀티플렉서 카드(Sub-highway Multiplexer Card: SMDC)(100)와; 시분할 통화로를 사용하여 상기 SMDC(100)로부터 타임 슬롯당 음성 데이터를 위한 8비트와 절단 호 검출을 위한 1 비트를 전송받는 발신측 시분할 교환기 카드(Time-Switch Card: TSWC)(200)와; 광 링크를 사용하여 상기 발신측 TSWC(200)로부터 9비트 데이터가 포함된 동기 전송 모드 프레임을 전송받는 32×32 공간 분할 교환기 카드(Space-Switch Card: SSWC)(300)와; 광 링크를 사용하여 상기 SSWC로부터 교환이 수행된 동기 전송 모드 프레임을 전송받는 착신측 TSWC(400)와; 시분할 통화로를 사용하여 상기 착신측 TSWC(400)로부터 9비트 데이터를 전송 받으며, 부 시분할 통화로를 사용하여 가입자/중계선으로 8비트 음성 데이터를 전송하는 착신측 SMDC(500)로 구성되어 있다.

이하 도면을 참조하여 본 발명에 의한 전전자 교환기에서 절단 호 검출 장치의 구조 및 동작에 대하여 상세히 설명하면 다음과 같다.

상기 가입자/중계선과 발/착신측 SMDC(100)(500)를 연결하는 부 시분할 통화로는, 2.048Mbps 직렬 데이터 형태로 복수개가 연결된다.

이 직렬 데이터는 발신측 SMDC(100)를 거쳐서 16.384Mbps×8비트 병렬 시분할 통화로로 전송되기 위해 8비트 데이터로 변환된다.

발신측 SMDC(100)내의 절단 호 비트 송신 메모리(Cut-off call Bit Tx Memory: COB-TXM)(120)에서는, 매 프레임(8㎑) 주기별로 읽어낸 절단 호 1비트를, 발신측 TSWC(200)로 입력되기 전에 상기 병렬 음성 데이터 8비트에 부가한다

절단 호 1비트가 부가된 9비트 병렬 데이터는 시분할 통화로를 통하여 발신측 TSWC(200)내의 송신 통화 메모리(210)에 순차적으로 기록된다.

발신측 SMDC(100)는 호가 발생될 때마다 프로세서에 의해 해당 채널에 일치되는 번지에 절단 호 1비트를 절단 호 비트 송신 메모리에 기록하게 되며, 호가 종료되면 이 비트를 클리어 한다.

즉 절단 호 비트가 '1'이면 호가 성립된 상태이며, '0'이면 호가 해제된 상태임을 알 수 있다.

발신측 TSWC(200)내의 존재하는 9비트×2048 크기의 송신 통화 메모리(9비트×2048 램)(210)에 기록된 9비트 데이터는, 발신측 TSWC(200)내의 제어 메모리(220)에 저장되어 있는 제어 데이터에 의해 교환되어, 발신측 TSWC(200)와 SSWC(300)간의 장거리 광 전송을 위한 광 링크로 입력된다.

광 링크 부에서 전송되는 270바이트×9바이트 크기의 동기 전송 모드(Sync Tx Mode: STM-1) 프레임은, 9비트×2048의 타임 슬롯 통화 데이터와 프로세서간 통신(Inter Processor Communication: IPC)을 위한 데이터 및 기타 유지 보수용 데이터를 매핑(Mapping)하여 구성되며, SSWC(300)의 광 정합부로 155.520Mbps의 속도로 직렬 전송하게 된다.

도 3 은 본 발명에 의해 광 링크 부에서 전송되는 프레임의 포맷을 나타낸 것이다.

도시된 바와 같이, 초기 6개의 타임 슬롯은 동기 전송 모드 프레임을 인식하기 위한 부분이며, 이어지는 256 바이트(1비트×2048타임 슬롯)는 절단 호 검출용 데이터이다.

그리고 나서 광 링크 상태 표시를 위한 채널이 전송된 이후에, 256×8 바이트(8비트×2048타임 슬롯)의 음성 데이터를 위한 타임 슬롯이 전송된다.

프레임의 맨 마지막 64 타임 슬롯은 교환기 내부 프로세서간의 데이터 전송용 채널로 사용된다.

광 링크를 통하여 전송된 상기와 같은 구조의 프레임은 SSWC(300)에 수신된 후, 다시 9비트의 병렬 데이터로 변환된다.

상기 SSWC(300)은 공간 분할 교환 기능을 수행하기 위한 부분으로, 광 정합부로부터 출력되는 시분할 통화로 데이터를 공간 분할 교환기 제어 프로세서에 의하여 교환한다.

공간 분할 교환기의 교환 정보는 상기 SSWC(300)내의 공간 분할 교환기 제어 메모리(320)내에 저장되어 있다.

상기 SSWC(300)내의 매트릭스 교환기(310)는 타임 슬롯당 9비트를 동시에 교환할 수 있는 구조로 되어 있다. 즉 주문형 반도체로서 구현되는 교환기 기본 소자의 시분할 통화로 당 입출력 비트가 각각 병렬 9비트로 구성된다.

SSWC(300)에서 교환된 데이터는 착신측 TSWC(400)에서 다시 시분할 교환되고 난 후, 착신측 SMDC(500)로 입력된다.

착신측 SMDC(500)내의 디멀티플렉서(510)에 입력된 통화 데이터 9비트는, 2.048Mbps의 직렬 부 시분할 통화로를 위한 8비트 음성 데이터로 변환된 뒤, 가입자 부로 연결된다.

상기 착신측 TSWC(400)로부터 전송된 병렬 데이터 9비트 내의 절단 호 1비트는, 착신측 SMDC(500)내의 절단 호 비트 수신 메모리(520)에 타임 슬롯별로 순차적으로 기록된다.

착신측 시분할 교환기 제어 프로세서는, 절단 호 비트 수신 메모리(520)의 내용을 주기적으로 읽어서 현재 프로세서가 가지고 있는 호 연결 데이터베이스 정보과 같은지를 호 처리 상위 프로세서에서 비교함으로써, 사용중인 각 타임 슬롯의 교환 상태를 체크하게 된다.

즉, 제어 프로세서는 현재 자신이 가지고 있는 호 연결 데이터베이스 정보와 절단 호 비트 수신 메모리(520)내에서 읽어낸 해당 타임 슬롯 정보(절단 호 비트)가 같으면 해당 타임 슬롯의 상태를 정상적으로 판단한다.

이때 절단 호 비트 수신 메모리(520)를 주기적인 스캐닝에 의하여 절단 호 상태를 여러 번 누적하여 읽게 되면, 더욱더 신뢰성 있는 상태 변화 판단이 가능하다.

상기와 같이 구성된 전전자 교환기를 사용하여 일정 기간동안 체크한 동일 주소의 절단 호 데이터가 동일한 값이 아니면, 통화로 망 상에 클럭의 불안정이나 하드웨어의 고장으로 인해 통화 데이터가 깨지고 있다고 판단할 수 있다.

이러한 불안정한 타임 슬롯에 대하여는 호가 종료되고 난 후, 서비스 유휴 상태에서 교환기내에 존재하는 통화로 비트 에러율 검사 장치(Bit Error Rate Tester)를 사용하여 고장 부위나 고장 유무의 정확한 진단을 내리게 된다.

상기된 바와 같이 동작하는 본 발명은,

기존의 전송 속도에서 사용치 않았던 유료부하에 절단 호 데이터를 매핑하여 전송함으로써, 교환기의 구성 규모를 타임 슬롯당 8비트인 경우와 동일하게 유지하면서도 교환기간 전송 속도의 변화 없이, 타임 슬롯당 16비트인 교환기에서 가능했던 호 유휴상태 체크를 가능하게 한다.

Claims

부 시분할 통화로를 사용하여 가입자/중계선 정합부로부터 8비트 음성 데이터를 전송받는 발신측 부 시분할 통화로 멀티플렉서 카드(100)와;

시분할 통화로를 사용하여 상기 발신측 부 시분할 통화로 멀티플렉서/디멀티플렉서 카드(100)로부터 각 타임 슬롯당 음성 데이터를 위한 8비트에, 해당 타임 슬롯에 대한 절단 호 검출 비트를 포함시켜 전송받는 발신측 시분할 교환기 카드(200)와;

광 링크를 사용하여 상기 발신측 시분할 교환기 카드(200)로부터 9비트 데이터가 포함된 동기 전송 모드 프레임을 전송받는 공간 분할 교환기 카드(300)와;

광 링크를 사용하여 상기 공간 분할 교환기 카드(300)로부터 9비트 데이터가 포함된 동기 전송 모드 프레임을 전송받는 착신측 시분할 교환기 카드(400)와;

시분할 통화로를 사용하여 상기 착신측 시분할 교환기 카드(400)로부터 절단 호 비트가 포함된 9비트 데이터를 전송 받아 절단 호 수신 메모리(520)에 저장하며, 부 시분할 통화로를 사용하여 8비트 음성 데이터를 가입자/중계선으로 전송하는 착신측 부 시분할 통화로 디멀티플렉서 카드(500)를 포함하여 구성된 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 장치.
제 1 항에 있어서, 상기 시분할 통화로를 통하여 발신측 시분할 교환기 카드(200)로 전송되는 절단 호 비트는,

해당 타임 슬롯의 호가 성립되면 '1'로 설정되고, 호가 해제되면 '0'으로 설정되어, 부 시분할 통화로 멀티플렉서 카드(100)내의 절단 호 비트 송신 메모리(120)에 저장되어 있는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 장치.
제 1 항에 있어서, 상기 절단 호 비트는,

착신측 시분할 교환기 카드(400)의 제어 프로세서에 의하여 주기적으로 읽어진 후, 호 연결 데이터베이스의 해당 타임 슬롯 정보와 비교됨으로써, 같으면 해당 타임 슬롯을 정상으로 판단하고 다르면 비정상으로 판단하는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 장치
제 3 항에 있어서,

착신측 시분할 교환기 카드(400)의 제어 프로세서가 일정 기간동안 주기적으로 절단 호 비트를 반복 검색하여, 변화가 있을 경우 해당 통화망에 대한 링크 시험을 수행하고, 변화가 없는 경우 해당 통화망을 정상적인 상태로 판단하는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 장치.
제 1 항에 있어서, 상기 동기 전송 모드 프레임은,

6개의 타임 슬롯에 해당하는 프레임 인식용 데이터와; 256바이트에 해당하는 절단 호 검출용 데이터와; 광 링크 상태 표시용 데이터와; 음성 데이터용 타임 슬롯에 해당하는 데이터와; 교환기 내부 프로세서간의 데이터 전송을 위한 데이터를 포함하여 구성되는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 장치.
제 1 항에 있어서, 상기 공간 분할 교환기 카드(300)는,

타임 슬롯당 9비트를 동시에 교환할 수 있는 매트릭스 교환기를 포함하고 있는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 장치.
전전자 교환기에 있어서,

호가 발생될 때, 발신측에서 해당 타임 슬롯에 대한 절단 호 비트를 '1'로 설정하여 절단 호 비트 송신 메모리에 저장하는 제 1 단계와;

호가 종료될 때, 발신측에서 해당 타임 슬롯에 대한 절단 호 비트를 '0'으로 설정하여 절단 호 비트 송신 메모리에 저장하는 제 2 단계와;

발신측에서 각각의 8비트 타임 슬롯에 해당 타임 슬롯에 대한 절단 호 1 비트를 상기 절단 호 비트 송신 메모리로부터 읽어 추가하는 제 3 단계와;

전전자 교환기내에서 상기 절단 호 1비트를 포함하는 9비트 데이터의 교환을 수행하는 제 4 단계와;

착신측에서 수신된 9비트 데이터 중 절단 호 1비트를 타임 슬롯별로 순차적으로 절단 호 비트 수신 메모리에 저장하는 제 5 단계와;

착신측에서 상기 절단 호 비트 수신 메모리에 저장된 절단 호 비트를 호 연결 데이터베이스의 내용과 비교하는 제 6 단계와;

해당 타임 슬롯에 대한 상기 절단 호 비트와 착신측 데이터베이스의 내용이 같으면 해당 타임 슬롯의 교환 상태를 정상으로 판단하는 제 7 단계와;

해당 타임 슬롯에 대한 상기 절단 호 비트와 착신측 데이터베이스의 내용이 같지 않으면 해당 타임 슬롯의 교환 상태를 비정상으로 판단하는 제 8 단계를 포함하여 구성된 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 방법.
제 7 항에 있어서,

상기 절단 호 비트의 표시/검출은, 시분할 통화로에서의 전송시 수행되며, 하는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 방법.
제 7 항에 있어서, 상기 제 3 단계는,

상기 전전자 교환기내에서 전송 속도의 변화 없이, 기존의 전송 속도에서 사용되지 않는 유료부하에 절단 호 비트를 추가 전송함으로써 수행되는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 방법.
제 7 항에 있어서, 상기 제 4 단계에서,

전전자 교환기 내 시분할 교환기와 공간 분할 교환기간의 연결은 광 링크를 통하여 이루어지는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 방법.
제 10 항에 있어서, 상기 광 링크 부에서 전송되는 프레임은,

프레임 인식용 데이터와 음성 데이터, 절단 호 검출용 데이터, 프로세서간 통신 정보 데이터, 광 링크 상태 유지 보수용 데이터 및 비사용 채널을 포함하여 구성된 동기 전송 모드 프레임임을 특징으로 하는, 전전자 교환기에서 절단 호 검출 방법.
제 11 항에 있어서, 상기 동기 전송 모드 프레임은,

시분할 교환기와 공간 분할 교환기간의 광 정합부에서 155.520Mbps의 속도로 직렬 전송되는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 방법.
제 7 항에 있어서,

착신측 시분할 교환기 카드의 제어 프로세서가 일정 기간동안 주기적으로 절단 호 비트를 반복 검색하여, 변화가 있을 경우 해당 통화망에 대한 링크 시험을 수행하고, 변화가 없는 경우 해당 통화망을 정상적인 상태로 판단하는 것을 특징으로 하는, 전전자 교환기에서 절단 호 검출 방법.