KR100241785B1 - The bit switching circuit in multiplex device - Google Patents

The bit switching circuit in multiplex device Download PDF

Info

Publication number
KR100241785B1
KR100241785B1 KR1019970075969A KR19970075969A KR100241785B1 KR 100241785 B1 KR100241785 B1 KR 100241785B1 KR 1019970075969 A KR1019970075969 A KR 1019970075969A KR 19970075969 A KR19970075969 A KR 19970075969A KR 100241785 B1 KR100241785 B1 KR 100241785B1
Authority
KR
South Korea
Prior art keywords
serial
bit
data
parallel
switching
Prior art date
Application number
KR1019970075969A
Other languages
Korean (ko)
Other versions
KR19990055993A (en
Inventor
김정하
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970075969A priority Critical patent/KR100241785B1/en
Publication of KR19990055993A publication Critical patent/KR19990055993A/en
Application granted granted Critical
Publication of KR100241785B1 publication Critical patent/KR100241785B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 다중화장치에 관한 것으로 내부의 E1(T1)전송로에서 음성채널의 신호 전송을 하기 위해 비트 스위칭을 하는 회로에 관한 것이다.The present invention relates to a multiplexing device and to a circuit for bit switching for signal transmission of a voice channel in an internal E1 (T1) transmission path.

다중화장치에서 신호비트를 트렁크로 전달하는 과정에서 신호의 지연으로 인해 실시간 신호 전송이 어렵고 CPU의 과중한 부담으로 시스템의 성능이 저하되며, 또한 CPU에 이상이 발생하면 가입자의 전화연결에 혼선이 발생하여 전반적으로 시스템의 신뢰성을 저하시키는 문제를 해결하기 위한 다중화장치의 비트스위칭회로에 있어서, 2MHz의 직렬음성데이터를 8비트의 병렬데이터로 변환하여 출력하는 직/병렬 변환부와, 2MHz의 직렬 시그널링 데이터를 8MHz의 8비트 병렬 시그널링 데이터로 변환하여 출력하는 제1 시그널버스 인터페이스와, 상기 직/병렬변환부로부터 출력된 8비트 병렬데이터와 제1 시그널버스 인터페이스로부터 출력된 데이터를 소정의 스위칭 제어신호에 의해 스위칭 출력하는 비트스위칭부와, 상기 스위칭부로부터 스위칭 출력된 8비트의 음성데이터를 2MHz의 직렬데이터로 변환하여 출력하는 병/직렬변환부와, 상기 스위칭부로부터 스위칭 출력된 8MHz의 병렬 시그널링 데이터를 직렬 시그널링데이터로 변환하여 출력하는 제2 시그널버스 인터페이스로 구성함한다.In the process of transmitting the signal bit to the trunk in the multiplexing device, it is difficult to transmit the real time signal due to the delay of the signal, and the performance of the system is degraded due to the heavy burden of the CPU. In the bit switching circuit of a multiplexing device to solve the problem of lowering the reliability of the system as a whole, a serial / parallel converter for converting 2MHz serial voice data into 8-bit parallel data and outputting the serial signaling data at 2MHz Converts the 8-bit parallel signaling data into 8-MHz parallel signaling data, and outputs the 8-bit parallel data output from the serial / parallel conversion unit and the data output from the first signal bus interface to a predetermined switching control signal. A bit switching unit for switching output and an eight ratio switching output from the switching unit And a second signal bus interface for converting and outputting 8MHz parallel signaling data switched from the switching unit into serial signaling data. .

Description

다중화장치의 비트스위칭회로Bit Switching Circuit of Multiplexer

본 발명은 다중화장치에 관한 것으로, 특히 내부의 E1(T1)전송로에서 음성채널의 신호 전송을 하기 위해 비트 스위칭을 하는 회로에 관한 것이다.The present invention relates to a multiplexing device, and more particularly, to a circuit for bit switching for signal transmission of a voice channel in an internal E1 (T1) transmission path.

일반적으로 E1(T1)다중화장치에서 음성유니트에서 발생한 신호를 E1(T1)트렁크를 통해 상대방 가입자까지 전송하기 위해 여러 가지 방법을 사용하고 있다.In general, in the E1 (T1) multiplexer, various methods are used to transmit a signal generated from the voice unit to the other subscriber through the E1 (T1) trunk.

도 1은 종래의 음성신호를 전송하기 위한 E1(T1)다중화장치의 블럭구성도이다. 도 1을 보면, 음성유니트 10은 가입자의 훅크 온/오프 검출신호를 콘트롤버스(Control Bus)를 통해 CPU 12에 전달하며, 음성데이터를 스위칭회로 16으로 전달한다. CPU 12는 훅크 온/오프상태를 읽어들여 시그널버스(Signal Bus)를 통해 시그널링비트를 트렁크유니트 14의 해당채널에 전달하는 동시에 스위칭회로 16을 제어하여 음성데이터가 트렁크 유니트 14로 전달되도록 한다. 따라서 CPU 12는 음성데이터에 맞추어 시그널링 비트를 트렁크 유니트 14로 전달하므로 과부하가 걸리게 된다.1 is a block diagram of a conventional E1 (T1) multiplexing device for transmitting a voice signal. Referring to FIG. 1, the voice unit 10 transmits a hook on / off detection signal of a subscriber to the CPU 12 through a control bus and transmits voice data to the switching circuit 16. The CPU 12 reads the hook on / off state and transmits a signaling bit to a corresponding channel of the trunk unit 14 through a signal bus, and simultaneously controls the switching circuit 16 to transmit voice data to the trunk unit 14. Therefore, the CPU 12 transmits the signaling bits to the trunk unit 14 in accordance with the voice data, which is overloaded.

이와같은 종래의 종래의 다중화장치는 신호비트를 트렁크로 전달하는 과정에서 신호의 지연으로 인해 실시간 신호 전송이 어렵고 CPU의 과중한 부담으로 시스템의 성능이 저하되며, 또한 CPU에 이상이 발생하면 가입자의 전화연결에 혼선이 발생하여 전반적으로 시스템의 신뢰성을 저하시키는 문제점이 있었다.Such a conventional multiplexing device is difficult to transmit the real time signal due to the delay of the signal in the process of transmitting the signal bit to the trunk, and the performance of the system is degraded due to the heavy burden of the CPU, and if the CPU is abnormal, the subscriber's telephone There is a problem that the confusion occurs in the connection, reducing the reliability of the system as a whole.

본 발명의 목적은 다중화장치에서 CPU에 로드를 주지않고 신호의 지연없이 시그널링비트를 스위칭하는 회로를 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit for switching signaling bits without delaying a signal without loading the CPU in a multiplexing device.

본 발명의 다른 목적은 다중화장치에서 시그널링 비트 스위칭 시 CPU에 로드를 주지않도록 하여 시스템의 신뢰성을 향상시킬 수 있는 비그널링비트 스위칭회로를 제공함에 있다.Another object of the present invention is to provide a biting bit switching circuit which can improve the reliability of a system by not loading a CPU when switching signaling bits in a multiplexing device.

도 1은 종래의 음성신호를 전송하기 위한 E1(T1)다중화장치의 블럭구성도1 is a block diagram of a conventional E1 (T1) multiplexing device for transmitting a voice signal

도 2는 본 발명의 실시예에 따른 다중화장치의 블럭구성도2 is a block diagram of a multiplexing apparatus according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 도 2의 스위칭회로 26의 상세블럭 구성도3 is a detailed block diagram of the switching circuit 26 of FIG. 2 according to an exemplary embodiment of the present invention.

상기 목적을 달성하기 위한 본 발명은, 다중화장치의 비트스위칭회로에 있어서, 2MHz의 직렬음성데이터를 8비트의 병렬데이터로 변환하여 출력하는 직/병렬 변환부와, 2MHz의 직렬 시그널링 데이터를 8MHz의 8비트 병렬 시그널링 데이터로 변환하여 출력하는 제1 시그널버스 인터페이스와, 상기 직/병렬변환부로부터 출력된 8비트 병렬데이터와 제1 시그널버스 인터페이스로부터 출력된 데이터를 소정의 스위칭 제어신호에 의해 스위칭 출력하는 비트스위칭부와, 상기 스위칭부로부터 스위칭 출력된 8비트의 음성데이터를 2MHz의 직렬데이터로 변환하여 출력하는 병/직렬변환부와, 상기 스위칭부로부터 스위칭 출력된 8MHz의 병렬 시그널링 데이터를 직렬 시그널링데이터로 변환하여 출력하는 제2 시그널버스 인터페이스로 구성함을 특징으로 한다.In order to achieve the above object, the present invention provides a bit switching circuit of a multiplexing device, comprising: a serial / parallel converter for converting 2MHz serial audio data into 8-bit parallel data and outputting 2MHz serial signaling data at 8MHz; A switching signal outputs a first signal bus interface for converting and outputting 8-bit parallel signaling data, and 8-bit parallel data output from the serial / parallel conversion unit and data output from the first signal bus interface by a predetermined switching control signal. A bit switching unit, a parallel / serial conversion unit for converting and outputting 8-bit audio data switched from the switching unit into serial data of 2 MHz, and serial signaling of 8 MHz parallel signaling data switched from the switching unit And a second signal bus interface configured to convert data into data.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 다중화장치의 블럭구성도이고,2 is a block diagram of a multiplexing apparatus according to an embodiment of the present invention;

도 3은 본 발명의 실시예에 따른 도 2의 스위칭회로 26의 상세블럭 구성도이다.3 is a detailed block diagram of the switching circuit 26 of FIG. 2 according to an exemplary embodiment of the present invention.

직/병렬 변환부 100은 2MHz의 직렬음성데이터를 8비트의 병렬데이터로 변환하여 출력한다. 제1 시그널버스 인터페이스 102는 2MHz의 직렬 시그널링 데이터를 8MHz의 병렬 시그널링 데이터로 변환하여 출력한다. CPU 22는 스위칭 제어신호를 발생하여 비트스위칭부 104로 인가한다. 비트스위칭부 104는 상기 CPU 22의 스위칭 제어신호에 의해 직/병렬변환부 100으로부터 출력된 8비트 병렬데이터와 시그널버스 인터페이스 102로부터 출력된 데이터를 스위칭 출력한다. 병/직렬변환부 106은 상기 스위칭부 104로부터 스위칭 출력된 8비트의 음성데이터를 2MHz의 직렬데이터로 변환하여 트렁크 유니트 24로 출력한다. 제2 시그널버스 인터페이스 108은 상기 스위칭부 104로부터 스위칭 출력된 8MHz의 병렬 시그널링 데이터를 직렬 시그널링데이터로 변환하여 트렁크 유니트 24로 출력한다.The serial / parallel converter 100 converts 2MHz serial voice data into 8-bit parallel data and outputs the parallel data. The first signal bus interface 102 converts the 2 MHz serial signaling data into 8 MHz parallel signaling data and outputs the same. The CPU 22 generates a switching control signal and applies it to the bit switching unit 104. The bit switching unit 104 switches and outputs 8-bit parallel data output from the serial / parallel conversion unit 100 and data output from the signal bus interface 102 according to the switching control signal of the CPU 22. The parallel / serial converter 106 converts the 8-bit voice data switched from the switching unit 104 into serial data of 2 MHz and outputs the serial data to the trunk unit 24. The second signal bus interface 108 converts the parallel signaling data of 8 MHz switched from the switching unit 104 into serial signaling data and outputs the serial signaling data to the trunk unit 24.

상술한 도 2 내지 도 3을 참조하여 본 발명의 바람직한 실시예의 동작을 상세히 설명한다.2 to 3, the operation of the preferred embodiment of the present invention will be described in detail.

음성유니트 20은 전화기 또는 사설교환기를 통해 통화시 음성데이터와 시그널링 데이터를 스위칭회로 26으로 인가한다. 이때 직/병렬 변환부 100은 2MHz의 직렬음성데이터를 8비트의 병렬데이터로 변환하여 출력한다. 그리고 제1 시그널버스 인터페이스 102는 2MHz의 직렬 시그널링 데이터를 8MHz의 병렬 시그널링 데이터로 변환하여 출력한다. 이때 CPU 22는 운용자가 요구할 때 한번만 스위칭 제어데이터를 라이트해 놓으면 시그널들의 스위칭을 위하여 별도의 작업을 하지 않아도 8비트데이터와 함께 동시에 스위칭되므로 시그널들은 안전하게 목적지로 전송된다. 따라서 비트스위칭부 104는 상기 CPU 22의 스위칭 제어신호에 의해 직/병렬변환부 100으로부터 출력된 8비트 병렬데이터와 제1 시그널버스 인터페이스 102로부터 출력된 데이터를 스위칭 출력한다. 병/직렬변환부 106은 상기 비트스위칭부 104로부터 스위칭 출력된 8비트의 음성데이터를 2MHz의 직렬데이터로 변환하여 트렁크 유니트 24로 출력한다. 시그널버스 인터페이스 108은 상기 비트스위칭부 104로부터 스위칭 출력된 8MHz의 병렬 시그널링 데이터를 직렬 시그널링데이터로 변환하여 트렁크 유니트 24로 출력한다. 트렁크 유니트 24는 병/직렬변환부 106과 제2 시그널버스 인터페이스 108로부터 출력된 상기 음성데이터와 시그널링 데이터를 받아 대국으로 전송한다.The voice unit 20 applies the voice data and the signaling data to the switching circuit 26 during a call through a telephone or a private exchange. At this time, the serial / parallel converter 100 converts 2MHz serial voice data into 8-bit parallel data and outputs the parallel data. The first signal bus interface 102 converts the 2 MHz serial signaling data into 8 MHz parallel signaling data and outputs the same. At this time, if the operator writes the switching control data only once when the operator requests, the signals are safely transmitted to the destination because they are simultaneously switched together with the 8-bit data without any additional work for switching the signals. Accordingly, the bit switching unit 104 switches and outputs 8-bit parallel data output from the serial / parallel conversion unit 100 and data output from the first signal bus interface 102 by the switching control signal of the CPU 22. The parallel / serial converter 106 converts the 8-bit voice data switched from the bit switcher 104 into serial data of 2 MHz and outputs the serial data to the trunk unit 24. The signal bus interface 108 converts the parallel signaling data of 8 MHz switched from the bit switching unit 104 into serial signaling data and outputs the serial signaling data to the trunk unit 24. The trunk unit 24 receives the voice data and the signaling data output from the parallel / serial converter 106 and the second signal bus interface 108 and transmits them to the power station.

상술한 바와 같이 본 발명은, E1(T1) 다중화장치에서 음성데이터와 시그널링 데이터를 스위칭하는 스위칭부를 사용하므로 신호의 지연을 최소화하고 CPU의 부하를 줄일수 있으며, CPU에 이상이 발생하더라도 스위칭정보를 수정하지 않으면 스위칭에 영향을 주지 않게되어 시스템의 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, the present invention uses a switching unit for switching voice data and signaling data in the E1 (T1) multiplexer, thereby minimizing signal delay and reducing the load on the CPU. Unless modified, this does not affect switching, which improves the reliability of the system.

Claims (1)

다중화장치의 비트스위칭회로에 있어서,In the bit switching circuit of the multiplexing device, 2MHz의 직렬음성데이터를 8비트의 병렬데이터로 변환하여 출력하는 직/병렬 변환부와,A serial / parallel converter for converting 2MHz serial voice data into 8-bit parallel data and outputting the same; 2MHz의 직렬 시그널링 데이터를 8MHz의 8비트 병렬 시그널링 데이터로 변환하여 출력하는 제1 시그널버스 인터페이스와,A first signal bus interface for converting 2MHz serial signaling data into 8MHz 8-bit parallel signaling data and outputting the same; 상기 직/병렬변환부로부터 출력된 8비트 병렬데이터와 제1 시그널버스 인터페이스로부터 출력된 데이터를 소정의 스위칭 제어신호에 의해 스위칭 출력하는 비트스위칭부와,A bit switching unit for switching and outputting 8-bit parallel data output from the serial / parallel conversion unit and data output from the first signal bus interface by a predetermined switching control signal; 상기 스위칭부로부터 스위칭 출력된 8비트의 음성데이터를 2MHz의 직렬데이터로 변환하여 출력하는 병/직렬변환부와,A parallel / serial conversion unit for converting and outputting 8-bit voice data switched from the switching unit into serial data of 2 MHz; 상기 스위칭부로부터 스위칭 출력된 8MHz의 병렬 시그널링 데이터를 직렬 시그널링데이터로 변환하여 출력하는 제2 시그널버스 인터페이스로 구성함을 특징으로 하는 다중화장치의 비트스위칭회로.And a second signal bus interface configured to convert the 8 MHz parallel signaling data output from the switching unit into serial signaling data and output the serial signaling data.
KR1019970075969A 1997-12-29 1997-12-29 The bit switching circuit in multiplex device KR100241785B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075969A KR100241785B1 (en) 1997-12-29 1997-12-29 The bit switching circuit in multiplex device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075969A KR100241785B1 (en) 1997-12-29 1997-12-29 The bit switching circuit in multiplex device

Publications (2)

Publication Number Publication Date
KR19990055993A KR19990055993A (en) 1999-07-15
KR100241785B1 true KR100241785B1 (en) 2000-02-01

Family

ID=19529127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075969A KR100241785B1 (en) 1997-12-29 1997-12-29 The bit switching circuit in multiplex device

Country Status (1)

Country Link
KR (1) KR100241785B1 (en)

Also Published As

Publication number Publication date
KR19990055993A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
US4403322A (en) Voice signal converting device
AU657814B2 (en) An arrangement for the control of an echo canceller
KR100241785B1 (en) The bit switching circuit in multiplex device
KR100317251B1 (en) Apparatus for multiplexing line
KR100285717B1 (en) Method of directly converting signals in exchange system
JP2886647B2 (en) Facsimile line switching equipment
KR0158967B1 (en) Device for controlling 2 port serial communication
KR960003030B1 (en) Voice-signal monitoring apparatus
JP3154886B2 (en) Data communication system
JPH02100442A (en) High efficiency digital multiplexing transmission device
JPH09298613A (en) Method for connection to terminal equipment
JPH0522289A (en) Multiple address communication control system
JPH0298246A (en) Packet exchange
JPH066484A (en) Communication controller for isdn terminal equipment
KR950002509A (en) Primary Group Speed Interface Device of Medium Capacity Private Switching System for Integrated Communication Network
JPH03157045A (en) Line control system by data terminal
JPH01143444A (en) Multiplexing/demultiplexing processor
JPH0376445A (en) Digital multiplexer
JPH0433185B2 (en)
JPS63184434A (en) Inter-terminal mutual communication system
JPH04159833A (en) Intermediate repeater
JPH066466A (en) Extension terminal controller
JPS63211934A (en) Time division multiplexer
KR950002317A (en) General Telephone Access Device of Digital Key Phone System
JPH0128549B2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081008

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee