KR100238441B1 - Cmos low noise amplifier circuit for extremely high frequency - Google Patents

Cmos low noise amplifier circuit for extremely high frequency Download PDF

Info

Publication number
KR100238441B1
KR100238441B1 KR1019970055644A KR19970055644A KR100238441B1 KR 100238441 B1 KR100238441 B1 KR 100238441B1 KR 1019970055644 A KR1019970055644 A KR 1019970055644A KR 19970055644 A KR19970055644 A KR 19970055644A KR 100238441 B1 KR100238441 B1 KR 100238441B1
Authority
KR
South Korea
Prior art keywords
matching
nmosfet
output
bias
stage
Prior art date
Application number
KR1019970055644A
Other languages
Korean (ko)
Other versions
KR19990034146A (en
Inventor
박민
유현규
김천수
김충환
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970055644A priority Critical patent/KR100238441B1/en
Publication of KR19990034146A publication Critical patent/KR19990034146A/en
Application granted granted Critical
Publication of KR100238441B1 publication Critical patent/KR100238441B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 공통 소스 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다. 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진다.The present invention relates to an ultra-high frequency CMOS low noise amplifier circuit having a common source structure and a CMOS inverter structure. The ultra-high frequency CMOS low noise amplifier circuit of the present invention comprises an nMOSFET device having a common source structure, a bias circuit for applying a bias to the nMOSFET device, one end of which is connected to the bias circuit and an input terminal, and the other end of which is connected to a gate of the nMOSFET. A first inductor connected for input matching, a second inductor for input matching, one end of which is connected to a source of the nMOSFET element and the other end of which is connected to ground, and one end of which is connected to a power source and the other end of which is connected to a drain of the nMOSFET element An nMOSFET device having a first stage and a CMOS inverter structure having an output matching third inductor, an output matching first capacitor connected between the third inductor and the drain of the nMOSFET element and the other end connected to a second stage And a pMOSFET device, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device to connect the pMOSFET device. And a resistor for applying a bias to the nMOSFET device, a fourth inductor for output matching, one end of which is connected to the resistor and the other end of which is connected to the output terminal, and one end of which is connected between the resistor and the fourth inductor. It consists of a second stage with a second capacitor for output matching connected to ground.

Description

초고주파용 씨엠오에스 저잡음 증폭기 회로Ultra High Frequency Low Noise Amplifier Circuit

본 발명은 초고주파 회로에 적용하기 위한 저잡음 증폭기 회로에 관한 것으로, 특히 공통 소스(common-source) 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low noise amplifier circuit for application to an ultra high frequency circuit, and more particularly to a high frequency CMOS low noise amplifier circuit having a common-source structure and a CMOS inverter structure.

종래의 초고주파용 저잡음 증폭기의 기본 회로 구조는 공통소스 구조, 공통게이트 구조, 캐스코드 구조 및 CMOS 구조 등이 있으며, 피드백을 적용한 변형된 회로들이 있다. 이러한 구조 이외에도 입력신호가 차동인 차동 증폭기도 있다.The basic circuit structure of a conventional high frequency low noise amplifier includes a common source structure, a common gate structure, a cascode structure, and a CMOS structure, and there are modified circuits to which feedback is applied. In addition to these structures, there are also differential amplifiers with differential input signals.

종래에 발표된 회로들의 장단점을 살펴보면 다음과 같다.The advantages and disadvantages of the conventionally published circuits are as follows.

도 1a에 나타낸 바와 같이, 공통소스 구조는 가장 일반적인 구조로서, 입력 정합을 위한 인덕터(100)와, Cgs(gate-to-source capacitance)를 정합하기 위한 인덕터(200)로 구성되어 있다. 공통소스 구조는 이득이나 잡음특성이 좋기 때문에 첫째단에 가장 많이 사용되고 있다. 그러나, 공통소스 구조를 갖는 nMOSFET 소자는 Cgd(gate-to-drain capacitance)가 커서 입력과 출력의 절연(isolation)특성이 좋지 않은 단점이 있다.As shown in FIG. 1A, the common source structure is the most common structure and includes a inductor 100 for input matching and an inductor 200 for matching gate-to-source capacitance (Cgs). The common source structure is most often used in the first stage because of its good gain and noise characteristics. However, an nMOSFET device having a common source structure has a disadvantage in that the gate-to-drain capacitance (Cgd) is large and the isolation characteristics of the input and output are poor.

또, 이러한 공통소스 구조를 2단으로 구성하는 경우에는, 소비전력이 커진다는 단점이 있다. 따라서, 2단 공통소스 구조에서 소비전력을 줄이기 위해서는 낮은 게이트 전압에서 동작시키거나, 소자의 채널 폭을 줄여야 하는데, 이런 경우, 입력정합에 필요한 인덕턴스가 커서 MMIC화하기가 어려워진다.In addition, when the common source structure is configured in two stages, there is a disadvantage in that power consumption increases. Therefore, in order to reduce the power consumption in the two-stage common source structure, it is necessary to operate at a low gate voltage or to reduce the channel width of the device. In this case, the inductance required for the input matching is large, making it difficult to MMIC.

공통게이트(Common Gate) 구조는 도 1b에 나타낸 구조로서, 공통게이트 구조의 가장 큰 특징은 입력 임피던스가 1/gm(gm: 트랜스컨덕턴스)으로 나타나서, 소자를 적절히 선택하면 입력임피던스를 50Ω으로 정합할 수 있다는 것이다. 그러나, 공통게이트 구조는 이득이나 잡음특성이 좋지 않은 단점이 있다.The common gate structure is a structure shown in FIG. 1B, and the biggest characteristic of the common gate structure is that the input impedance is 1 / g m (g m : transconductance). When the device is properly selected, the input impedance is set to 50 Hz. Can match. However, the common gate structure has a disadvantage in that the gain and noise characteristics are not good.

캐스코드 구조는 도 1c에 나타낸 구조, 즉 공통소스와 공통게이트구조가 연결된 구조로서, 공통소스 구조에 비해 입력과 출력의 절연특성이 우수하며, 저전력화에 적합한 구조이다. 그러나, 캐스코드 구조는 다른 구조에 비해서 선형성이 떨어지며, 잡음특성도 부하 트랜지스터의 영향으로 공통소스 구조에 비해서 떨어진다. 900MHz 대역에서 15∼20dB 정도의 전력이득을 얻기 위해서는 1단의 캐스코드 구조도 가능하지만, 더 높은 주파수 대역(1∼5 GHz)의 증폭기를 구현할 경우에는, 1단의 캐스코드 구조로서는 충분한 이득을 얻기가 어렵다.The cascode structure, that is, the structure shown in FIG. However, the cascode structure is inferior in linearity to other structures, and the noise characteristics are also inferior to those of the common source structure due to the influence of the load transistor. A single stage cascode structure is also possible to achieve 15-20dB of power gain in the 900 MHz band.However, when a higher frequency band (1 to 5 GHz) amplifier is implemented, a single stage cascode structure provides sufficient gain. Difficult to obtain

CMOS 구조는 도 1d에 나타낸 구조, 즉 CMOS 인버터의 구조로서, 이득이 nMOSFET소자의 gm과 pMOSFET소자의 gm의 합으로서 나타나므로 이득이 크고, 푸시풀 구조이므로 선형성이 좋다. 그러나, 회로 동작점을 잡기가 어렵고, 또 pMOSFET소자가 nMOSFET소자에 비해 낮은 gm을 갖기 때문에 잡음성능이 떨어진다. 따라서, CMOS 구조 역시 더 높은 주파수 대역(1∼5 GHz)의 증폭기로 구현할 경우, 1단의 CMOS구조로서는 충분한 이득을 얻기가 어렵다.The CMOS structure is the structure shown in Fig. 1D, that is, the structure of the CMOS inverter, and since the gain is expressed as the sum of g m of the nMOSFET element and g m of the pMOSFET element, the gain is large and the linearity is good because of the push-pull structure. However, it is difficult to set the circuit operating point, and the noise performance is lowered because the pMOSFET device has a lower g m than the nMOSFET device. Therefore, when the CMOS structure is also implemented by an amplifier of a higher frequency band (1 to 5 GHz), it is difficult to obtain sufficient gain with the CMOS structure of one stage.

이와 같이 종래의 고주파용 저잡음 증폭기의 회로는 공통소스 구조, 공통게이트 구조, 캐스코드 구조 및 CMOS 구조가 있지만, 각각의 회로구조는 장단점이 있다.As described above, the circuit of the conventional high frequency low noise amplifier has a common source structure, a common gate structure, a cascode structure, and a CMOS structure, but each circuit structure has advantages and disadvantages.

일반적으로, 고주파용 저잡음 증폭기가 만족해야 할 성능으로는 이득, 잡음지수(noise figure), 선형성 특성 등이며, 입출력 임피던스가 50Ω에 정합하기가 쉬워야 하고, 이동 무선통신 시스템에 적용되기 위해서는 저전력이 필수요건이다. 이러한 특성 중에서 잡음지수는 저잡음 증폭기의 가장 중요한 요구특성으로, 낮은 잡음지수를 가져야 한다.In general, high-frequency low-noise amplifiers must meet the following requirements: gain, noise figure, linearity, etc., and the input / output impedance should be easy to match to 50 kHz, and low power is essential for application in mobile wireless communication systems. It is a requirement. Among these characteristics, the noise figure is the most important characteristic of a low noise amplifier and should have a low noise figure.

한편, 최근에는 상기 4종류의 저잡음 증폭기 회로 중에서, 특히 CMOS를 고주파용 저잡음 증폭기 회로 및 무선 주파수(radio frequency)회로에 적용하기 위한 연구가 활발히 진행되고 있다. 그래서, 300 MHz∼수GHZ대역의 MMIC에 실리콘 CMOS 기술을 적용한 MMIC가 시험적으로 발표되고 있다.On the other hand, among the four types of low noise amplifier circuits, research has recently been actively conducted to apply CMOS to high frequency low noise amplifier circuits and radio frequency circuits. For this reason, MMICs using silicon CMOS technology for MMICs in the 300 MHz to several GH Z bands have been experimentally announced.

그러나, CMOS 소자는 일반적으로 캐리어의 이동도가 GaAs소자나 HEMT(High Electron Mobility Transistor)소자에 비해 낮기 때문에, 소자 자체의 최소잡음지수(Fmin)가 커서 초고주파용 저잡음 증폭기 회로설계에 많은 제약을 준다.However, since CMOS devices generally have lower carrier mobility than GaAs devices or HEMT (High Electron Mobility Transistor) devices, the minimum noise figure (F min ) of the device itself is large, which places many limitations on the design of a low-noise amplifier circuit. give.

또, CMOS소자는 GaAs 소자나 바이폴라소자에 비해 트랜스컨덕턴스(gm)가 작아서 1개의 단(stage)만으로 15∼20 dB이상의 이득을 얻기가 어렵기 때문에, 주파수가 높아질 수록 소자의 이득이 떨어진다는 문제점이 있다. 그래서, CMOS 소자에, 다단 증폭기를 사용하면 이득은 쉽게 증가할 수 있지만, 전류소모가 커지고, 회로가 복잡해지면서 생기는 기생(parasitic)성분들로 인해 고주파 특성이 떨어진다는 문제점이 있다.In addition, since CMOS devices have a smaller transconductance (g m ) than GaAs devices or bipolar devices, it is difficult to obtain gains of 15 to 20 dB or more by only one stage. There is a problem. Thus, although the gain can be easily increased by using a multi-stage amplifier in a CMOS device, there is a problem that the high frequency characteristics are deteriorated due to parasitic components generated due to a large current consumption and a complicated circuit.

본 발명의 목적은 이득 및 선형특성이 좋을 뿐만 아나라, 저잡음특성을 최대화하며, 입출력 임피던스 정합이 MMIC화하기에 적합한 초고주파용 CMOS 저잡음 증폭기 회로를 제공하는 데에 있다.It is an object of the present invention to provide an ultra-high frequency CMOS low noise amplifier circuit suitable for MMIC input / output impedance matching, while maximizing low noise characteristics as well as good gain and linear characteristics.

상기 목적을 달성하기 위한 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,Ultra-high frequency CMOS low noise amplifier circuit of the present invention for achieving the above object,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,An nMOSFET device having a common source structure, a bias circuit for applying a bias to the nMOSFET device, an input matching first inductor having one end connected to the bias circuit and an input terminal and the other end connected to a gate of the nMOSFET; A second inductor for input matching, one end of which is connected to the source of the nMOSFET element and the other end of which is connected to ground, a third inductor for output matching, one end of which is connected to a power source and the other end of which is connected to the drain of the nMOSFET element, A first stage having an output matching first capacitor connected between the third inductor and the drain of the nMOSFET element, the other end of which is connected to a second stage,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 한다.NMOSFET and pMOSFET devices having a CMOS inverter structure, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device to apply a bias to the pMOSFET device and the nMOSFET device; A second inductor for output matching connected to the resistor and the other end connected to the output terminal, and a second capacitor for output matching, one end connected between the resistor and the fourth inductor and the other end connected to ground. Characterized in that consisting of steps.

또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,In addition, the ultra-high frequency CMOS low noise amplifier circuit of the present invention,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스 인가수단과, 일단이 상기 제 1바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,An nMOSFET device having a common source structure, a first bias applying means for applying a bias to the nMOSFET device, an input connected to the first bias applying means and an input terminal and the other end connected to a gate of the nMOSFET; First input matching means for matching, second input matching means for matching input having one end connected to a source of the nMOSFET element and the other end connected to ground, and one end connected to a power source and the other end of the nMOSFET element A first output matching means for matching an output connected to a drain, and a second output matching for matching an output whose one end is connected between the first output matching means and a drain of the nMOSFET element and the other end is connected to a second end. The first stage with means,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 제 2바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 2바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 한다.NMOSFET device and pMOSFET device having a CMOS inverter structure and a second bias for applying a bias to the pMOSFET device and the nMOSFET device, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device Means, third output matching means for matching an output, one end of which is connected to the second bias applying means and the other end of which is connected to the output terminal, and one end of the second bias applying means and the third output matching means. And a second stage having a fourth output matching means for matching an output connected to the other end to ground.

또한, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는In addition, the ultra-high frequency CMOS low noise amplifier circuit of the present invention

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,An nMOSFET device having a common source structure, a first bias circuit for applying a bias to the nMOSFET device, and an input matching agent having one end connected to the first bias circuit and an input terminal and the other end connected to a gate of the nMOSFET. A first inductor, a second inductor for input matching, one end of which is connected to the source of the nMOSFET element and the other end of which is connected to ground, and a third inductor for output matching, one end of which is connected to a power source and the other end of which is connected to the drain of the nMOSFET element A first stage having an output matching first capacitor having one end connected between the third inductor and the drain of the nMOSFET element and the other end connected to the second end;

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 한다.A second bias for applying a bias to the pMOSFET device and the nMOSFET device having a CMOS inverter structure and an nMOSFET device and a pMOSFET device having one end connected to the first end and the other end connected between the pMOSFET device and a gate of the nMOSFET device A fourth inductor for output matching, one end of which is connected between the source of the pMOSFET element and the drain of the nMOSFET element, the other end of which is connected to the output terminal, and one end of which is connected to the fourth inductor for output matching, the other end of which is grounded. And a second stage having a second capacitor for output matching connected to the second stage.

게다가, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,In addition, the ultra-high frequency CMOS low noise amplifier circuit of the present invention,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,An nMOSFET device having a common source structure, first bias applying means for applying a bias to the nMOSFET device, an input connected to the first bias applying means and an input terminal and the other end connected to a gate of the nMOSFET; First input matching means for matching, second input matching means for matching input having one end connected to a source of the nMOSFET element and the other end connected to ground, and one end connected to a power source and the other end of the nMOSFET element A first output matching means for matching an output connected to a drain, and a second output matching for matching an output whose one end is connected between the first output matching means and a drain of the nMOSFET element and the other end is connected to a second end. The first stage with means,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속되어 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 한다.A second bias for applying a bias to the pMOSFET device and the nMOSFET device with an nMOSFET device and a pMOSFET device having a CMOS inverter structure, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device Application means, third output matching means for matching an output, one end of which is connected between the source of the pMOSFET element and the drain of the nMOSFET element, the other end of which is connected to an output terminal, and one end of which is connected to the third output matching means. And a second end having a fourth output matching means for matching the output with the other end connected to the ground.

또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,In addition, the ultra-high frequency CMOS low noise amplifier circuit of the present invention,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,An nMOSFET device having a common source structure, a bias circuit for applying a bias to the nMOSFET device, an input matching first inductor having one end connected to the bias circuit and an input terminal and the other end connected to a gate of the nMOSFET; A second inductor for input matching, one end of which is connected to the source of the nMOSFET element and the other end of which is connected to ground, a third inductor for output matching, one end of which is connected to a power source and the other end of which is connected to the drain of the nMOSFET element, A first stage having an output matching first capacitor connected between the third inductor and the drain of the nMOSFET element, the other end of which is connected to a second stage,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 저항에 접속된 입력정합용 제 5인덕터와, 일단이 상기 저항과 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,NMOSFET and pMOSFET devices having a CMOS inverter structure, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device to apply a bias to the pMOSFET device and the nMOSFET device; An output matching fourth inductor connected to the resistor and the other end connected to an output terminal, an input matching fifth inductor connected at one end to the first matching output capacitor and the other end connected to the resistor; And a second end having an output capacitor having a second capacitor connected to one end thereof between the resistor and the fourth inductor and the other end connected to the ground.

첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 출력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 한다.Between the first stage and the second stage is characterized in that it has an end-to-end matching circuit consisting of the first capacitor for output matching of the first stage and the fifth inductor for output matching of the second stage.

또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,In addition, the ultra-high frequency CMOS low noise amplifier circuit of the present invention,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속되어 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속되어 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속되어 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속되어 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,An nMOSFET device having a common source structure, first bias applying means for applying a bias to the nMOSFET device, one end of which is connected to the first bias applying means and an input terminal, and the other end of which is connected to a gate of the nMOSFET to receive an input; First input matching means for matching, second input matching means for matching input with one end connected to the source of the nMOSFET element and the other end connected to ground, and one end connected to the power supply and the other end of the nMOSFET element A first output matching means connected to the drain for matching the output, and one end connected between the first output matching means and the drain of the nMOSFET element and the other end connected to a second output for matching the output The first stage with means,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 제 2 바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 2 바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,NMOSFET device and pMOSFET device having a CMOS inverter structure and a second bias for applying a bias to the pMOSFET device and the nMOSFET device, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device Means, third input matching means for matching an input, one end of which is connected to the second output matching means of the first stage and the other end of which is connected to the second bias applying means, and one end of which is connected to the second bias applying means. And third output matching means for matching an output connected at the other end to the output terminal, and one end connected between the second bias applying means and the third output matching means, and the other end connected to ground. A second stage with a fourth output matching means,

첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 한다.Between the first stage and the second stage is characterized in that there is an end-to-end matching circuit consisting of the second output matching means of the first stage and the third input matching means of the second stage.

또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,In addition, the ultra-high frequency CMOS low noise amplifier circuit of the present invention,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,An nMOSFET device having a common source structure, a first bias circuit for applying a bias to the nMOSFET device, and an input matching agent having one end connected to the first bias circuit and an input terminal and the other end connected to a gate of the nMOSFET. A first inductor, a second inductor for input matching, one end of which is connected to the source of the nMOSFET element and the other end of which is connected to ground, and a third inductor for output matching, one end of which is connected to a power source and the other end of which is connected to the drain of the nMOSFET element A first stage having an output matching first capacitor having one end connected between the third inductor and the drain of the nMOSFET element and the other end connected to the second end;

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 제 2바이어스회로와 상기 nMOSFET 소자의 게이트 사이에 접속된 입력정합용 제 5인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,An nMOSFET device and a pMOSFET device having a CMOS inverter structure, a second bias circuit for biasing the nMOSFET device and the pMOSFET device, one end of which is connected between the source of the nMOSFET device and the drain of the pMOSFET device, and the other end of the output A fourth inductor for output matching connected to the terminal, and a fifth inductor for input matching, one end of which is connected to the first capacitor for output matching of the first stage and the other end of which is connected between the second bias circuit and the gate of the nMOSFET element. And a second stage having an output matching second capacitor having one end connected to the fourth inductor for output matching and the other end connected to ground.

첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 입력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 한다.Between the first stage and the second stage is characterized in that there is an end-to-end matching circuit consisting of the first capacitor for output matching of the first stage and the fifth inductor for input matching of the second stage.

또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,In addition, the ultra-high frequency CMOS low noise amplifier circuit of the present invention,

공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,An nMOSFET device having a common source structure, first bias applying means for applying a bias to the nMOSFET device, an input connected to the first bias applying means and an input terminal and the other end connected to a gate of the nMOSFET; First input matching means for matching, second input matching means for matching input having one end connected to a source of the nMOSFET element and the other end connected to ground, and one end connected to a power source and the other end of the nMOSFET element A first output matching means for matching an output connected to a drain, and a second output matching for matching an output whose one end is connected between the first output matching means and a drain of the nMOSFET element and the other end is connected to a second end. The first stage with means,

CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단과 상기 nMOSFET 소자의 게이트 사이에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인에 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속된 출력정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,An nMOSFET device and a pMOSFET device having a CMOS inverter structure, second bias applying means for applying a bias to the nMOSFET device and the pMOSFET device, one end of which is connected to the second output matching means of the first end and the other end of the second Third input matching means for matching an input connected between a bias applying means and a gate of the nMOSFET element, one end of which is connected between a source of the nMOSFET element and a drain of the pMOSFET element, and the other end of which is connected to an output terminal A second output matching means for matching an output, and a second stage having a fourth output matching means for output matching, one end of which is connected to the third output matching means and the other end of which is connected to ground,

첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 한다.Between the first stage and the second stage is characterized in that there is an end-to-end matching circuit consisting of the second output matching means of the first stage and the third input matching means of the second stage.

도 1a는 공통소스 구조를 갖는 종래의 고주파용 저잡음 증폭기의 기본 회로도,1A is a basic circuit diagram of a conventional high frequency low noise amplifier having a common source structure;

도 1b는 공통게이트 구조를 갖는 종래의 고주파용 저잡음 증폭기의 기본 회로도,1B is a basic circuit diagram of a conventional high frequency low noise amplifier having a common gate structure;

도 1c는 캐스코드 구조를 갖는 종래의 고주파용 저잡음 증폭기의 기본 회로도,1C is a basic circuit diagram of a conventional high frequency low noise amplifier having a cascode structure;

도 1d는 CMOS 구조를 갖는 종래의 고주파용 저잡음 증폭기의 기본 회로도,1D is a basic circuit diagram of a conventional high frequency low noise amplifier having a CMOS structure,

도 2는 본 발명의 일 실시예에 따른 초고주파용 CMOS 저잡음 증폭기의 회로도,2 is a circuit diagram of an ultra-high frequency CMOS low noise amplifier according to an embodiment of the present invention;

도 3은 본 발명의 다른 실시예에 따른 초고주파용 CMOS 저잡음 증폭기의 회로도,3 is a circuit diagram of an ultra-high frequency CMOS low noise amplifier according to another embodiment of the present invention;

도 4는 본 발명의 또 다른 실시예에 따른 단간 정합을 적용한 초고주파용 CMOS 저잡음 증폭기의 회로도,4 is a circuit diagram of an ultra-high frequency CMOS low noise amplifier to which end-to-end matching is applied according to another embodiment of the present invention;

도 5는 본 발명의 또 다른 실시예에 따른 단간 정합을 적용한 초고주파용 CMOS 저잡음 증폭기의 회로도,5 is a circuit diagram of an ultra-high frequency CMOS low noise amplifier to which end-to-end matching is applied according to another embodiment of the present invention;

도 6a는 본 발명의 일 실시예에 따른 도 1의 초고주파용 CMOS 저잡읍 증폭기에 대한 출력의 전력 선형특성의 결과를 나타낸 그래프,FIG. 6A is a graph illustrating a result of power linear characteristics of an output for the ultra-high frequency CMOS low-noise amplifier of FIG. 1 according to an embodiment of the present invention; FIG.

도 6b는 종래의 2단 공통소스 저잡음 증폭기에 대한 출력의 전력 선형특성의 결과를 나타낸 그래프,6B is a graph showing the result of the power linear characteristics of the output for the conventional two-stage common source low noise amplifier;

도 6c는 종래의 2단 캐스코드 저잡음 증폭기에 대한 출력의 전력 선형특성의 결과를 나타낸 그래프.6C is a graph showing the result of the power linear characteristic of the output for the conventional two-stage cascode low noise amplifier.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1a,1b,1c,1d,1e : 인덕터 2a,2b : 커패시터1a, 1b, 1c, 1d, 1e: inductor 2a, 2b: capacitor

10,20 : nMOSFET 30 : pMOSFET10,20: nMOSFET 30: pMOSFET

40 : 저항 100,200 : 인덕터40: resistance 100,200: inductor

본 발명의 다양한 특징 및 이점은 첨부도면을 참조하면서 이하의 보다 상세한 설명으로부터 쉽게 이해할 수 있을 것이다.Various features and advantages of the invention will be readily apparent from the following more detailed description with reference to the accompanying drawings.

이하, 도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

실시예Example

도 2은 본 발명의 바람직한 실시예에 따른 고주파용 COMS 저잡음 증폭기를 나타낸 회로도이다.2 is a circuit diagram illustrating a high frequency COMS low noise amplifier according to a preferred embodiment of the present invention.

도 2에 도시한 바와 같이, 고주파용 COMS 저잡음 증폭기 회로의 첫째단에서, nMOSFET 소자(10)는 공통소스 구조를 갖고, 바이어스회로는 상기 nMOSFET 소자(10)에 바이어스를 인가한다.As shown in Fig. 2, in the first stage of the high frequency COMS low noise amplifier circuit, the nMOSFET device 10 has a common source structure, and the bias circuit applies a bias to the nMOSFET device 10.

상기 도 2의 회로에서, 입력정합회로는 입력정합을 위한 인덕터(1a)와 잡음정합과 이득정합의 조건을 동시에 만족하는 피드백 인덕터(1b)로 구성되고, 출력정합회로는 출력 부하 인덕터(1c)와 출력정합을 위한 커패시터(2a)로 구성된다.In the circuit of FIG. 2, the input matching circuit is composed of an inductor 1a for input matching and a feedback inductor 1b simultaneously satisfying the conditions of noise matching and gain matching, and the output matching circuit comprises an output load inductor 1c. And a capacitor 2a for output matching.

그리고, 상기 고주파용 COMS 저잡음 증폭기 회로의 둘째단에서, nMOSFET 소자(20)와 pMOSFET 소자(30)는 CMOS 인버터 구조를 갖는다.In the second stage of the high frequency COMS low noise amplifier circuit, the nMOSFET device 20 and the pMOSFET device 30 have a CMOS inverter structure.

이 회로에서, 저항(40)은 nMOSFET 소자(20) 및 pMOSFET 소자(30)에 바이어스를 인가하고, 출력저항 값에 비해 큰 값을 갖기 때문에, DC 바이어스만이 가해진다.In this circuit, since the resistor 40 applies a bias to the nMOSFET element 20 and the pMOSFET element 30 and has a large value relative to the output resistance value, only a DC bias is applied.

그리고, 도면에서 출력정합회로는 인덕터(1d)와 커패시터(2b)로 구성된다.In the figure, the output matching circuit includes an inductor 1d and a capacitor 2b.

또, 상기 초고주파용 CMOS 저잡음 증폭기 회로의 첫째단은 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로, 상기 입력단자 및, 상기 입력정합용 인덕터(1a)가 접속된 제 1노드와, 상기 출력정합용 인덕터(1c), 상기 nMOSFET 소자의 드레인 및, 상기 출력정합용 커패시터(2a)에 접속된 제 2노드를 구비한다.The first stage of the ultra-high frequency CMOS low-noise amplifier circuit includes a bias circuit for applying a bias to the nMOSFET element, a first node to which the input terminal and the input matching inductor 1a are connected, and the output matching circuit. An inductor 1c, a drain of the nMOSFET element, and a second node connected to the output matching capacitor 2a are provided.

그리고, 그것의 둘째단은 상기 첫째단의 출력정합용 커패시터(2a), 인버터 구조를 갖는 상기 pMOSFET 소자와 상기 nMOSFET 소자의 게이트 및, 상기 pMOSFET와 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항(40)이 접속된 제 1노드와, 인버터 구조를 갖는 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 및, 상기 pMOSFET 소자와 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항(40)이 접속된 제 2노드와, 상기 출력정합용 커패시스(2b), 상기 출력정합용(1d) 및, 상기 제 2노드가 접속된 제 3노드를 구비한다.And a second stage thereof is an output matching capacitor 2a of the first stage, a gate of the pMOSFET device and the nMOSFET device having an inverter structure, and a resistor 40 for applying a bias to the pMOSFET and the nMOSFET device. A second node connected with the connected first node, a source of the pMOSFET device having an inverter structure, a drain of the nMOSFET device, and a resistor 40 for applying a bias to the pMOSFET device and the nMOSFET device; And a third node to which the output matching capacitor 2b, the output matching 1d, and the second node are connected.

본 발명의 저잡음 증폭기 회로의 장점은 다른 회로에 비해서 잡음특성 및 전력이득이 좋고, 공통소스 구조의 문제점인 입출력의 절연 문제를 2단을 사용하여 해결한다는 점이다.Advantages of the low noise amplifier circuit of the present invention are better noise characteristics and power gain than other circuits, and solve the problem of input / output isolation, which is a problem of a common source structure, by using two stages.

둘째단은 푸시풀 형태의 CMOS 인버터 구조를 갖기 때문에, 출력의 선형성이 다른 구조에 비해 우수하다. CMOS 인버터 구조는 pMOSFET소자의 큰 잡음특성이 단점이지만, 본 발명에서는 둘째단에 적용하므로 회로 전체 잡음지수에 미치는 영향은 첫째단의 이득으로 나누어진 만큼만 영향을 미치므로, 첫째단의 이득이 클 경우, 그 영향은 아주 작다.The second stage has a push-pull CMOS inverter structure, so the output linearity is superior to other structures. The CMOS inverter structure has a disadvantage of large noise characteristics of the pMOSFET device, but in the present invention, since it is applied to the second stage, the effect on the overall noise figure of the circuit affects only the gain divided by the gain of the first stage. , Its effect is very small.

CMOS 인버터 구조의 특징은, 채널길이 및 폭이 같은 소자를 사용할 경우, 입력 커패시턴스(Cgs)가 공통소스 구조에 비해서 2배이므로, 입력정합을 위한 인덕턴스를 반으로 줄일 수 있고, 나선형 인덕터(spiral inductor)를 사용하여 MMIC화를 쉽게 할 수 있다는 것이다.The characteristic of the CMOS inverter structure is that when the same channel length and width are used, the input capacitance (Cgs) is twice that of the common source structure, so that the inductance for input matching can be reduced by half, and the spiral inductor ) To make MMIC easier.

또한, nMOSFET소자의 출력저항과 pMOSFET소자의 출력저항이 병렬이기 때문에, CMOS 인버터 출력저항(Rout)이 반으로 줄어, 출력정합 또한 다른 구조에 비해 쉽게 할 수 있다.In addition, since the output resistance of the nMOSFET device and the output resistance of the pMOSFET device are parallel, the CMOS inverter output resistance (Rout) is reduced in half, so that output matching can be made easier than other structures.

도 3는 본 발명의 다른 실시예에 따른 초고주파용 2단 저잡음 증폭기의 회로도이다. 도 3의 초고주파용 2단 저잡음 증폭기 회로의 첫째단에 있어서, nMOSFET 소자는 공통소스 구조를 갖는다. 이 도면에서, 제 1바이어스회로는 상기 nMOSFET 소자에 바이어스를 인가하고, 인덕터(1a, 1b)는 입력을 정합하며, 인덕터(1c) 및 커패시터(2a)는 출력을 정합한다.3 is a circuit diagram of an ultrahigh frequency two stage low noise amplifier according to another embodiment of the present invention. In the first stage of the ultrahigh frequency two stage low noise amplifier circuit of Fig. 3, the nMOSFET element has a common source structure. In this figure, a first bias circuit applies a bias to the nMOSFET device, inductors 1a and 1b match inputs, and inductor 1c and capacitor 2a match outputs.

그리고, 도 3의 회로의 둘째단에서, nMOSFET 소자 및 pMOSFET 소자는 CMOS 인버터 구조를 갖고, 제 2바이어스는 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하고, 인덕터(1d) 및 커패시터(2b)는 출력을 정합한다.In the second stage of the circuit of FIG. 3, the nMOSFET device and the pMOSFET device have a CMOS inverter structure, the second bias applies a bias to the pMOSFET device and the nMOSFET device, and the inductor 1d and the capacitor 2b are Match the output.

상술한 바와 같이, 상기 도 3의 회로가 상기 도 2 회로와 다른 점은 둘째단이 도 3의 저항(40) 대신에, 바이어스 회로를 사용한 단순한 CMOS 인버터 구조라는 점이다.As described above, the circuit of FIG. 3 differs from the circuit of FIG. 2 in that the second stage is a simple CMOS inverter structure using a bias circuit instead of the resistor 40 of FIG.

또, 도 3의 초고주파용 CMOS 저잡음 증폭기 회로의 둘째단이 상기 첫째단의 출력정합용 커패시터(2a) 및, 상기 pMOSFET 소자와 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로가 접속된 제 1노드와, 상기 제 1노드 및, 상기 pMOSFET 소자와 상기 nMOSFET 소자의 게이트가 접속된 제 2노드와, 상기 pMOSFET 소자의 소스 및 상기 nMOSFET 소자의 드레인이 접속된 제 3노드와, 상기 제 3노드, 상기 출력정합용 커패시터(2b) 및, 상기 출력정합용 인덕터(1d)가 접속된 제 4노드를 구비한다는 것이다.In addition, a second stage of the ultra-high frequency CMOS low noise amplifier circuit of FIG. 3 is a first stage in which the output matching capacitor 2a of the first stage and a second bias circuit for applying a bias to the pMOSFET device and the nMOSFET device are connected. A third node connected with a node, the first node, a second node connected with a gate of the pMOSFET device, and an nMOSFET device, a third node connected with a source of the pMOSFET device and a drain of the nMOSFET device, the third node, And a fourth node to which the output matching capacitor 2b and the output matching inductor 1d are connected.

도 4은 본 발명의 또 다른 실시예에 따른 초고주파용 2단 저잡음 증폭기의 회로도이다.4 is a circuit diagram of an ultra-high frequency two-stage low noise amplifier according to still another embodiment of the present invention.

본 발명의 초고주파용 2단 저잡음 증폭기 회로의 첫단에서, nMOSFET 소자는 공통소스구조를 갖고, 바이어스회로는 nMOSFET 소자에 바이어스를 인가하며, 인덕터(1a, 1b)은 입력을 정합하고, 인덕터(1c) 및 커패시터(2a)는 출력을 정합한다.In the first stage of the ultra-high frequency two-stage low noise amplifier circuit of the present invention, the nMOSFET device has a common source structure, the bias circuit applies a bias to the nMOSFET device, the inductors 1a and 1b match the input, and the inductor 1c And capacitor 2a matches the output.

그리고, 그것의 둘째단에서, nMOSFET 소자와 pMOSFET 소자는 CMOS 인버터 구조를 갖고, 저항(40)은 pMOSFET 소자 및 nMOSFET 소자에 바이어스를 인가하며, 인덕터(1e)는 입력을 정합하고, 인덕터(1d)와 커패시터(2b)는 출력을 정합한다.And in its second stage, the nMOSFET device and the pMOSFET device have a CMOS inverter structure, the resistor 40 applies a bias to the pMOSFET device and the nMOSFET device, the inductor 1e matches the input, and the inductor 1d And capacitor 2b match the output.

상기 상술한 바와 같이, 도 4의 회로가 도 2의 회로와 다른 점은 첫째단과 둘째단의 임피던스 부정합(mismatch)에 의한 손실을 줄이기 위해서 인덕터(1e)와 커패시터(2a)로 단간 정합을 한다는 점이다.As described above, the circuit of FIG. 4 differs from the circuit of FIG. 2 in that the inductor 1e and the capacitor 2a are matched with each other in order to reduce losses due to impedance mismatch between the first stage and the second stage. to be.

이 도면에서, 단간정합회로에 사용된 인덕터(1e)는 둘째단의 입력정합용 인덕터로서 중복해서 사용되고, 커패시터(2a)는 첫째단의 출력정합용 커패시터로서 중복해서 사용된다.In this figure, the inductor 1e used in the stage matching circuit is used repeatedly as the input matching inductor in the second stage, and the capacitor 2a is used in duplicate as the output matching capacitor in the first stage.

따라서, 적은 손실로 단간 정합을 하면, 이득을 증가시킬 수 있어, 광대역(wide-band) 특성을 얻을 수 있다.Therefore, if the inter-stage matching with a small loss can increase the gain, wide-band characteristics can be obtained.

또, 도 4의 초고주파용 CMOS 저잡음 증폭기 회로의 첫째단은 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로, 상기 입력단자 및, 상기 입력정합용 인덕터(1a)가 접속된 제 1노드와, 상기 출력정합용 인덕터(1c), 상기 nMOSFET 소자의 드레인 및, 상기 출력정합용 커패시터(2a)에 접속된 제 2노드를 구비한다.In addition, the first stage of the ultra-high frequency CMOS low noise amplifier circuit of FIG. 4 includes a bias circuit for applying a bias to the nMOSFET device, a first node to which the input terminal and the input matching inductor 1a are connected, and the output. A matching inductor 1c, a drain of the nMOSFET element, and a second node connected to the output matching capacitor 2a are provided.

그리고, 그것의 둘째단은 상기 입력정합용 인덕터(1e), CMOS 인버터 구조를 갖는 pMOSFET 소자와 nMOSFET 소자의 게이트 및, 상기 pMOSFET 소자와 nMOSFET 소자에 바이어스를 인가하기 위한 저항(40)이 접속된 제 1노드와, 상기 pMOSFET 소자의 소스와 nMOSFET 소자의 드레인 및, 상기 pMOSFET 소자와 nMOSFET 소자에 바이어스를 인가하기 위한 저항(40)이 접속된 제 2노드와, 상기 제 2노드, 출력정합용 커패시터(2b) 및, 출력정합용 인덕터(1d)가 접속된 제 3노드를 구비한다.And a second stage thereof is provided with an input matching inductor 1e, a gate of a pMOSFET device and an nMOSFET device having a CMOS inverter structure, and a resistor 40 for applying a bias to the pMOSFET device and the nMOSFET device; A second node connected to a first node, a source of the pMOSFET device, a drain of the nMOSFET device, and a resistor 40 for applying a bias to the pMOSFET device and the nMOSFET device, the second node, and an output matching capacitor ( 2b) and a third node to which the output matching inductor 1d is connected.

도 5는 본 발명의 또 다른 실시예에 따른 초고주파용 2단 저잡음 증폭기의 회로도이다.5 is a circuit diagram of an ultra-high frequency two-stage low noise amplifier according to another embodiment of the present invention.

도 4의 초고주파용 2단 저잡음 증폭기 회로의 첫째단에서, nMOSFET 소자는 공통소스 구조를 갖고, 제 1바이어스회로는 상기 nMOSFET 소자에 바이어스를 인가하고, 인덕터(1a, 1b)는 입력을 정합하며, 인덕터(1c)와 커패시터(2a)는 출력을 정합한다.In the first stage of the ultra-high frequency two-stage low noise amplifier circuit of FIG. 4, the nMOSFET device has a common source structure, the first bias circuit applies a bias to the nMOSFET device, the inductors 1a and 1b match inputs, Inductor 1c and capacitor 2a match the output.

그리고, 그것의 둘째단에서, nMOSFET 소자와 pMOSFET 소자는 CMOS 인버터 구조를 갖고, 제 2바이어스회로는 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하며, 인덕터(1e)는 입력을 정합하고, 인덕터(1d)와 커패시터(2b)는 출력을 정합한다.And in its second stage, the nMOSFET device and the pMOSFET device have a CMOS inverter structure, the second bias circuit applies a bias to the nMOSFET device and the pMOSFET device, the inductor 1e matches the input, and the inductor 1d ) And capacitor 2b match the output.

상술한 바와 같이, 도 5의 회로가 도 2과 다른 점은 첫째단과 둘째단의 임피던스 부정합에 의한 손실을 줄이기 위해서 인덕터(1e)와 커패시터(2a)로 단간 정합을 한다는 것과, 둘째단이 도 2의 저항(40) 대신에, 바이어스 회로를 사용한 단순한 CMOS 인버터 구조라는 점이다.As described above, the circuit of FIG. 5 differs from that of FIG. 2 in that the inductor 1e and the capacitor 2a are matched between stages in order to reduce the loss caused by the impedance mismatch between the first stage and the second stage, and the second stage is FIG. Instead of the resistor 40, it is a simple CMOS inverter structure using a bias circuit.

이 도면에서, 단간정합회로에 사용된 인덕터(1e)는 둘째단의 입력정합용 인덕터로서 중복해서 사용되고, 커패시터(2a)는 첫째단의 출력정합용 커패시터로서 중복해서 사용된다.In this figure, the inductor 1e used in the stage matching circuit is used repeatedly as the input matching inductor in the second stage, and the capacitor 2a is used in duplicate as the output matching capacitor in the first stage.

도 5의 초고주파용 CMOS 저잡음 증폭기 회로의 첫째단은 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로, 상기 입력단자 및, 상기 입력정합용 인덕터(1a)가 접속된 제 1노드와, 상기 출력정합용 인덕터(1c), 상기 nMOSFET 소자의 드레인 및, 상기 출력정합용 커패시터(2a)가 접속된 제 2노드를 구비한다.The first stage of the ultra-high frequency CMOS low noise amplifier circuit of FIG. 5 includes a bias circuit for applying a bias to the nMOSFET device, a first node to which the input terminal and the input matching inductor 1a are connected, and the output matching circuit. An inductor 1c, a drain of the nMOSFET element, and a second node to which the output matching capacitor 2a is connected are provided.

그리고, 그것의 둘째단은 상기 pMOSFET 소자와 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로 및, 상기 pMOSFET 소자의 게이트가 접속된 제 1노드와, 상기 제 1노드, 상기 입력정합용 인덕터(1e) 및, 상기 nMOSFET 소자의 게이트가 접속된 제 2노드와, CMOS 인버터 구조를 갖는 상기 pMOSFET 소자의 소스 및 상기 nMOSFET 소자의 드레인이 접속된 제 3노드와, 상기 제 3노드, 상기 출력정합용 커패시터(2b) 및, 상기 출력정합용 인덕터(1d)가 접속된 제 4노드를 구비한다.And a second bias circuit for applying a bias to the pMOSFET device and the nMOSFET device, a first node to which a gate of the pMOSFET device is connected, the first node, and the input matching inductor 1e. And a second node connected with a gate of the nMOSFET device, a third node connected with a source of the pMOSFET device having a CMOS inverter structure and a drain of the nMOSFET device, the third node, and the output matching capacitor. (2b) and a fourth node to which the output matching inductor 1d is connected.

도 6a는 본 발명의 일 실시예에 따른 도 2의 회로에 대한 출력의 전력 선형특성을 나타내고, 도 6b 및 도 6c는 종래의 2단 공통소스회로 및 2단 캐스코드 회로에 대한 출력의 전력 선형특성을 서로 비교한 시뮬레이션 결과이다. 본 발명에 따른 저잡음 증폭기 회로의 출력전력의 선형특성은 0. 177dBm이고, 종래의 공통게이트회로는 -2. 49dBm이며, 종래의 캐스코드회로는 -10. 9dBm이다. 따라서, 상기의 시뮬레이션 결과로부터 본 발명에 따른 저잡음 증폭기 회로의 선형특성을 잘 알 수 있다.Figure 6a shows the power linear characteristics of the output for the circuit of Figure 2 according to an embodiment of the present invention, Figures 6b and 6c shows the power linearity of the output for the conventional two stage common source circuit and two stage cascode circuit Simulation results comparing the characteristics. The linear characteristic of the output power of the low noise amplifier circuit according to the present invention is 0.177 dBm, and the conventional common gate circuit is -2. 49 dBm, and the conventional cascode circuit is -10. 9 dBm. Therefore, the linear characteristics of the low noise amplifier circuit according to the present invention can be well known from the above simulation results.

본 발명에 따른 저잡음 증폭기 회로는 다른 회로에 비해서 잡음특성 및 전력이득이 좋고, 공통소스 구조의 문제점인 입출력의 절연 문제를 2단을 사용하여 해결한다는데 효과가 있다.The low noise amplifier circuit according to the present invention has better noise characteristics and power gain than other circuits, and is effective in solving the problem of input / output isolation, which is a problem of a common source structure, by using two stages.

또, 본 발명의 저잡음 증폭기 회로는 첫째단이 공통소스 구조이므로 저잡음 특성을 최대화 할 수 있고, 둘째단이 CMOS 인버터 구조이므로 CMOS 인버터 구조의장점인 선형특성을 개선하였다.In addition, since the first stage is a common source structure, the low noise amplifier circuit of the present invention can maximize low noise characteristics, and the second stage is a CMOS inverter structure, thereby improving linear characteristics, which are advantages of the CMOS inverter structure.

또한, 본발명의 저잡음 증폭기 회로구조는 출력 정합에 필요한 인덕턴스가 작아 MMIC화하기에 적합한 회로구조이다.In addition, the low noise amplifier circuit structure of the present invention has a small inductance required for output matching and is suitable for MMIC.

따라서, 본 발명에 따르면 종래의 고주파용 MMIC에 실리콘 CMOS를 적용한 MMIC화가 가능해지고, 또, 주파수 범위가 1∼5 GHz인 영역의 LNA(Low Noise Amplifier), 믹서(Mixer)등으로 PCS(Personal Communication System)용 실리콘 RF IC를 집적화할 수 있고, 나아가 같은 칩 내에 디지탈 IC, 아날로그 IC, RF IC를 집적화할 수 있다.Therefore, according to the present invention, it is possible to realize a MMIC in which a silicon CMOS is applied to a conventional high frequency MMIC, and furthermore, a PCS (Personal Communication) using a low noise amplifier (LNA), a mixer (Mixer), etc. in a frequency range of 1 to 5 GHz. It is possible to integrate silicon RF ICs for systems, and to integrate digital ICs, analog ICs, and RF ICs in the same chip.

Claims (8)

초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,A CMOS low noise amplifier circuit for applying to an ultra high frequency circuit, 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,An nMOSFET device having a common source structure, a bias circuit for applying a bias to the nMOSFET device, an input matching first inductor having one end connected to the bias circuit and an input terminal and the other end connected to a gate of the nMOSFET; A second inductor for input matching, one end of which is connected to the source of the nMOSFET element and the other end of which is connected to ground, a third inductor for output matching, one end of which is connected to a power source and the other end of which is connected to the drain of the nMOSFET element, A first stage having an output matching first capacitor connected between the third inductor and the drain of the nMOSFET element, the other end of which is connected to a second stage, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.NMOSFET and pMOSFET devices having a CMOS inverter structure, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device to apply a bias to the pMOSFET device and the nMOSFET device; A second inductor for output matching connected to the resistor and the other end connected to the output terminal, and a second capacitor for output matching, one end connected between the resistor and the fourth inductor and the other end connected to ground. Ultra-high frequency CMOS low noise amplifier circuit, characterized in that consisting of steps. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,A CMOS low noise amplifier circuit for applying to an ultra high frequency circuit, 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,An nMOSFET device having a common source structure, first bias applying means for applying a bias to the nMOSFET device, an input connected to the first bias applying means and an input terminal and the other end connected to a gate of the nMOSFET; First input matching means for matching, second input matching means for matching input having one end connected to a source of the nMOSFET element and the other end connected to ground, and one end connected to a power source and the other end of the nMOSFET element A first output matching means for matching an output connected to a drain, and a second output matching for matching an output whose one end is connected between the first output matching means and a drain of the nMOSFET element and the other end is connected to a second end. The first stage with means, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 제 2 바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 2 바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.NMOSFET device and pMOSFET device having a CMOS inverter structure and a second bias for applying a bias to the pMOSFET device and the nMOSFET device, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device Means, third output matching means for matching an output, one end of which is connected to the second bias applying means and the other end of which is connected to the output terminal, and one end of the second bias applying means and the third output matching means. And a second stage having a fourth output matching means for matching an output connected to the other end to ground. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,A CMOS low noise amplifier circuit for applying to an ultra high frequency circuit, 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,An nMOSFET device having a common source structure, a first bias circuit for applying a bias to the nMOSFET device, and an input matching agent having one end connected to the first bias circuit and an input terminal and the other end connected to a gate of the nMOSFET. A first inductor, a second inductor for input matching, one end of which is connected to the source of the nMOSFET element and the other end of which is connected to ground, and a third inductor for output matching, one end of which is connected to a power source and the other end of which is connected to the drain of the nMOSFET element A first stage having an output matching first capacitor having one end connected between the third inductor and the drain of the nMOSFET element and the other end connected to the second end; CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.A second bias for applying a bias to the pMOSFET device and the nMOSFET device having a CMOS inverter structure and an nMOSFET device and a pMOSFET device having one end connected to the first end and the other end connected between the pMOSFET device and a gate of the nMOSFET device A fourth inductor for output matching, one end of which is connected between the source of the pMOSFET element and the drain of the nMOSFET element, the other end of which is connected to the output terminal, and one end of which is connected to the fourth inductor for output matching, the other end of which is grounded. A high frequency CMOS low noise amplifier circuit comprising a second stage having an output matching second capacitor connected to the second stage. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,A CMOS low noise amplifier circuit for applying to an ultra high frequency circuit, 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,An nMOSFET device having a common source structure, first bias applying means for applying a bias to the nMOSFET device, an input connected to the first bias applying means and an input terminal and the other end connected to a gate of the nMOSFET; First input matching means for matching, second input matching means for matching input having one end connected to a source of the nMOSFET element and the other end connected to ground, and one end connected to a power source and the other end of the nMOSFET element A first output matching means for matching an output connected to a drain, and a second output matching for matching an output whose one end is connected between the first output matching means and a drain of the nMOSFET element and the other end is connected to a second end. The first stage with means, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.A second bias for applying a bias to the pMOSFET device and the nMOSFET device with an nMOSFET device and a pMOSFET device having a CMOS inverter structure, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device Application means, third output matching means for matching an output, one end of which is connected between the source of the pMOSFET element and the drain of the nMOSFET element, the other end of which is connected to an output terminal, and one end of which is connected to the third output matching means. And a second stage having a fourth output matching means for matching the output having the other end connected to the ground. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,A CMOS low noise amplifier circuit for applying to an ultra high frequency circuit, 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,An nMOSFET device having a common source structure, a bias circuit for applying a bias to the nMOSFET device, an input matching first inductor having one end connected to the bias circuit and an input terminal and the other end connected to a gate of the nMOSFET; A second inductor for input matching, one end of which is connected to the source of the nMOSFET element and the other end of which is connected to ground, a third inductor for output matching, one end of which is connected to a power source and the other end of which is connected to the drain of the nMOSFET element, A first stage having an output matching first capacitor connected between the third inductor and the drain of the nMOSFET element, the other end of which is connected to a second stage, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 저항에 접속된 입력정합용 제 5인덕터와, 일단이 상기 저항과 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,NMOSFET and pMOSFET devices having a CMOS inverter structure, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device to apply a bias to the pMOSFET device and the nMOSFET device; An output matching fourth inductor connected to the resistor and the other end connected to an output terminal, an input matching fifth inductor connected at one end to the first matching output capacitor and the other end connected to the resistor; And a second end having an output capacitor having a second capacitor connected to one end thereof between the resistor and the fourth inductor and the other end connected to the ground. 첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 출력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.An ultra-high frequency CMOS low-noise amplifier circuit having a step-to-step matching circuit comprising a first capacitor for first output matching and a fifth inductor for second output matching between a first stage and a second stage. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,A CMOS low noise amplifier circuit for applying to an ultra high frequency circuit, 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,An nMOSFET device having a common source structure, first bias applying means for applying a bias to the nMOSFET device, an input connected to the first bias applying means and an input terminal and the other end connected to a gate of the nMOSFET; First input matching means for matching, second input matching means for matching input having one end connected to a source of the nMOSFET element and the other end connected to ground, and one end connected to a power source and the other end of the nMOSFET element A first output matching means for matching an output connected to a drain, and a second output matching for matching an output whose one end is connected between the first output matching means and a drain of the nMOSFET element and the other end is connected to a second end. The first stage with means, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 제 2 바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,NMOSFET device and pMOSFET device having a CMOS inverter structure and a second bias for applying a bias to the pMOSFET device and the nMOSFET device, one end of which is connected to the first end and the other end of which is connected between the gate of the pMOSFET device and the nMOSFET device Means, third input matching means for matching an input, one end of which is connected to the second output matching means of the first stage and the other end of which is connected to the second bias applying means, and one end of which is connected to the second bias applying means. Third output matching means for matching output connected at the other end to the output terminal, and fourth output for matching output connected at one end to the bias applying means and the third output matching means and at the other end connected to ground. Consists of the second stage with output matching means, 첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.An ultra low-frequency CMOS low-noise amplifier circuit comprising a step-to-step matching circuit comprising a first output matching means of a first stage and a third input matching means of a second stage between a first stage and a second stage. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,A CMOS low noise amplifier circuit for applying to an ultra high frequency circuit, 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,An nMOSFET device having a common source structure, a first bias circuit for applying a bias to the nMOSFET device, and an input matching agent having one end connected to the first bias circuit and an input terminal and the other end connected to a gate of the nMOSFET. A first inductor, a second inductor for input matching, one end of which is connected to the source of the nMOSFET element and the other end of which is connected to ground, and a third inductor for output matching, one end of which is connected to a power source and the other end of which is connected to the drain of the nMOSFET element A first stage having an output matching first capacitor having one end connected between the third inductor and the drain of the nMOSFET element and the other end connected to the second end; CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인에 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 제 2바이어스회로와 상기 nMOSFET 소자의 게이트 사이에 접속된 입력정합용 제 5인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,An nMOSFET device and a pMOSFET device having a CMOS inverter structure, a second bias circuit for applying a bias to the nMOSFET device and a pMOSFET device, and one end of which is connected between a source of the nMOSFET device and a drain of the pMOSFET device A fourth inductor for output matching connected to an output terminal, and a fifth for input matching, one end of which is connected to the first capacitor for output matching of the first stage and the other end of which is connected between the second bias circuit and the gate of the nMOSFET element An inductor and a second stage having an output matching second capacitor having one end connected to the fourth inductor for output matching and the other end connected to ground; 첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 입력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.An ultra-high frequency CMOS low-noise amplifier circuit having a step-to-step matching circuit comprising a first capacitor for output matching in a first stage and a fifth inductor for input matching in a second stage between a first stage and a second stage. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,A CMOS low noise amplifier circuit for applying to an ultra high frequency circuit, 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,An nMOSFET device having a common source structure, first bias applying means for applying a bias to the nMOSFET device, an input connected to the first bias applying means and an input terminal and the other end connected to a gate of the nMOSFET; First input matching means for matching, second input matching means for matching input having one end connected to a source of the nMOSFET element and the other end connected to ground, and one end connected to a power source and the other end of the nMOSFET element A first output matching means for matching an output connected to a drain, and a second output matching for matching an output whose one end is connected between the first output matching means and a drain of the nMOSFET element and the other end is connected to a second end. The first stage with means, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단과 상기 nMOSFET 소자의 게이트 사이에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인에 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속된 출력정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,An nMOSFET device and a pMOSFET device having a CMOS inverter structure, second bias applying means for applying a bias to the nMOSFET device and the pMOSFET device, one end of which is connected to the second output matching means of the first end and the other end of the second Third input matching means for matching an input connected between a bias applying means and a gate of the nMOSFET element, one end of which is connected between a source of the nMOSFET element and a drain of the pMOSFET element, and the other end of which is connected to an output terminal A second output matching means for matching an output, and a second stage having a fourth output matching means for output matching, one end of which is connected to the third output matching means and the other end of which is connected to ground, 첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.An ultra low-frequency CMOS low-noise amplifier circuit comprising a step-to-step matching circuit comprising a first output matching means of a first stage and a third input matching means of a second stage between a first stage and a second stage.
KR1019970055644A 1997-10-28 1997-10-28 Cmos low noise amplifier circuit for extremely high frequency KR100238441B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970055644A KR100238441B1 (en) 1997-10-28 1997-10-28 Cmos low noise amplifier circuit for extremely high frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055644A KR100238441B1 (en) 1997-10-28 1997-10-28 Cmos low noise amplifier circuit for extremely high frequency

Publications (2)

Publication Number Publication Date
KR19990034146A KR19990034146A (en) 1999-05-15
KR100238441B1 true KR100238441B1 (en) 2000-01-15

Family

ID=19523607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055644A KR100238441B1 (en) 1997-10-28 1997-10-28 Cmos low noise amplifier circuit for extremely high frequency

Country Status (1)

Country Link
KR (1) KR100238441B1 (en)

Also Published As

Publication number Publication date
KR19990034146A (en) 1999-05-15

Similar Documents

Publication Publication Date Title
US6400227B1 (en) Stepped gain controlled RF driver amplifier in CMOS
US8427240B2 (en) Low-noise amplifier with gain enhancement
JP5512731B2 (en) Two-stage microwave class E power amplifier
US6400226B2 (en) Distributed amplifier with improved flatness of frequency characteristic
US6075414A (en) High frequency amplifier having a variable attenuator connected to the base of an amplifier FET
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
CN108063600B (en) Low-noise amplifier and radio frequency front end integrated circuit
US11342891B2 (en) Amplifier circuit
EP2869465B1 (en) RF amplifier
US5051705A (en) Gain-tilt amplifier
US6630861B2 (en) Variable gain amplifier
Kim A wideband triple-stacked CMOS distributed power amplifier using double inductive peaking
Li et al. A novel design approach for GHz CMOS low noise amplifiers
US20070103235A1 (en) Inductorless broadband RF low noise amplifier
EP2582042A1 (en) A low-noise amplifier circuit
KR100882819B1 (en) Cascode structure power amplifier using multiple common-gate transistor
Lee et al. A highly linear low-noise amplifier using a wideband linearization technique with tunable multiple gated transistors
US8339205B1 (en) Low power wide-band amplifier with reused current
KR100238441B1 (en) Cmos low noise amplifier circuit for extremely high frequency
Bassal et al. GaN low noise amplifier design for WiMax applications
US9813030B1 (en) Wideband single-ended IM3 distortion nulling
US20080297262A1 (en) Increased gain high-frequency amplifier
CN110661494A (en) High-frequency amplifier circuit and semiconductor device
Hazarika et al. Design of a Linear LNA for 5G Applications using 45 nm Technology
JP2894893B2 (en) Mixer circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee