KR100237595B1 - 전압증폭기를 이용한 자동이득조절기 - Google Patents

Abstract

본 발명은 전압증폭기를 이용한 자동이득조절기에 관한 것으로, 입력신호의 커패시턴스를 조절하는 이득조절부와; 상기 이득조절부로 부터의 신호를 증폭하는 증폭부와; 상기 증폭부로 부터 증폭된 신호의 피크값을 검출하는 피크검출부와; 상기 피크검출부로 부터의 피크레벨과 기준전압레벨을 비교하는 제어신호출력부와; 상기 제어신호출력부로 부터의 비교신호에 응답하여 상기 이득조절부의 커패시턴스를 제어하는 스위칭부를 구비하고, 스위치를 바이라이너 형태로 구성함으로써 입력신호의 커패시터를 원하는 이득대역까지 조절할 수 있으며, 정확한 등가저항값을 만들 수 있다. 결과적으로, 충방전시정수의 조절범위가 넓어져, 고집적화에 용이한 자동이득 조절기를 제공할 수 있다.

Description

전압증폭기를 이용한 자동이득조절기

본 발명은 이득조절기에 관한 것으로, 좀 더 구체적으로는 집적화가 용이한 자동이득조절기에 관한 것이다.

일반적으로, 아날로그 또는 디지탈통신에서 정보들은 무선 전파로에 실려 전송되는데 이 과정에서 전파로 내의 전계변화로 인한 신호의 세기가 변하는 페이딩, 노이즈등이 발생해 전송신호의 위상과 진폭이 왜곡되어 수신단에 전송되기 때문에 증폭기의 이득을 조정해주는 장치가 필요하게 된다.

즉, 입력신호가 변할 때 원하는 전압이득을 맞추어주는 장치가 자동이득조절장치이다.

한편, 상기 노이즈는 일반적인 잡음을 뜻하며, 상기 페이딩은 동일한 신호가 다중채널의 영향으로 시간을 달리하여 수신됨으로써 위상이 다른 신호들이 섞이는 현상을 말한다.

따라서, 이러한 왜곡신호들이나, 이동통신시 채널의 상태에 따라 수신기에서 처리할 수 있는 소정의 레벨값을 유지하도록 하는 기능이 필요하며, 이러한 역할을 하는 것이 자동이득조절기이다.

즉, 자동이득조절기 내부에 설정된 소정의 기준레벨에 따라, 이 기준레벨보다 수신신호가 큰 경우에는 그 이득을 줄여 기준레벨로 만들고, 수신신호가 기준레벨보다 작은 경우에는 이득을 크게하여 기준레벨만큼 출력레벨을 올려줌으로써 에러가 발생하는 것을 방지하는 기능을 수행한다.

도 1은 종래의 실시예에 따른 자동이득조절장치의 블럭도로서, 참조부호 10은 이득조절부, 20은 증폭부, 30은 피크검출부, 40은 레벨비교부를 각각 나타낸다.

상기 이득조절부(10)는 입력받은 신호의 레벨을 조정하고, 상기 증폭부(20)는 상기 이득조절부(10)로 부터의 입력신호(NRv)를 증폭하여 출력한다. 그리고 피크검출부(30)는 상기 증폭부(20)로 부터 증폭된 신호(NVa)의 피크값을 검출한다. 이어서 상기 레벨비교부(40)는 검출된 입력신호의 피크값(Vpeak)과 소정의 기준신호레벨과 비교하여 상기 이득조절부(10)를 통과하는 입력신호의 전압레벨제어신호(Rcs)를 출력하여 이득을 조절한다.

이하, 도 2를 참조하여 설명하면 외부 전파경로로 부터의 신호가 도전형MOSFET( METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR; 이하 'MOS'라 칭한다)의 드레인단자로 입력되면 상기 도전형MOS(M1)는 저항역할을 하여 신호의 레벨을 조정한다. 상기 증폭부(20)는 상기 이득조절부(10)로 부터의 레벨이 조절된 신호(Rv)를 입력받아 증폭한다. 이때 증폭된 신호는 궤환소자(R1)를 통해 증폭기(21)의 반전단자(-)로의 궤환입력된다. 피크검출부(30)는 상기 증폭부(20)로 부터의 증폭신호(Va)의 피크값(Vpeak)을 검출한다. 도면에 도시된 바와같이, 상기 증폭부(20)로 부터의 신호의 레벨이 작으면 피크값의 검출이 어려우므로 피크값을 검출하기 위한 충방전용 커패시터(C)와 병렬로 저항(R2)을 연결한다.

이때, 상기 피크검출부(30)의 시정수(R2*C)는 입력되는 신호의 주파수보다 훨씬 커야(일반적으로 50배)하기 때문에 저항과 커패시터의 용량을 크게 해야한다. 따라서, 집적회로의 구현시 제한을 받게 된다.

계속해서, 레벨비교부(40)는 상기 피크검출부(30)에서 검출된 피크값(Vpeak)과 소정의 기준레벨신호를 비교하여, 제어신호(Rcs)를 출력한다. 상기 제어신호는 이득조절부(10)의 도전형MOS(M1)의 게이트단의 전압을 조절하게 됨으로써 상기 도전형MOS(M1)의 드레인과 소스간의 저항이 가변되게 된다.

따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 이득조절커패시터를 바이라이너( BILINEAR ) 형태로 구성함으로써, 정확한 등가 저항을 얻을 수 있고, 이득대역을 폭넓게 조절할 수 있으며 집적이 용이한 자동이득조절기를 제공함에 그 목적이 있다.

도 1은 종래의 실시예에 따른 자동이득조절기를 개략적으로 도시한 블럭도;

도 2는 도 1에 도시된 종래의 실시예에 따른 자동이득조절기를 상세히 도시한 회로도;

도 3은 본 발명의 일실시예에 따른 자동이득조절기를 개략적으로 도시한 블럭도;

도 4는 도 3에 도시된 본 발명의 일실시예에 따른 자동이득조절기를 상세히 도시한 도면;

도 5는 도 4에서 스위치신호발생수단의 스위치신호의 파형을 도시한 도면.

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 전압증폭기를 가지는 자동이득조절기는 입력신호의 커패시턴스를 조절하는 이득조절부와; 상기 이득조절부로 부터의 신호를 증폭하는 증폭부와; 상기 증폭부로 부터의 증폭된 신호의 피크값을 검출하는 피크검출부와; 상기 피크검출부로 부터의 피크레벨과 기준전압레벨을 비교하는 제어신호출력부와; 상기 제어신호출력부로 부터의 비교신호에 응답하여 상기 이득조절부의 커패시턴스를 제어하는 스위칭부를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 이득조절부는 입력되는 신호의 커패시턴스를 제어하기 위한 커패시터와;

입력단과 상기 커패시터의 일단과 접속되어, 소정의 제1 초기스위치제어신호에 따라 스위칭동작되는 제1 스위치와; 상기 커패시터의 타단과 접지간에 접속되어 상기 제1 초기스위치제어신호에 따라 스위칭동작되는 제2 스위치와; 상기 커패시터의 일단과 접지간에 접속되어 소정의 제2 초기스위치제어신호에 따라 스위칭동작되는 제3 스위치와; 상기 커패시터의 타단과 출력단간에 접속되어 소정의 제2 초기스위치제어신호에 따라 스위칭동작되는 제4 스위치를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 이득조절부는 복수개의 이득조절회로를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 이득조절부는 상기 제1 이득조절회로 내지 제N 이득조절회로의 입력단과 출력단이 서로 병렬로 접속된 것을 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 제1 이득조절회로의 제1 초기스위치제어신호는 CS01이고, 제1 이득조절회로의 제2 초기스위치제어신호는 CS02인 것을 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 증폭부는 상기 이득조절부로 부터의 신호를 증폭하는 제1 증폭기와; 상기 제1 증폭기로 부터의 증폭된 신호를 상기 제1 증폭기의 반전단자로 입력하는 궤환부를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 궤환부는 상기 제1 초기스위치제어신호에 의해 제어되는 스위치와; 상기 제2 초기스위치제어신호에 의해 제어되는 스위치와; 상기 스위치의 공통스위치단과 접지측에 연결된 궤환커패시터와; 상기 스위치의 타단에 병렬로 연결된 출력커패시터를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 피크검출부는 상기 증폭부로 부터 증폭된 신호를 소정의 이득으로 증폭하는 제2 증폭기와; 상기 제2 증폭기로 부터 증폭된 신호의 레벨에 응답하여 스위칭을 하는 도전형MOS와; 상기 도전형MOS로 부터의 게이트전압을 저장하는 충방전커패시터를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 제어신호출력부는 상기 피크검출부로 부터의 신호레벨과 소정의 제1 기준전압레벨을 비교하는 제1 비교기와; 상기 피크검출부로 부터의 신호레벨과 소정의 제2 기준전압레벨을 비교하는 제2 비교기와; 상기 제1 비교기 및 제2 비교기의 비교 결과 상기 피크검출부로 부터의 신호레벨이 상기 제1 기준전압레벨보다 작을 때 업카운트신호를 출력하고, 상기 피크검출부로 부터의 신호레벨이 상기 제2 기준전압레벨보다 클 때 다운카운트신호를 출력하며, 상기 피크검출부로 부터의 신호레벨이 상기 제1 기준전압레벨보다 크고, 상기 제2 기준전압레벨보다 작을 때 카운트동작을 중지하게 하는 제어로직부와; 상기 제어로직부로 부터의 신호와 소정의 리셋신호를 논리곱 시키는 제1 AND회로와; 상기 제어로직부로 부터의 신호와 소정의 리셋신호를 논리곱 시키는 제2 AND회로를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 스위칭부는 제어신호출력부의 제어신호에 응답하여 카운트동작을 업 또는 다운시키는 카운트부와; 소정의 스위치신호를 발생시키는 스위치신호발생부와; 상기 카운트부로 부터의 카운트 된 신호와 상기 스위치신호발생부로 부터의 신호에 따라 소정의 스위치제어신호를 출력시키는 스위치논리부를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 스위치신호발생부는 제1 초기스위치발생신호와 제2 초기스위치발생신호를 서로 상보적으로 출력시키는 기능을 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 스위치신호발생부의 제1 및 제2 초기스위치발생신호의 스위칭신호주파수는 상기 이득조절부의 입력신호주파수의 최대값보다 최소 10배 이상인 것을 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 이득조절부의 제1 커패시터 내지 제N 커패시터와 상기 증폭부의 출력커패시터의 용량은 서로 같은 용량인 것을 포함한다.

본 발명은 전압증폭기를 이용한 자동이득조절기에 관한 것으로, 입력신호의 커패시턴스를 조절하는 이득조절부와; 상기 이득조절부로 부터의 신호를 증폭하는 증폭부와; 상기 증폭부로 부터 증폭된 신호의 피크값을 검출하는 피크검출부와; 상기 피크검출부로 부터의 피크레벨과 기준전압레벨을 비교하는 제어신호출력부와; 상기 제어신호출력부로 부터의 비교신호에 응답하여 상기 이득조절부의 커패시턴스를 제어하는 스위칭부를 구비하고, 스위치를 바이라이너 형태로 구성함으로써, 입력신호의 커패시터를 원하는 이득대역까지 조절할 수 있으며, 정확한 등가저항값을 만들 수 있다. 결과적으로, 충방전시정수의 조절범위가 넓어져, 고집적화에 용이한 자동이득 조절기를 제공할 수 있다.

이하, 도 3, 도 4 및 도 5를 참조하여 본 발명의 실시예를 상세히 설명한다.

먼저, 도 3 및 도 4를 참조하면, 이득조절부(100)는 입력신호를 제1 레벨(Rv)의 신호로 조절하여 출력한다. 그리고 증폭부(200)는 상기 이득조절부(100)로 부터의 제1 레벨의 신호를 입력받아 1차 증폭한다. 이때, 1차 증폭된 신호(Va)는 궤환부(220) 및 피크검출부(300)로 출력된다. 상기 궤환부(220)는 스위치신호에 의해 제어되는 두개의 스위치(Sa, Sb)와 상기 두 스위치의 공통단(N1)과 접지단 사이에 연결된 피드백커패시터(Cf)와 상기 두 스위치(Sa, Sb)의 타단에 병렬로 연결된 출력커패시터(Co)로 구성된다. 상기 출력커패시터(Co)는 전압을 증폭할 때마다 전하량(Ic)을 충전하며, 상기 궤환커패시터(Cf)의 용량은 상기 궤환커패시터(Cf)에 흐르는 전류(If)로 상기 출력커패시터(Co)를 흐르는 전류(Ic)를 상쇄시켜 버추얼그라운드( VIRTUAL GROUND )효과를 가지기 위하여 상기 출력커패시터(Co)의 용량과 같아야 한다.

한편, 피크검출부(300)는 상기 증폭부(200)로 부터 증폭된 신호레벨(Va)이 도전형MOS(M1)의 게이트전압(Vpd)보다 크면 출력전압(Vpeak)은 외부전압(Vdd)과 비슷한 레벨의 전압으로 된다. 따라서, 도전형MOS(M1)가 온( ON )되어 지고 충방전커패시터(Cv)에 드레인전류(Id)가 충전된다. 즉, 상기 게이트전압(Vpd) 레벨이 상기 증폭부(200)로 부터의 입력전압(Va) 레벨로 된다.

제어신호출력부(400)는 상기 피크검출부(300)로 부터의 신호레벨(Vpeak)과 소정의 제1 기준전압(Vref1)을 비교하는 제1 비교기(410)와, 상기 피크검출부(300)로 부터의 신호레벨(Vpeak)과 소정의 제2 기준전압(Vref2)을 비교하는 제2 비교기(420)로 구성되어 카운트 업/다운 신호 및 카운트 인에이블/디세이블 신호를 출력한다.

스위칭부(500)는 상기 제어신호출력부(400)의 제어신호(UP/DOWN, ENABLE/DISABLE)에 응답하여 상기 이득조절부(100)의 바이라이너( BILINEAR ) 형태로 구성된 스위치(S01···Sn1, SO2···Sn2)들을 제어한다. 따라서 상기 이득조절부(100)의 커패시턴스가 변하게 됨으로써 이득이 자동으로 조절된다.

예를들면, 카운트부(510)의 분주횟수(N)는 3이고, 스위치신호발생부(520)의 제어신호파형이 도 5와 같을 때, 상기 피크검출부(300)로 부터의 출력신호(Vpeak)가 상기 제1 기준전압(Vref1)보다 작으면, 상기 카운트부(510)에서 출력되는 업/다운 제어신호는 업카운트하도록 하이레벨이 되고, 인에이블/디세이블 신호는 로우레벨이 된다.

상기 제어신호에 응답하여 카운트부(510)는 카운트동작을 인에이블시켜 카운트 업 동작을 하게 한다. 이와같이 카운트부(510)가 카운트업으로 제어되면 상기 이득조절부(100)의 스위치가 스위치논리부(530)로 부터의 스위치제어신호(CSn1, CSn2)에 따라 스위칭하게 된다. 따라서 상기 이득조절부(100)의 커패시턴스가 증가하여 자동이득조절기( AUTOMATIC GAIN CONTROLLER )의 이득은 증가하게 된다.

한편, 상기 피크검출부(300)로 부터의 출력신호(Vpeak)가 상기 제2 기준전압(Vpeak)보다 크면, 상기 카운트부(510)에서 출력되는 업/다운 제어신호는 다운카운트하도록 로우레벨이 되고, 인에이블/디세이블 신호는 로우레벨이 된다.

상기 제어신호에 응답하여 카운트부(510)는 카운트동작을 인에이블시켜 카운트 다운 동작을 하게 한다. 이와 같이 카운트부(510)가 카운트다운으로 제어되면 상기 이득조절부(100)의 스위치가 스위치논리부(530)로 부터의 스위치제어신호(CSn1, CSn2)에 따라 스위칭하게 된다.

따라서, 상기 이득조절부(100)의 커패시턴스가 감소하여 자동이득조절기( AUTOMATIC GAIN CONTROLLER )의 이득은 감소하게 된다.

마찬가지로, 상기 피크검출부(300)로 부터의 출력신호(Vpeak)가 제1 기준전압(Vref1) 보다 크고, 제2 기준전압 보다 낮으면, 상기 카운트부(510)로 입력되는 카운트 인에이블/디세이블 신호가 하이 레벨이 되어 카운트 업/다운 제어신호에 상관없이 카운트동작을 디세이블 시킨다. 이때, 자동이득조절기의 이득은 이전의 상태를 유지하게 된다.

여기서, 바이라이너( BILINEAR ) 형태란 하나의 커패시터를 4개의 스위치가 교대로 스위칭하여, 각 페이즈마다 커패시터에 인가된 전압의 극성을 바꾸어 주는 형태를 말한다. 이렇게 구성함으로써, 커패시터 전압의 극성이 바뀔 때마다 상기 커패시터 양단의 기생용량의 효과가 서로 상쇄되므로 정확한 크기의 등가 저항을 얻을 수 있다.

그리고, 커패시터의 커패시턴스가 작을수록, 또는 신호의 주파수가 작을수록 큰 값의 등가저항을 얻을 수 있다.

상술한 바와 같이 본 발명은 작은 면적에서 큰 값의 저항을 얻을 수 있으므로 집적회로에서 유용하게 구현할 수 있다.

본 발명은 종래의 자동이득조절기가 입력신호가 작을 경우 피크값 검출이 어려워지므로 충방전용 커패시터와 저항을 피크검출기에 사용하고, 피크검출용 저항과 콘덴서를 사용함으로써, 양호한 클램핑동작과 출력리플을 작게하기 위하여 충방전시정수를 입력신호의 주기보다 10배 이상 크게 해줘야 하므로, 고집적회로의 구현이 어려워지는 문제점을 해결한 것으로, 스위치를 바이라이너 형태로 구성하여 입력신호의 커패시터를 원하는 이득대역까지 조절할 수 있으며, 정확한 등가저항값을 만들 수 있다. 결과적으로, 충방전시정수의 조절범위가 넓어져, 고집적화에 용이한 자동이득 조절기를 제공할 수 있다.

Claims (13)

1. 소정 신호의 이득을 조절하기위한 자동이득조절장치에 있어서,

   입력단의 커패시턴스를 제어하는 이득조절부(100)와;

   상기 이득조절부(100)로 부터의 신호를 증폭하는 증폭부(200)와;

   상기 증폭부(200)로 부터 증폭된 신호의 피크값을 검출하는 피크검출부(300)와;

   상기 피크검출부(300)로 부터의 피크레벨과 기준전압레벨을 비교하여 소정의 제어신호를 출력하는 제어신호출력부(400)와;

   상기 제어신호출력부(400)로 부터의 비교신호에 응답하여 상기 이득조절부(100)의 커패시턴스를 제어하는 스위칭부(500)를 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
2. 제 1 항에 있어서,

   상기 이득조절부(100)는 입력되는 신호의 커패시턴스를 제어하기 위한 커패시터(C1)와;

   입력단과 상기 커패시터(C1)의 일단과 접속되어, 소정의 제1 초기스위치제어신호에 따라 스위칭동작되는 제1 스위치(S01)와;

   상기 커패시터(C1)의 타단과 접지간에 접속되어 상기 제1 초기스위치제어신호에 따라 스위칭동작되는 제2 스위치(S02)와;

   상기 커패시터(C1)의 일단과 접지간에 접속되어 소정의 제2 초기스위치제어신호에 따라 스위칭동작되는 제3 스위치(S03)와;

   상기 커패시터(C1)의 타단과 출력단간에 접속되어 소정의 제2 초기스위치제어신호에 따라 스위칭동작되는 제4 스위치(S04)를 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
3. 제 1 항에 있어서,

   상기 이득조절부(100)는 복수개의 이득조절수단(110-100N)을 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
4. 제 1 항에 있어서,

   상기 이득조절부(100)는 상기 제1 이득조절수단(110) 내지 제N 이득조절수단(100N)의 입력단과 출력단은 서로 병렬로 접속된 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
5. 제 4 항에 있어서,

   상기 제1 이득조절수단(110)의 제1 초기스위치제어신호는 CS01이고, 제1 이득조절수단의 제2 스위치제어신호는 CS02인 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
6. 제 1 항에 있어서,

   상기 증폭부(200)는 상기 이득조절부(100)로 부터의 신호를 증폭하는 제1 증폭수단(210)과;

   상기 제1 증폭수단(210)으로 부터의 증폭된 신호를 상기 제1 증폭수단(210)의 반전단자(-)로 입력하는 궤환수단(220)을 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
7. 제 6 항에 있어서,

   상기 궤환수단(220)은 상기 제1 초기스위치제어신호(CS01)에 의해 제어되는 스위치(Sb)와;

   상기 제2 초기스위치제어신호(CS02)에 의해 제어되는 스위치(Sa)와;

   상기 스위치(Sa, Sb)의 공통스위치단(N1)과 접지측에 연결된 궤환커패시터(Cf)와;

   상기 스위치 (Sa, Sb)의 타단에 병렬로 연결된 출력커패시터(Co)를 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
8. 제 1 항에 있어서,

   상기 피크검출부(300)는 상기 증폭부(200)로 부터 증폭된 신호를 소정의 이득으로 증폭하는 제2 증폭수단(310)과;

   상기 제2 증폭수단(310)으로 부터 증폭된 신호의 레벨에 응답하여 스위칭을 하는 도전형MOS(M1)와;

   상기 도전형MOS(M1)로 부터의 게이트전압(Vpd)을 저장하는 충방전커패시터(Cv)를 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
9. 제 1 항에 있어서,

   상기 제어신호출력부(400)는 상기 피크검출부(300)로 부터의 신호레벨(Vpeak)과 소정의 제1 기준전압레벨(Vref1)을 비교하는 제1 비교수단(410)과;

   상기 피크검출부(300)로 부터의 신호레벨(Vpeak)과 소정의 제2 기준전압레벨(Vref2)을 비교하는 제2 비교수단(420)과;

   상기 제1 비교수단(410) 및 제2 비교수단(420)의 비교 결과 상기 피크검출부(300)로 부터의 신호레벨(Vpeak)이 상기 제1 기준전압레벨(Vref1)보다 작을 때 업카운트신호를 출력하고, 상기 피크검출부(300)로 부터의 신호레벨(Vpeak)이 상기 제2 기준전압레벨(Vref2)보다 클 때 다운카운트신호를 출력하며, 상기 피크검출부(300)로 부터의 신호레벨(Vpeak)이 상기 제1 기준전압레벨(Vref1)보다 크고, 상기 제2 기준전압레벨(Vref2)보다 작을 때 카운트동작을 중지하게 하는 제어로직수단(430)과;

   상기 제어로직수단(430)으로 부터의 신호와 소정의 리셋신호를 논리곱 시키는 제1 AND회로(440)와;

   상기 제어로직수단(430)으로 부터의 신호와 소정의 리셋신호를 논리곱 시키는 제2 AND회로(450)를 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
10. 제 1 항에 있어서,

    상기 스위칭부(500)는 제어신호출력부(400)의 제어신호에 응답하여 카운트동작을 업 또는 다운시키는 카운트수단(510)과;

    소정의 스위치신호를 발생시키는 스위치신호발생수단(520)과;

    상기 카운트수단(510)으로 부터의 카운트 된 신호와 상기 스위치신호발생수단(520)으로 부터의 신호에 따라 소정의 스위치제어시호를 출력시키는 스위치논리수단(530)을 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
11. 제 10 항에 있어서,

    상기 스위치신호발생수단(520)은 제1 스위치발생신호(CS01)와 제2 스위치발생신호(CS02)를 서로 상보적으로 출력시키는 기능을 포함하는 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
12. 제 10항에 있어서,

    상기 스위치신호발생수단(520)의 제1 및 제2 스위칭발생신호(CS01,CS02)의 스위칭신호주파수는 상기 이득조절부(100)의 입력신호주파수의 최대값보다 최소 10배 이상인 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.
13. 제 1 항에 있어서,

    상기 이득조절부(100)의 제1 커패시터(C1) 내지 제N 커패시터(CN)와 상기 증폭부(200)의 출력커패시터(Co)의 용량은 서로 같은 용량인 것을 특징으로 하는 전압증폭기를 이용한 자동이득조절기.

Images