KR100230406B1 - Sputtering method for semiconductor device - Google Patents

Sputtering method for semiconductor device Download PDF

Info

Publication number
KR100230406B1
KR100230406B1 KR1019970002980A KR19970002980A KR100230406B1 KR 100230406 B1 KR100230406 B1 KR 100230406B1 KR 1019970002980 A KR1019970002980 A KR 1019970002980A KR 19970002980 A KR19970002980 A KR 19970002980A KR 100230406 B1 KR100230406 B1 KR 100230406B1
Authority
KR
South Korea
Prior art keywords
sputtering method
thin film
semiconductor device
wafer
heater block
Prior art date
Application number
KR1019970002980A
Other languages
Korean (ko)
Other versions
KR19980067108A (en
Inventor
박영호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970002980A priority Critical patent/KR100230406B1/en
Publication of KR19980067108A publication Critical patent/KR19980067108A/en
Application granted granted Critical
Publication of KR100230406B1 publication Critical patent/KR100230406B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/541Heating or cooling of the substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3476Testing and control

Abstract

콘택홀 내부에 균일한 금속박막을 형성할 수 있는 반도체 장치의 스퍼터링 방법에 관하여 개시하고 있다. 이를 위하여 본 발명은, 스퍼터링 챔버의 내부에서 자계를 인가하기 위한 마그네트론과, 증착되는 박막의 소스가 되는 타겟과, 상기 타겟으로부터 방출된 원자를 양(+)으로 이온화시키는 무선주파수(RF) 전원과, 증착하고자 하는 웨이퍼를 위치시키면서 소정의 전원을 웨이퍼에 인가할 수 있는 히터블럭 및 불활성 가스를 이용하여 웨이퍼에 박막을 형성하는 반도체 장치의 스퍼터링 방법에 있어서, 상기 히터블럭에 인가하는 소정의 전원의 양(+)의 실효전압과 음(-)의 실효전압 비율(+V/-V)을 변화시켜 증착용 타겟으로부터 튀어나온 이온화된 원자의 1차 증착(sputtering) 및 2차 증착(resputtering) 비율을 조절함으로써 증착되는 박막의 균일도 및 단차도포성을 향상시키는 것을 특징으로 하는 반도체 장치의 스퍼터링 방법을 제공한다.Disclosed is a sputtering method of a semiconductor device capable of forming a uniform metal thin film inside a contact hole. To this end, the present invention provides a magnetron for applying a magnetic field in the sputtering chamber, a target serving as a source of a thin film to be deposited, and a radio frequency (RF) power source for positively ionizing atoms emitted from the target; A sputtering method of a semiconductor device in which a thin film is formed on a wafer by using a heater block capable of applying a predetermined power source to a wafer while placing a wafer to be deposited, and an inert gas, the sputtering method of a predetermined power source applied to the heater block The primary and secondary deposition rates of ionized atoms protruding from the deposition target by varying the positive and negative effective voltage ratios (+ V / -V) It provides a sputtering method of a semiconductor device, characterized in that to improve the uniformity and step coverage of the deposited thin film by controlling the.

Description

반도체 장치의 스퍼터링 방법Sputtering Method of Semiconductor Device

본 발명은 반도체 장치의 스퍼터링 방법에 관한 것으로, 특히 콘택홀 내부에 균일한 금속박막을 형성할 수 있는 반도체 장치의 스퍼터링 방법에 관한 것이다.The present invention relates to a sputtering method of a semiconductor device, and more particularly, to a sputtering method of a semiconductor device capable of forming a uniform metal thin film inside a contact hole.

최근 들어 반도체 제조 공정에서는 고집적화를 달성하기 위하여 금속배선의 선폭은 가늘어지고 콘택홀의 사이즈는 점차 작아지면서 깊어지고 있다. 특히 콘택홀의 매몰 특성을 향상하기 위하여 롱 쓰루 스퍼터링(long throw sputtering), 콜리메이트 스퍼터링(collimator sputtering) 방식이 도입되어 금속배선의 증착에 응용되고 있으나 그 한계에 도달하고 있는 실정이다.In recent years, in the semiconductor manufacturing process, in order to achieve high integration, the line width of the metal wiring becomes thinner and the contact hole becomes smaller and deeper. In particular, long throw sputtering and collimator sputtering methods have been introduced to improve the investment properties of contact holes, but are being applied to the deposition of metal wires.

통상, 일반적인 스퍼터링 공정은 기본적으로 양단의 전극에 고전압이 걸린 진공 챔버(Chamber)내에 불활성 기체, 예컨대 아르곤(Ar) 가스를 주입한 후 방전시켜 상기 아르곤을 플라즈마 상태로 변화시킴으로써 시작된다. 상기 플라즈마를 구성하는 Ar+이온들은 반대 전극인 마이너스(-)가 걸려 있는 타겟으로 전기장에 의하여 가속되어 타겟과 충돌한다. 상기의 충돌에 의한 운동량의 교환에 의하여 타겟물질의 표면 원자가 튀어나와 증기로서 웨이퍼에 증착되어 박막이 형성되게 된다.In general, a general sputtering process is started by injecting an inert gas such as argon (Ar) gas into a vacuum chamber where a high voltage is applied to electrodes at both ends, and then discharging the argon into a plasma state. The Ar + ions constituting the plasma are accelerated by an electric field and collide with the target with a negative (-) target. By exchanging the momentum due to the collision, the surface atoms of the target material stick out and are deposited on the wafer as vapor to form a thin film.

하지만, 최근에는 증착하고자 하는 웨이퍼가 위치하는 히터블럭에 음(-)의 전압을 인가하고, 타겟으로부터 튀어나온 원자를 양(+)으로 이온화시킬 수 있는 무선주파수(RF) 전원을 설치하여 이온화된 원자가 웨이퍼 위에 일정한 두께로 증착되게 하여 단차도포성(Step Coverage)을 향상시키려는 연구가 이루어지고 있다. 이때, 이온화된 원자 이온은 원자 이온(+) 및 웨이퍼(-)가 갖는 전기적인 극성으로 인하여 방향성을 갖게 되면서 스퍼터링이 진행되기 때문에 직진성이 아주 우수하다. 이렇게 이온화된 원자 이온이 직진성이 우수한 경우에는 콘택홀의 전체적인 단차도포성은 향상되나, 콘택홀의 측벽 또는 하부의 가장자리 부분에는 상대적으로 증착되는 양이 줄어들어 금속박막의 두께가 얇아지는 문제점이 발생하게 된다.Recently, however, a negative voltage is applied to a heater block on which a wafer to be deposited is placed and ionized by installing a radio frequency (RF) power source capable of positively ionizing atoms protruding from the target. Research is being conducted to improve step coverage by allowing atoms to be deposited on a wafer at a constant thickness. At this time, the ionized atomic ions are excellent in straightness because sputtering proceeds while being oriented due to the electrical polarity of the atomic ions (+) and the wafer (−). In the case where the ionized atomic ions are excellent in the straightness, the overall step coverage of the contact hole is improved, but the amount of deposition on the sidewall or the lower edge of the contact hole is reduced, resulting in a problem that the thickness of the metal thin film becomes thin.

첨부된 도1 내지 도4를 참조하여 종래 기술에 의한 반도체 장치의 스퍼터링 방법을 설명한다.1 to 4, a sputtering method of a semiconductor device according to the prior art will be described.

도 1은 반도체 장치의 스퍼터링 챔버의 내부를 도시한 단면도이다. 상세히 설명하면, 챔버(1)의 내부에는 최상단에 자계를 형성하기 위한 마그네트론(magnetron, 3)이 있고, 상기 마그네트론(3)의 하부에 타겟(Target, 5)이 있다. 또한 챔버(1)의 측벽에는 타겟으로부터 튀어나온 원자를 양(+)으로 이온화시키는 역할을 수행하는 무선주파수(RF: Radio Frequency) 전원을 인가하기 위한 단자(7)가 있다. 챔버(1) 내부의 하단에는 박막을 증착시킬 대상인 웨이퍼(9)를 위치시키면서 음(-)의 전원을 웨이퍼 인가할 수 있는 히터블럭(heater block, 11)이 구성되어 있다. 상기 히터블럭(11)을 통하여 웨이퍼(9)의 뒷면으로는 음(-)의 전압이 인가되어 타겟으로부터 튀어나온 양(+)으로 대전된 이온화된 원자가 직진성을 갖게 된다. 또한 타겟(5)과 웨이퍼 사이에는 아르곤 가스를 방전시켜서 형성한 플라즈마 장(plasma field)이 형성되어 있다.1 is a cross-sectional view illustrating an interior of a sputtering chamber of a semiconductor device. In detail, the inside of the chamber 1 has a magnetron 3 for forming a magnetic field at the top, and a target 5 at the bottom of the magnetron 3. In addition, there is a terminal 7 on the side wall of the chamber 1 for applying radio frequency (RF) power, which serves to positively ionize atoms protruding from the target. At the lower end of the chamber 1, a heater block 11 capable of applying a negative power to the wafer while arranging the wafer 9 to be deposited is formed. A negative voltage is applied to the back surface of the wafer 9 through the heater block 11 so that positively charged ionized atoms protruding from the target have linearity. In addition, a plasma field formed by discharging argon gas is formed between the target 5 and the wafer.

도 2 내지 도 4는 종래기술에 의한 반도체 장치의 스퍼터링 방법을 설명하기 위하여 도시한 도면들이다.2 to 4 are diagrams for explaining a sputtering method of a semiconductor device according to the prior art.

도 2는 상기 도1의 히터블럭의 전원에 인가되는 전압의 파형도이다. 상세히 설명하면, X축은 히터블럭에 인가하는 전압(V)을 나타내며, Y축은 시간(t)을 나타낸다. 여기서 히터블럭에 인가하는 전압은 항상 음(-)의 전압만이 가해지기 때문에 타겟으로부터 튀어나온 양으로 이온화된 원자들은 강한 직진성을 갖게 되나 웨이퍼에 형성되어 있는 콘택홀의 내부에는 균일한 박막이 형성되지 않는 문제점이 발생한다.2 is a waveform diagram of a voltage applied to the power supply of the heater block of FIG. In detail, the X axis represents the voltage V applied to the heater block, and the Y axis represents the time t. In this case, since the voltage applied to the heater block is always applied with only negative voltage, positively ionized atoms protruding from the target have strong straightness, but a uniform thin film is not formed inside the contact hole formed in the wafer. Problem occurs.

도 3은 상기 도1의 히터블럭의 전원에 인가되는 개선된 형태의 전압 파형도이다. 여기서, 전압은 시간에 대하여 일정한 값을 갖지 않고 주기적으로 변화하는 교류 전압의 형태를 갖고 있다. 상기 히터블럭에 인가되는 전압이 음(-)의 상태(10)에 있는 동안에는 타겟으로부터 튀어나온 원자가 양(+)으로 이온화되어 있음으로 음으로 대전되어 있는 웨이퍼에 직진성을 가지고 증착하게 된다. 즉, 1차 증착(sputtering)을 하게 된다. 반대로, 상기 히터블럭에 인가되는 전압이 양(+)의 상태(12)에 있는 동안에는 타겟으로부터 튀어나온 원자가 양(+)으로 이온화되어 있기 때문에 같은 극성을 갖게 되어 밀려나게 되는 2차 증착(resputtering)을 하게 된다. 여기서는 히터블럭에 인가되는 양(+)의 실효전압과 음(-)의 실효전압의 비율(+V/-V)이 1의 상태를 유지하고 있어서 1차 증착과 2차 증착이 동일한 비율로 일어나게 된다.3 is an improved voltage waveform diagram applied to the power supply of the heater block of FIG. Here, the voltage does not have a constant value with respect to time, but has a form of alternating voltage that changes periodically. While the voltage applied to the heater block is in the negative state (10), atoms protruding from the target are positively ionized and deposited on the negatively charged wafer with linearity. That is, primary sputtering is performed. On the contrary, while the voltage applied to the heater block is in the positive state 12, since the atoms protruding from the target are ionized positively, the secondary resputtering is pushed out with the same polarity. Will be In this case, the ratio (+ V / -V) between the positive and negative effective voltages applied to the heater block is maintained at 1 so that the first deposition and the second deposition occur at the same ratio. do.

도 4는 상기 도 3의 파형을 히터블럭에 인가하였을 때의 웨이퍼 상의 콘택홀에 증착된 금속박막(24)의 상태를 나타낸 단면도이다. 이때에는 상술한 바와 같이 1차 증착(sputtering)과 2차 증착(resputtering)이 동일한 비율로 발생되기 때문에 웨이퍼 상에 형성되어 있는 콘택홀의 중앙부(20)는 오목한 형태로 금속박막(24)이 형성되지만, 콘택홀의 측벽 및 가장자리(22)는 상대적으로 금속박막(24)의 두께가 불균일하게 얇아지는 문제점이 발생한다. 여기서 참조부호 26은 반도체 기판을, 참조부호 28은 콘택홀을 구비하는 절연막을 각각 나타낸다.4 is a cross-sectional view showing a state of the metal thin film 24 deposited in the contact hole on the wafer when the waveform of FIG. 3 is applied to the heater block. At this time, since the first and second resputtering occur at the same ratio as described above, the center portion 20 of the contact hole formed on the wafer is formed in a concave shape. The sidewalls and the edges 22 of the contact holes have a problem that the thickness of the metal thin film 24 is relatively unevenly thin. Reference numeral 26 denotes a semiconductor substrate, and reference numeral 28 denotes an insulating film having contact holes.

본 발명이 이루고자 하는 기술적 과제는 스퍼터링 방식을 사용한 금속박막의 형성에 있어서 콘택홀 내부의 박막의 두께를 균일하게 유지하고, 단차도포성(Step Coverage)을 향상시킬 수 있는 반도체 장치의 스퍼터링 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention provides a sputtering method of a semiconductor device capable of maintaining a uniform thickness of a thin film inside a contact hole and improving step coverage in forming a metal thin film using a sputtering method. It is.

도 1은 반도체 장치의 스퍼터링 챔버의 내부를 도시한 단면도이다.1 is a cross-sectional view illustrating an interior of a sputtering chamber of a semiconductor device.

도 2 내지 도 4는 종래기술에 의한 반도체 장치의 스퍼터링 방법을 설명하기 위하여 도시한 도면들이다.2 to 4 are diagrams for explaining a sputtering method of a semiconductor device according to the prior art.

도 5 및 도 6은 본 발명에 의한 반도체 장치의 스퍼터링 방법을 설명하기 위하여 도시한 도면들이다.5 and 6 are diagrams for explaining a sputtering method of a semiconductor device according to the present invention.

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

100: 반도체 기판,102: 절연막,100: semiconductor substrate, 102: insulating film,

104: 금속박막.104: metal thin film.

상기의 기술적 과제를 달성하기 위하여 본 발명은, 스퍼터링 챔버의 내부에서 자계를 인가하기 위한 마그네트론과, 증착되는 박막의 소스가 되는 타겟과, 상기 타겟으로부터 방출된 원자를 양(+)으로 이온화시키는 무선주파수(RF) 전원과, 증착하고자 하는 웨이퍼를 위치시키면서 소정의 전원을 웨이퍼에 인가할 수 있는 히터블럭 및 불활성 가스를 이용하여 웨이퍼에 박막을 형성하는 반도체 장치의 스퍼터링 방법에 있어서, 상기 히터블럭에 인가하는 소정의 전원의 양(+)의 실효전압과 음(-)의 실효전압 비율(+V/-V)을 변화시켜 증착용 타겟으로부터 튀어나온 이온화된 원자의 1차 증착(sputtering) 및 2차 증착(resputtering) 비율을 조절함으로써 증착되는 박막의 균일도 및 단차도포성을 향상시키는 것을 특징으로 하는 반도체 장치의 스퍼터링 방법을 제공한다.In order to achieve the above technical problem, the present invention provides a magnetron for applying a magnetic field in a sputtering chamber, a target serving as a source of a thin film to be deposited, and a radio ionizing positively emitted atoms from the target. A sputtering method of a semiconductor device in which a thin film is formed on a wafer using a frequency (RF) power source, a heater block capable of applying a predetermined power source to a wafer while placing a wafer to be deposited, and an inert gas. Primary sputtering of ionized atoms protruding from the deposition target by changing the positive and negative effective voltage ratios (+ V / -V) of a predetermined power source to be applied, and 2 Provided is a sputtering method of a semiconductor device, characterized in that to improve the uniformity and step coverage of the deposited thin film by controlling the rate of resputtering. .

본 발명의 바람직한 실시예에 의하면, 상기 증착되는 박막의 소스가 되는 타겟은 금속물질을 사용하는 것이 적합하다.According to a preferred embodiment of the present invention, it is preferable to use a metal material as a target for the source of the deposited thin film.

본 발명의 바람직한 실시예에 의하면, 상기 히터블럭에 인가하는 전원은 ±1000V의 전압 범위 내에서와 400㎑∼100㎒ 사이의의 주파수 범위를 갖는 것을 적합하다.According to a preferred embodiment of the present invention, the power applied to the heater block is suitably within a voltage range of ± 1000V and a frequency range between 400 kHz and 100 MHz.

또한, 상기 히터블럭에 인가하는 전원은 양(+)의 실효전압과 음(-)의 실효전압의 비율(+V/-V)이 0.2∼1.0의 범위인 것이 바람직하다.In addition, the power applied to the heater block preferably has a ratio (+ V / -V) of a positive effective voltage and a negative effective voltage in the range of 0.2 to 1.0.

본 발명의 효과를 증대시키기 위하여 상기 히터블럭에 인가하는 전원은 1개 이상을 사용할 수 있다.In order to increase the effect of the present invention, one or more power sources applied to the heater block may be used.

본 발명에 따르면, 스퍼터링 방식을 사용한 금속박막의 형성에 있어서 콘택홀 내부의 박막의 두께를 균일하게 유지하고, 단차도포성(Step Coverage)을 향상시킬 수 있다.According to the present invention, in forming the metal thin film using the sputtering method, the thickness of the thin film inside the contact hole can be kept uniform and the step coverage can be improved.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 5 및 도 6은 본 발명에 의한 반도체 장치의 스퍼터링 방법을 설명하기 위하여 도시한 도면들이다.5 and 6 are diagrams for explaining a sputtering method of a semiconductor device according to the present invention.

여기서, 본 발명의 주요 특징이 반도체 스퍼터링 장치 중에서 히터블럭을 통하여 웨이퍼로 인가되는 전원에 있기 때문에 전체적인 스퍼터링 장치의 도시는 생략하고 히터블럭에 인가되는 전원과, 그 결과물로서 발생하는 콘택홀의 내부 단면도를 참조하여 본 발명의 실시예에 대하여 상세히 설명하기로 한다.Here, since the main feature of the present invention lies in the power applied to the wafer through the heater block among the semiconductor sputtering devices, the overall sputtering device is omitted, and the internal sectional view of the power applied to the heater block and the resulting contact hole are shown. With reference to the embodiment of the present invention will be described in detail.

도 5는 본 발명에 따라서 상기 도1의 반도체 스퍼터링 장치의 히터블럭에 인가되는 전압의 파형도이다. 상세히 설명하면, 상기 반도체 스퍼터링 장치의 히터블럭에 인가되는 전원은 교류 전압으로 ±1000V 내에서 조절되는 전압의 범위를 가지면서, 주파수대는 400㎑∼100㎒의 범위를 가지고 있다. 이러한 교류 전압이 양(+)의 전압과 음(-)의 전압으로 서로 교대하면서 히터블럭을 통하여 웨이퍼의 뒷면으로 인가된다. 여기서 음(-)의 전압이 인가되는 동안은 무선주파수(RF) 전원에 의하여 양(+)으로 이온화된 타겟으로부터 튀어나온 원자와 반대의 극성을 갖기 때문에 1차 증착(sputtering)이 이루어지게 되고, 양(+)의 전압이 인가되는 동안은 무선주파수(RF) 전원에 의하여 양(+)으로 이온화된 타겟으로부터 튀어나온 원자와 같은 극성을 갖기 때문에 서로 밀어내는 힘이 작용하게 되어 2차 증착(re-sputtering)이 이루어지게 된다.5 is a waveform diagram of a voltage applied to a heater block of the semiconductor sputtering apparatus of FIG. 1 according to the present invention. In detail, the power applied to the heater block of the semiconductor sputtering device has a range of voltage regulated within ± 1000V by AC voltage, and the frequency band has a range of 400 kHz to 100 MHz. These alternating voltages are applied to the back side of the wafer through the heater block while alternating with each other with positive and negative voltages. Here, while a negative voltage is applied, primary sputtering is performed because it has a polarity opposite to an atom protruding from a positively ionized target by a radio frequency (RF) power source. While positive voltage is applied, it has the same polarity as atoms protruding from the positively ionized target by radio frequency (RF) power. sputtering).

종래의 기술에 있어서는 이러한 히터블럭에 양(+)의 전압이 인가되는 영역인 양(+)의 실효전압과, 음(-)의 전압이 인가되는 영역인 음(-)의 실효전압의 비율(+V/-V)을 1로서 동일하게 인가함으로 인하여 콘택홀의 측면 및 하부의 가장자리에 불균일한 두께의 박막이 형성되는 문제점이 있었다. 하지만 본 발명에서는 히터블럭에 인가하는 소정의 전원의 양(+)의 실효전압과 음(-)의 실효전압 비율(+V/-V)을 0.2∼1.0으로 변화시켜 웨이퍼에 인가되는 교류 전압을 대부분 음(-)로 대전시키면서 순간적으로 양(+)으로 바꾸면 1차 증착(sputtering)이 멈출뿐만 아니라 증착이 일어나서 오목하게 돌출된 부분에서도 2차 증착(re-sputtering)이 일어나게 된다. 연속해서 다시 음(-)의 교류전압이 인가되면 2차 증착(re-sputtering)을 위하여 밀러나온 양(+)으로 이온화된 원자가 콘택홀의 가장자리와 측벽에 증착하게 되어서 본 발명이 추구하는 균일한 박막의 형성이 가능해 진다.In the related art, the ratio of the positive effective voltage which is a region where a positive voltage is applied to such a heater block and the negative effective voltage which is a region where a negative voltage is applied ( By applying + V / -V) equally as 1, there was a problem in that a thin film having a non-uniform thickness was formed at the edges of the side and bottom of the contact hole. However, in the present invention, the AC voltage applied to the wafer is changed by changing the positive and negative effective voltage ratios (+ V / -V) of the predetermined power applied to the heater block to 0.2 to 1.0. Most of the time, positively charged and negatively changed to positive, not only the first sputtering stops, but also the deposition occurs and the second re-sputtering occurs in the concave protruding part. When a negative alternating voltage is applied again and again, the positively ionized ions are deposited on the edges and sidewalls of the contact holes for secondary re-sputtering. Can be formed.

여기서, 본 발명의 효과를 더욱 높이기 위하여 히터블럭을 통하여 웨이퍼의 뒷면에 인가되는 교류 전압을 1개 이상으로 설정함으로써 8인치 이상의 대구경 웨이퍼에서 더욱 효과적으로 균일한 박막의 형성이 가능하다. 또한 증착용 타겟은 주로 도전성을 갖는 금속물질을 사용하는 것이 바람직하다.Here, in order to further increase the effect of the present invention, by setting the alternating voltage applied to the back side of the wafer through the heater block to one or more, it is possible to form a uniform thin film more effectively on a large diameter wafer of 8 inches or more. In addition, as the deposition target, it is preferable to use a metal material having mainly conductivity.

도 6을 참조하면, 본 발명에 따른 교류 전압을 히터블럭을 통하여 웨이퍼의 뒷면에 인가하여 금속박막(104)을 형성하였을 때의 단면도이다. 여기서 참조 부호 100은 트랜지스터와 같은 하부구조가 형성된 반도체 기판이고, 102는 금속박막(104)과 반도체 기판(100)을 절연시키기 위한 콘택홀을 구비하는 절연막이다. 상술한 히터 블럭에 인가하는 소정의 전원의 양(+)의 실효전압과 음(-)의 실효전압 비율(+V/-V)을 0.2∼1.0으로 변화시킴으로 인하여 금속물질의 타겟으로부터 튀어나온 양(+)으로 이온화된 원자가 콘택홀의 가장자리와 측벽에 증착함으로써 균일한 박막이 콘택홀의 내부에 형성된 결과를 보여준다.Referring to FIG. 6, a cross-sectional view of the metal thin film 104 is formed by applying an alternating voltage according to the present invention to a back surface of a wafer through a heater block. Here, reference numeral 100 denotes a semiconductor substrate on which a substructure such as a transistor is formed, and reference numeral 102 denotes an insulating film having contact holes for insulating the metal thin film 104 and the semiconductor substrate 100. The amount protruding from the target of the metal material by changing the positive and negative effective voltage ratios (+ V / -V) of the predetermined power applied to the heater block described above to 0.2 to 1.0 The positively ionized valence deposits on the edges and sidewalls of the contact holes result in the formation of a uniform thin film inside the contact holes.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.The present invention is not limited to the above-described embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit to which the present invention belongs.

따라서, 상술한 본 발명에 따르면, 스퍼터링 방식을 사용한 금속박막의 형성에 있어서 콘택홀 내부의 박막의 두께를 균일하게 유지하고, 단차도포성(Step Coverage)을 향상시킬 수 있는 반도체 장치의 스퍼터링 방법을 구현할 수 있다.Therefore, according to the present invention described above, in the formation of the metal thin film using the sputtering method, a sputtering method of a semiconductor device capable of maintaining the thickness of the thin film inside the contact hole uniformly and improving the step coverage. Can be implemented.

Claims (6)

스퍼터링 챔버의 내부에서 자계를 인가하기 위한 마그네트론과, 증착되는 박막의 소스가 되는 타겟과, 상기 타겟으로부터 방출된 원자를 양(+)으로 이온화시키는 무선주파수(RF) 전원과, 증착하고자 하는 웨이퍼를 위치시키면서 소정의 전원을 웨이퍼에 인가할 수 있는 히터블럭 및 불활성 가스를 이용하여 상기 웨이퍼에 박막을 형성하는 반도체 장치의 스퍼터링 방법에 있어서,A magnetron for applying a magnetic field in the sputtering chamber, a target serving as a source of the thin film to be deposited, a radio frequency (RF) power source for positively ionizing the atoms emitted from the target, and a wafer to be deposited. A sputtering method of a semiconductor device in which a thin film is formed on the wafer using a heater block and an inert gas capable of applying a predetermined power source to the wafer while being positioned. 상기 히터블럭에 인가하는 소정의 전원의 양(+)의 실효전압과 음(-)의 실효전압 비율(+V/-V)을 변화시켜 상기 타겟으로부터 튀어나온 이온화된 원자의 1차증착(sputtering) 및 2차증착(resputtering) 비율을 조절함으로써 증착되는 박막의 균일도 및 단차도포성을 향상시키는 것을 특징으로 하는 반도체 장치의 스퍼터링 방법.Primary deposition of ionized atoms protruding from the target by changing the positive and negative effective voltage ratios (+ V / -V) of the predetermined power applied to the heater block And improving the uniformity and step coverage of the deposited thin film by controlling the rate of secondary deposition. 제1항에 있어서, 상기 증착되는 박막의 소스가 되는 타겟은 금속물질을 사용하는 것을 특징으로 하는 반도체 장치의 스퍼터링 방법.The sputtering method of claim 1, wherein a target, which is a source of the deposited thin film, uses a metal material. 제1항에 있어서, 상기 히터블럭에 인가하는 전원은 -1000∼1000V의 범위를 갖는 교류 전원을 사용하는 것을 특징으로 하는 반도체 장치의 스퍼터링 방법The sputtering method of a semiconductor device according to claim 1, wherein an AC power source having a range of -1000 to 1000V is used as the power source applied to the heater block. 제3항에 있어서, 상기 교류 전원은 400㎑∼100㎒ 사이의 주파수 범위를 갖는 것을 특징으로 하는 반도체 장치의 스퍼터링 방법.The sputtering method of a semiconductor device according to claim 3, wherein said AC power source has a frequency range between 400 kHz and 100 MHz. 제1항에 있어서, 상기 양(+)의 실효전압과 음(-)의 실효전압의 비율(+V/-V)은 0.2∼1.0의 범위인 것을 특징으로 하는 반도체 장치의 스퍼터링 방법.The sputtering method of a semiconductor device according to claim 1, wherein the ratio (+ V / -V) of the positive effective voltage and the negative effective voltage is in the range of 0.2 to 1.0. 제1항에 있어서, 상기 히터블럭에 인가하는 전원은 1개 이상을 사용하는 것을 특징으로 하는 반도체 장치의 스퍼터링 방법.The sputtering method of a semiconductor device according to claim 1, wherein at least one power source is applied to the heater block.
KR1019970002980A 1997-01-31 1997-01-31 Sputtering method for semiconductor device KR100230406B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002980A KR100230406B1 (en) 1997-01-31 1997-01-31 Sputtering method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002980A KR100230406B1 (en) 1997-01-31 1997-01-31 Sputtering method for semiconductor device

Publications (2)

Publication Number Publication Date
KR19980067108A KR19980067108A (en) 1998-10-15
KR100230406B1 true KR100230406B1 (en) 1999-11-15

Family

ID=19496097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002980A KR100230406B1 (en) 1997-01-31 1997-01-31 Sputtering method for semiconductor device

Country Status (1)

Country Link
KR (1) KR100230406B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551471B1 (en) * 1999-11-30 2003-04-22 Canon Kabushiki Kaisha Ionization film-forming method and apparatus

Also Published As

Publication number Publication date
KR19980067108A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US6042700A (en) Adjustment of deposition uniformity in an inductively coupled plasma source
US5113790A (en) Apparatus for the plasma treatment of substrates
US6238528B1 (en) Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
US5431799A (en) Collimation hardware with RF bias rings to enhance sputter and/or substrate cavity ion generation efficiency
JP5698652B2 (en) Coaxial microwave assisted deposition and etching system
EP0836218B1 (en) Active shield for generating a plasma for sputtering
JP5421387B2 (en) Chamber shield for vacuum physical vapor deposition
JP2002540617A (en) Apparatus for improving plasma distribution and performance of inductively coupled plasma
WO2011156813A1 (en) Techniques for plasma processing a substrate
US8911602B2 (en) Dual hexagonal shaped plasma source
KR20010062069A (en) A plasma processing system for sputter deposition applications
JP4588212B2 (en) Sputtering apparatus comprising a coil having overlapping ends
EP0836219A2 (en) Active shield for generating a plasma for sputtering
US6235169B1 (en) Modulated power for ionized metal plasma deposition
US6248220B1 (en) Radio frequency sputtering apparatus and film formation method using same
KR100230406B1 (en) Sputtering method for semiconductor device
JP4408987B2 (en) Plasma processing equipment for sputter processing
KR100271767B1 (en) Semiconductor device manufacturing equipment using plasma
JP2000129439A (en) Sputtering apparatus and method
JP7161825B2 (en) Plasma processing equipment
JP3405141B2 (en) Plasma processing method and apparatus
JP2001220671A (en) Plasma treating system for application to sputter film deposition
JPH08199355A (en) Sputtering device and sputtering
JP2001007033A (en) Plasma treatment system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee