KR100229621B1 - Driving method of active matrix liquid crystal display device - Google Patents
Driving method of active matrix liquid crystal display device Download PDFInfo
- Publication number
- KR100229621B1 KR100229621B1 KR1019960032327A KR19960032327A KR100229621B1 KR 100229621 B1 KR100229621 B1 KR 100229621B1 KR 1019960032327 A KR1019960032327 A KR 1019960032327A KR 19960032327 A KR19960032327 A KR 19960032327A KR 100229621 B1 KR100229621 B1 KR 100229621B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- voltage
- liquid crystal
- pixel
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Abstract
본 발명은 액티브 매트릭스 액정표시장치에 있어서 액정전극에 인가할 신호전압이 정극성일 때와 부극성일 때의 게이트전압을 서로 달리하고, 박막트랜지스터를 온(on)으로 하는 게이트전압의 레벨을 두 가지 이상으로하여 게이트가 오프(off)될 때 액정전극에 발생하는 신호전압 레벨의 변화를 최소화함으로써 균일한 화질을 얻기 위한 액정표시장치의 구동방법과 그러한 방법으로 구동하는 액정표시장치이다.According to the present invention, in the active matrix liquid crystal display device, the gate voltage when the signal voltage to be applied to the liquid crystal electrode is positive and negative is different from each other, and at least two levels of the gate voltage to turn on the thin film transistor are on. Thus, a method of driving a liquid crystal display device for obtaining a uniform picture quality by minimizing a change in signal voltage level generated in the liquid crystal electrode when the gate is turned off and a liquid crystal display device driven in such a manner.
Description
제1도는 액티브 매트릭스 액정표시장치의 회로도이다.1 is a circuit diagram of an active matrix liquid crystal display device.
제2도는 종래의 선형교류방식에서의 게이트주사선 전압파형과 신호선 전압파형이다.2 is a gate scan line voltage waveform and a signal line voltage waveform in the conventional linear alternating current scheme.
제3도는 게이트전압이 온, 오프 될 때, 화소에서 발생하는 화소전압의 왜곡된 파형이다.3 is a distorted waveform of a pixel voltage generated in a pixel when the gate voltage is turned on or off.
제4도는 본 발명의 게이트주사선 전압과 신호선전압의 파형이다.4 is a waveform of a gate scan line voltage and a signal line voltage according to the present invention.
제5도는 본 발명에서의 앵정표시장치를 구동하기 위한 회로도이다.5 is a circuit diagram for driving the angle display device according to the present invention.
제6도는 본 발명에서 공통전압(Vcom)이 교류일 때의 게이트 및 화소전압파형을 나타낸 도면이다.FIG. 6 is a diagram illustrating gate and pixel voltage waveforms when the common voltage Vcom is AC.
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
1 : 게이트주사선 2 : 신호선1: gate scan line 2: signal line
3 : 박막트랜지스터 4 : 보조캐패시터(storage capacitpr)3: thin film transistor 4: storage capacitor (storage capacitpr)
5 : 액정 캐패시터(화소) 6 : 게이트주사드라이버5: liquid crystal capacitor (pixel) 6: gate scanning driver
7 : 신호주사드라이버7: Signal scan driver
본 발명은 액티브 매트릭스형 액정표시장치의 구동방법에 있어서, 게이트 주사선의 전압파형을 조정하여 게이트주사전압이 온(on)에서 오프(off)로 될 때, 게이트와 소스 사이의 기생용량으로 인해 발생하는 피드쓰루(feed through)에 의한 화소전압의 왜곡현상을 최소화함으로써 화질을 개선하는 방법에 관한 것이다.The present invention relates to a method of driving an active matrix liquid crystal display device, which is generated due to parasitic capacitance between a gate and a source when a gate scan voltage is turned on and off by adjusting a voltage waveform of a gate scan line. The present invention relates to a method of improving image quality by minimizing distortion of a pixel voltage caused by a feed through.
제1도와 같이 복수개의 신호선(2)과 복수개의 게이트 주사선(1)이 매트릭스 형상으로 설치되어 있고 각 교차부에 박막트랜지스터(3)와 화소전극(도면미도시), 그리고 화소전극과 마주보는 공통전극(도면미도시)과 화소전극의 전압을 유지시키는 보조캐패시터(4)를 구비하여 이루어지는 액티브 매트릭스 액정표시장치를 구동하기 위한 일반적인 방법은, 화소전극에 신소를 인가하기 위하여 스위칭트랜지스터의 게이트에 순차적으로 전압(Vg:이하 게이트전압이라 한다)을 주사하는 것이다.As shown in FIG. 1, a plurality of signal lines 2 and a plurality of gate scan lines 1 are provided in a matrix shape and common to the thin film transistor 3, the pixel electrode (not shown), and the pixel electrode at each intersection. A general method for driving an active matrix liquid crystal display device comprising an electrode (not shown) and an auxiliary capacitor 4 for maintaining the voltage of the pixel electrode is sequentially applied to the gate of the switching transistor in order to apply an image to the pixel electrode. To scan the voltage (Vg: hereinafter referred to as gate voltage).
이 때, 화소전극에는 주기적으로 정극성(positive)과 부극성(negative)의 신호전압이 인가된다. 이렇게 신호전압의 극성이 바뀔 때마다 스위칭트랜지스터의 게이트에 걸리는 게이트전압은 순간적으로 온(on)되었다가 오프(off)로 된다.At this time, positive and negative signal voltages are periodically applied to the pixel electrode. Whenever the polarity of the signal voltage is changed, the gate voltage applied to the gate of the switching transistor is instantaneously turned on and then turned off.
상기 게이트전압(Vg)이 온(on)되는 시간 동안 도통된 스위칭트랜지스터의 드레인과 소오스를 통하여 신호전압이 화소전극에 전달되고, 이 화소전극과 마주보는 공통전극과의 전압차로 인해 액정에 전기장이 인가됨으로써 액정표시장치가 구동된다. 그리고, 게이트가 오프(off)되면서 화소전극에서 발생하는 전압강하를 보정하기 위해 보조캐패시터에서 전하가 액정으로 인가된다.The signal voltage is transmitted to the pixel electrode through the drain and the source of the switching transistor that are turned on during the gate voltage Vg on time, and the electric field is applied to the liquid crystal due to the voltage difference between the common electrode facing the pixel electrode. The liquid crystal display is driven by being applied. In addition, charge is applied to the liquid crystal from the auxiliary capacitor to compensate for the voltage drop generated at the pixel electrode while the gate is turned off.
제2도는 화소전극과 공통전극사이의 액정이 걸리는 전압에 의하여 발생하는 전기장의 방향을 주기적으로 바꾸어 주고, 서로 인접하는 게이트주사선에 연결된 화소 전극에 서로 다른 극성의 신호가 인가되는 종래의 선형 교류(Line inversion) 방식의 게이트전압(Vgi)과 신호전압(Vpi)의 파형을 나타낸다.FIG. 2 illustrates a conventional linear alternating current in which a direction of an electric field generated by a voltage applied to a liquid crystal between a pixel electrode and a common electrode is periodically changed, and signals having different polarities are applied to pixel electrodes connected to adjacent gate scan lines. The waveforms of the gate voltage Vgi and the signal voltage Vpi of the Line inversion method are shown.
그러나, 이러한 종래의 선형교류 방식에서는 제3도에 나타난 것처럼 게이트주사선에 인가된 게이트전압(Vg)이 온(on)에서 오프(off)로 되는 순간, 게이트와 화소전극 사이의 급격한 전압차로 인하여 화소에 충전된 전자들이 TFT의 게이트와 소스 사이의 중첩기생용량(Overlap capacitance:Cgs)과 화소캐패시터(Capacitor:Clc+Cst)로 빠져나가면서 피드쓰루전압(feed through voltage)이 발생하고, 이 피드쓰루전압에 의하여 다음의 식(1)에서 구해지는 ΔVp만큼의 변동이 생긴다.However, in the conventional linear alternating current method, as shown in FIG. 3, when the gate voltage Vg applied to the gate scan line turns from on to off, the pixel is caused by a sudden voltage difference between the gate and the pixel electrode. the electronic overlap parasitic capacitance between the gate and the source of the TFT filled in (overlap capacitance: C gs) and the pixel capacitor: as you out with (capacitor C lc + C st) the feed-through voltage (feed through voltage) occurs, and This feed-through voltage causes a variation of ΔVp obtained by the following equation (1).
Cgs·on: TFT가 on 되었을 때의 게이트-소오스 사이의 용량(capacitance)C gs-on : Capacitance between the gate and source when the TFT is turned on
Cgs·off: TFT가 off 되었을 때의 게이트-소오스 사이의 용량(capacitance)C gs off : Capacitance between the gate and source when the TFT is turned off
Vghl: 게이트 펄스의 전압차V ghl : voltage difference of gate pulse
Vth: TFT의 문턱전압(threshold voltage)V th : Threshold voltage of TFT
Vp: 픽셀(pixel)의 신호 인가 전압V p : Pixel applied voltage
Cst: 보조용량C st : subcapacity
Clc: 액정 용량C lc : Liquid Crystal Capacitor
상기 (1)식에서 알 수 있듯이 이러한 종래의 선형교류(line inversion) 구동방식에서는 ΔVp의 크기는 신호선에 인가된 신호전압의 값에 따라 변하게 된다. 그런데, 신호전압은 정극성전압(positive field)일 때와 부극성전압(negative field)일 때의 차이가 크므로, 신호전압을 조금만 높여도 ΔVp값이 상당히 커지게 된다. 이러한 구동방법에서는 신호전압이 정극성(positive field)일 때 화소전극에 인가되는 화소전압의 평균값과 신호전압이 부극성(negative field)일 때 화소전극에 인가되는 화소전압의 평균값에 차이가 생기므로 공통전극의 전압(Vcom : 이하 공통전압이라고 한다)을 조절하여 신호전압의 균형을 맞춰서 화소의 액정에 전압이 균등하게 인가되도록 해야 한다.As can be seen from Equation (1), in the conventional linear inversion driving method, the magnitude of ΔVp is changed depending on the value of the signal voltage applied to the signal line. However, since the signal voltage has a large difference between the positive field and the negative field, even if the signal voltage is slightly increased, the ΔVp value is significantly increased. In such a driving method, a difference occurs between an average value of pixel voltages applied to the pixel electrodes when the signal voltage is a positive field and a mean value of pixel voltages applied to the pixel electrode when the signal voltage is a negative field. The voltage of the common electrode (hereinafter referred to as common voltage) should be adjusted to balance the signal voltage so that the voltage is equally applied to the liquid crystal of the pixel.
상기 문제를 해결하기 위해 종래에는 공통전극의 전압(이하 공통전압)을 높이거나 신호전압과 위상을 같게함으로써 화소전극과 공통전극사이의 전압차의 절대값을 줄였다. 그래서, 화소전압이 정극성일 때와 부극성일 때의 전압차를 작게 하여 △Vp값을 어느 정도 줄일 수 있었다.In order to solve the above problem, conventionally, the absolute value of the voltage difference between the pixel electrode and the common electrode is reduced by increasing the voltage of the common electrode (hereinafter, the common voltage) or making the signal voltage and the same phase. As a result, the voltage difference between the pixel voltages of the positive polarity and the negative polarity of the pixel can be reduced to some extent.
그러나, 상술한 것처럼 정극성(positive field) 신호전압과 부극성(negative field) 신호전압 사이의 차이에 의하여 발생하는 ΔVp는 공통전압(Vcom)의 조정으로 어느 정도 조절이 가능하지만, 게이트주사전압의 변화에 의해 발생하는 화소전압의 차이는 조절이 불가능하다. 또한 게이트주사선의 저항에 의하여 조금씩 지연되는 게이트전압에 의해 패널의 위치에 따라서 조금씩 달라지는 ΔVp값은 화면 내에서 화질의 불균일성을 야기시키게 된다. 이 때문에 화질 측면에서 플리커(flicker) 혹은, 이미지스티킹(image sticking) 등의 문제가 발생한다.However, as described above, ΔVp generated by the difference between the positive and negative field voltages can be adjusted to some extent by the adjustment of the common voltage Vcom. The difference in pixel voltage caused by the change cannot be adjusted. In addition, the ΔVp value that varies slightly depending on the position of the panel due to the gate voltage slightly delayed by the resistance of the gate scan line causes unevenness of image quality in the screen. This causes problems such as flicker or image sticking in terms of image quality.
따라서 본 발명에서는 ΔVp를 최소화하긱위해 신호선을 통하여 화소전극에 신호를 인가할 때, 박막트랜지스터를 온(on)으로 하는 게이트 주사선의 전압을 두가지 이상으로 하고, 신호전압의 정극성(positive)신호와 부극성(negative) 신호 인가 시의 게이트 주사선의 전압값을 다르게 한다.Therefore, in the present invention, when the signal is applied to the pixel electrode through the signal line in order to minimize ΔVp, the voltage of the gate scan line that turns on the thin film transistor is set to two or more, and the positive signal of the signal voltage The voltage value of the gate scan line when the negative signal is applied is changed.
제4도는 본 발명의 선형교류(Line inversion) 구동방식에서 게이트 전압파형과 화소전극에 인가되는 신호전압을 나타낸다.4 shows the gate voltage waveform and the signal voltage applied to the pixel electrode in the linear inversion driving method of the present invention.
화소전극에 정극성(positive) 신호전압을 인가할 때의 게이트전압을 V1, V2로 하고, 부극성(negative) 신호를 인가할 때의 게이트전압을 V3, V4로 가정했을 때, 화소전극에 정극성신호전압을 인가할 때는 게이트전압 V1을 V2보다 크게 함으로써 화소전극에 전압이 인가되는 시간을 단축하고, 게이트가 off로 될 때 화소전압의 변화 ΔVp를 최소화한다. 마찬가지로 화소전극에 부극성신호를 인인가할 때는 박막트랜지스터를 온(on)시키는 게이트전압 V3를 V4보다 크게함으로써 상기에서처럼 게이트가 off로 될 때 화소전압의 변화 ΔVp를 최소화한다.When the gate voltages when the positive signal voltage is applied to the pixel electrode are set to V 1 and V 2 , and the gate voltages when the negative signal is applied as the V 3 and V 4 . When the positive signal voltage is applied to the pixel electrode, the gate voltage V 1 is made larger than V 2 to shorten the time for applying the voltage to the pixel electrode, and minimize the change ΔVp of the pixel voltage when the gate is turned off. Similarly, when the negative signal is applied to the pixel electrode, the gate voltage V 3 that turns on the thin film transistor is larger than V 4 , thereby minimizing the change ΔVp of the pixel voltage when the gate is turned off as described above.
본 발명의 원리를 제4도와 제5도를 참조하여 설명하면 다음과 같다.The principle of the present invention will be described with reference to FIGS. 4 and 5 as follows.
[실시예 1]Example 1
신호주사드라이버로(7)부터 신호전압이 신호선(2)으로 인가되면, 그 신호선에 연결된 모든 TFT를 도통시키기 위하여 게이트주사드라이버(6)로부터 게이트전압(Vg)이 게이트주사선(1)으로 순차주사된다. 이 때, 각각의 TFT(3)에 문턱전압보다 높은 레벨의 게이트전압 V1을 인가하여 TFT를 통해 신호선으로부터 화소(5)와 보조캐패시터(4)에 충분한 전하가 충전되도록 한다.When a signal voltage is applied from the signal scan driver 7 to the signal line 2, the gate voltage Vg is sequentially scanned from the gate scan driver 6 to the gate scan line 1 so as to conduct all TFTs connected to the signal line. do. At this time, the gate voltage V 1 of a level higher than the threshold voltage is applied to each TFT 3 so that sufficient charge is charged to the pixel 5 and the auxiliary capacitor 4 from the signal line through the TFT.
화소에 전하가 충분히 충전되면, 게이트전압을 TFT의 문턱전압보다 높되 V1보다 낮은 전압 V2로 낮추어 TFT를 계속 도통상태로 유지시킨다. 이렇게 전압을 낮추는 순간, 일시적인 화소전압의 강하가 일어나는데, 그 값은 식(2)와 식(3)에서 구해진다.When the charge is sufficiently charged in the pixel, the gate voltage is lowered to a voltage V 2 higher than the threshold voltage of the TFT but lower than V 1 to keep the TFT in a conductive state. At the moment of lowering the voltage, a temporary drop in the pixel voltage occurs, which is obtained from equations (2) and (3).
TFT의 게이트에 인가되었던 게이트전압이 오프(off)로 되면, 게이트와 화소전극 사이의 전압차로 인하여 화소에 충전되었던 전자들이 게이트와 소스 사이의 중첩기생용량(Overlap capacitance : Cgs)과 화소캐패시터(Capacitor : Clc+ Cst)로 빠져나간다.When the gate voltage applied to the gate of the TFT is turned off, the electrons charged in the pixel due to the voltage difference between the gate and the pixel electrode are overlapped between the gate and the source (C gs ) and the pixel capacitor ( Capacitor: Cl c + C st )
이 현상으로 인해 화소에 인가되는 화소전압에 피드쓰루전압(feed through voltage)이 발생하는데, 그 값은 식(4)와 식(5)에서 구해진다.This phenomenon causes a feed through voltage to the pixel voltage applied to the pixel, the value of which is obtained from equations (4) and (5).
즉, 박막트랜지스터를 도통시키되 화소전압(Vp)보다 월등히 큰 V1, V3전압에서는 충분한 전하가 화소에 충전되고, 상기 게이트전압이 V2혹은, V4로 낮추어지면 화소전압의 일차강하가 일어난다. 그러나, 이 때는 게이트가 오프(off)로 된 것이 아니므로 화소에는 다시 전하가 충전된다.That is, at the voltages of V 1 and V 3 that conduct the thin film transistor and are significantly larger than the pixel voltage Vp, sufficient charge is charged to the pixel, and when the gate voltage is lowered to V 2 or V 4 , a first drop of the pixel voltage occurs. . However, at this time, since the gate is not turned off, the pixel is charged again.
게이트전압 V2와 V4는 V1, V3보다 낮지만, 신호전압(Vp)과 문턱전압(V+h)의 합보다 크므로 화소전압의 일차강하로 인해 왜곡된 신호가 재충전(회복)된다. 이 회복되는 시간은 V2(혹은V4)와 신호전압(Vp)의 차이가 크면 클수록 빠르기 때문에 낮은 신호전압의 경우 △Vp1이 커도 회복이 빠르고 신호전압에 따른 ΔVp의 차이가 감소하게 된다.The gate voltages V 2 and V 4 are lower than V 1 and V 3 , but are larger than the sum of the signal voltage Vp and the threshold voltage V + h, so that the distorted signal is recharged (recovered) due to the first drop of the pixel voltage. do. This recovery time is faster as the difference between V 2 (or V 4 ) and the signal voltage (Vp) is larger, so that the recovery time is faster and the difference of ΔVp decreases according to the signal voltage, even when ΔVp 1 is large.
V2(혹은 V4)에서 게이트전압이 off(또는, low level)로 될 때, 다시 식(4)와 식(5)처럼 신호전압의 정극성신호(positive)신호와 부극성신호(negative) 인가시 ΔVp2(+), ΔVp2(-)만큼 신호전압의 강하가 일어나게 된다.When the gate voltage is turned off (or low level) at V 2 (or V 4 ), the positive signal and the negative signal of the signal voltage are returned again as in Eqs. (4) and (5). When applied, the signal voltage drops by ΔVp 2 (+) and ΔVp 2 (-).
즉, 본 발명은 박막트랜지스터를 온(on)으로 하는 게이트주사선의 구동전압(Vg)의 레벨을 두가지 이상으로 하고, 신호선에 정극성신호를 인가할 때와 부극성신호를 인가할 때의 구동전압레벨을 달리하여 신호전압에 따라 화소에서의 신호전압변동을 최소화하는 것을 특징으로 한다.That is, according to the present invention, the driving voltage Vg of the gate scan line in which the thin film transistor is turned on is set to two or more levels, and the driving voltage when the positive signal and the negative signal are applied to the signal line. It is characterized by minimizing the signal voltage variation in the pixel according to the signal voltage by varying the level.
[실시예 2]Example 2
상기 동작원리는 공통전압(Vcom)이 교류일 경우에도 적용된다. 제6도는 공통전압(Vcom)을 교류로 했을 경우 게이트전압(Vg)과 신호전압(Vdata), 그리고 화소전압(Vp)의 파형을 나타낸다.The operation principle is applied even when the common voltage Vcom is alternating current. FIG. 6 shows waveforms of the gate voltage Vg, the signal voltage Vdata, and the pixel voltage Vp when the common voltage Vcom is alternating.
즉, Vcom과 같은 위상과 진폭으로 게이트주사선 전압의 off level(또는, low level)을 변화시켜주는 경우에도 게이트의 온(on)전압을 두가지 이상의 값으로 하고 신호전압의 정극성신호와 부극성신호시에도 각각 독립적인 게이트전압(Vg)을 V1, V2, V3, V4로 하면 된다.That is, even when the off level (or low level) of the gate scan line voltage is changed in the same phase and amplitude as Vcom, the on voltage of the gate is set to two or more values, and the positive signal and the negative signal of the signal voltage are different. In this case, the independent gate voltages Vg may be set to V 1 , V 2 , V 3 , and V 4 .
본 발명의 액티브 매트릭스 액정표시장치의 표시방법에 의하면, 게이트 주사선에 인가되는 전압이 온(on)에서 오프(off)로 변할 때, 발생하는 픽셀의 신호전압강하(feed through voltage)의 신호전압 레벨에 따른 변화를 최소화할 수 있다. 따라서, 플리커(flivker)와 이미지스티킹(image sticking) 등을 줄일 수 있고, 인가되는 게이트 전압의 지연(delay)에 따른 ΔVp 차이도 줄일 수 있어서 액정표시장치의 균일도를 높일 수 있다.According to the display method of the active matrix liquid crystal display device of the present invention, a signal voltage level of a feed through voltage of a pixel generated when a voltage applied to a gate scan line is changed from on to off. Minimize changes due to Accordingly, flicker, image sticking, and the like can be reduced, and ΔVp difference due to the delay of the applied gate voltage can be reduced, thereby increasing the uniformity of the liquid crystal display.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032327A KR100229621B1 (en) | 1996-08-02 | 1996-08-02 | Driving method of active matrix liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032327A KR100229621B1 (en) | 1996-08-02 | 1996-08-02 | Driving method of active matrix liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980013720A KR19980013720A (en) | 1998-05-15 |
| KR100229621B1 true KR100229621B1 (en) | 1999-11-15 |
Family
ID=19468637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960032327A KR100229621B1 (en) | 1996-08-02 | 1996-08-02 | Driving method of active matrix liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100229621B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741894B1 (en) | 2003-07-04 | 2007-07-23 | 엘지.필립스 엘시디 주식회사 | Method for driving In-Plane Switching mode Liquid Crystal Display Device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483398B1 (en) * | 1997-08-01 | 2005-08-31 | 삼성전자주식회사 | How to Operate Thin Film Transistor Liquid Crystal Display |
| KR100529566B1 (en) * | 1997-08-13 | 2006-02-09 | 삼성전자주식회사 | Driving Method of Thin Film Transistor Liquid Crystal Display |
| KR100869118B1 (en) * | 2002-08-07 | 2008-11-17 | 삼성전자주식회사 | Liquid crystal display and method for driving thereof |
| KR100479770B1 (en) * | 2002-08-29 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | method and system for the reduction of off-current in Field Effect Transistor using off-stress |
-
1996
- 1996-08-02 KR KR1019960032327A patent/KR100229621B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741894B1 (en) | 2003-07-04 | 2007-07-23 | 엘지.필립스 엘시디 주식회사 | Method for driving In-Plane Switching mode Liquid Crystal Display Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980013720A (en) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0123033B1 (en) | A method for driving liquid crystal display apparamethod for driving liquid crystal display apparatus tus | |
| US6590552B1 (en) | Method of driving liquid crystal display device | |
| KR0144450B1 (en) | Liquid crystal display device | |
| EP0336570B1 (en) | Method of driving display device | |
| EP0536744A2 (en) | Driving method for a display device | |
| WO2006049245A1 (en) | Liquid crystal display apparatus and method for driving the same | |
| US5926160A (en) | Apparatus for displaying image on liquid crystal pixels arranged in matrix layout | |
| US6020870A (en) | Liquid crystal display apparatus and driving method therefor | |
| EP0657864A1 (en) | Method of ac-driving liquid crystal display, and the same using the method | |
| JPH0572999A (en) | Liquid crystal display device and its driving method | |
| JP3914639B2 (en) | Liquid crystal display | |
| KR20020045017A (en) | Liquid Crystal Display Panel, Liquid Crystal Display Apparatus with the same and Driving method for therefor | |
| KR100483400B1 (en) | Driving Method of LCD | |
| US7528815B2 (en) | Driving circuit and method for liquid crystal display panel | |
| KR100229621B1 (en) | Driving method of active matrix liquid crystal display device | |
| JP2950949B2 (en) | Driving method of liquid crystal display device | |
| JP2002149117A (en) | Liquid crystal display | |
| CN111061107B (en) | Display device and driving method thereof | |
| JP3245733B2 (en) | Liquid crystal display device and driving method thereof | |
| KR100600693B1 (en) | Method for driving a liquid crystal display | |
| JP3361265B2 (en) | Display device | |
| JP2002202493A (en) | Liquid crystal display device | |
| JP3437866B2 (en) | Driving method of display device | |
| KR100590747B1 (en) | Liquid crystal display for fine tuning a difference of common voltages | |
| JP3431260B2 (en) | Driving method of display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 17 |
|
| EXPY | Expiration of term |