KR100227307B1 - Separating apparatus to luminance/chrominance for composite image signal - Google Patents
Separating apparatus to luminance/chrominance for composite image signal Download PDFInfo
- Publication number
- KR100227307B1 KR100227307B1 KR1019960022501A KR19960022501A KR100227307B1 KR 100227307 B1 KR100227307 B1 KR 100227307B1 KR 1019960022501 A KR1019960022501 A KR 1019960022501A KR 19960022501 A KR19960022501 A KR 19960022501A KR 100227307 B1 KR100227307 B1 KR 100227307B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- composite image
- luminance
- transistor
- image signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
본 발명은 비디오 시스템에 있어서 온 스크린 디스플레이(OSD) 칩을 통과한 NTSC/PAL 디코더의 복합 화상신호인 CV신호를 Y신호와 C신호로 분리할 수 있도록 하여 온 스크린 디스플레이가 가능하도록 한 복합 화상신호를 휘도(Y)신호와 색도(C)신호로 분리하는 장치에 관한 것으로, 종래에는 OSD칩의 복합화상신호는 온 스크린 디스플레이가 가능하였으나 C또는 Y상태의 화상신호는 OSD기능이 불가능한 문제점이 있는 바, 본 발명은 상기의 문제를 해결코자 한 것으로 C신호와 Y신호 모두 온 스크린 디스플레이 기능을 지원할 수 있도록 한 것이다.The present invention relates to a composite video signal (video signal) capable of on-screen display by separating a CV signal which is a composite video signal of an NTSC / PAL decoder passed through an on-screen display (OSD) chip into a Y signal and a C (Y) signal and a chromaticity (C) signal. Conventionally, a composite image signal of an OSD chip is capable of on-screen display. However, there is a problem that an OSD function is impossible for an image signal in the C or Y state The present invention solves the above problem, and both the C signal and the Y signal can support the on-screen display function.
Description
제1도는 종래의 블록도,FIG. 1 is a block diagram of a related art,
제2도는 본 발명의 블록도,Figure 2 is a block diagram of the present invention,
제3도는 제2도 중 Y-C 분리 회로부의 회로도이다.FIG. 3 is a circuit diagram of the Y-C separation circuit portion in FIG. 2; FIG.
제4(a)도는 제3도중 분리부의 C출력 등가회로도.4 (a) is a C output equivalent circuit diagram of the separator during the third stage.
제4(b)도는 제3도중 분리부의 Y출력 등가회로도이다.4 (b) is a Y output equivalent circuit diagram of the separator during the third stage.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10 : NTSC/PAL 디코더부10: NTSC / PAL decoder section
20 : S-VHS(SUPER VIDEO HOME SYSTEM) 잭20: S-VHS (SUPER VIDEO HOME SYSTEM) jack
30 : OSD(ON SCREEN DISPLAY) 칩30: OSD (ON SCREEN DISPLAY) chip
40 : 비디오 잭 100 : Y-C 분리 회로부40: Video jack 100: Y-C separation circuit part
100-1 : 분리부100-1:
본 발명은 복합 화상신호를 휘도 (Y) 신호와 색도 (C) 신호로 분리하는 장치에 관한 것으로, 더욱 상세하게는 비디오 시스템에 있어서 온 스크린 디스플레이(OSD) 칩을 통과한 NTSC (NATIONAL TELEVISION SYSTEM COMMITTEE; 이하 NTSC 라 한다)/PAL(PHASE ALTERNATING BY LINE; 이하 PAL 이라 한다) 디코더의 복합 화상 신호인 CV 신호를 Y 신호와 C 신호로 분리할 수 있도록 하여 온 스크린 디스플레이가 가능하도록 한 복합 화상신호를 휘도(Y)신호와 색도(C)신호로 분리하는 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for separating a composite image signal into luminance (Y) and chrominance (C) signals, and more particularly, (Hereinafter referred to as "NTSC") / PAL (PHASE ALTERNATING BY LINE; hereinafter referred to as "PAL") decoders can be separated into a Y signal and a C signal, To a luminance (Y) signal and a chrominance (C) signal.
기존의 비디오 시스템에서 사용되고 있는 장치의 일부를 도시하면 제1도와 같은 바, NTSC와 PAL을 분리 해독하여 C신호와 Y신호 및 CV신호를 출력하는 NTSC/PAL 디코더부(10)와; 상기 NTSC/PAL 디코더부(10)의 출력 신호인 C신호와 Y신호를 조합하여 S-VHS(SUPER VIDEO HOME SYSTEM: 슈퍼-가정용 비디오 시스템; 이하 S-VHS라 한다)로 보내는 S-VHS 잭(20)과, 상기 NTSC/PAL 디코더부(10)의 출력 신호인 복합 화상신호(CV신호)를 입력으로 하여 모니터 화면에 띄우기 위한 OSD칩(30)으로 구성된다.The NTSC / PAL decoder 10 separates NTSC and PAL and outputs a C signal, a Y signal, and a CV signal, as shown in FIG. 1, according to an embodiment of the present invention. An S-VHS jack (S-VHS) for sending a C signal and a Y signal, which are output signals of the NTSC / PAL decoder 10, to a super video home system (hereinafter referred to as S-VHS) And an OSD chip 30 for inputting a composite image signal (CV signal), which is an output signal of the NTSC / PAL decoder unit 10, on the monitor screen.
NTSC/PAL 디코더부(10)에서 출력되는 C신호와 Y신호는 S-VHS 잭(20)에서 조합되어 가정용 비디오 시스템에서 분리, 처리되며 상기 NTSC/PAL 디코더부(10)의 출력신호인 복합 화상 신호(CV신호)는 OSD 칩(30)을 통하여 화면상에 원하는 글자가 나타나게 된다.The C signal and the Y signal output from the NTSC / PAL decoder unit 10 are combined in the S-VHS jack 20 to be separated and processed in the home video system and output as a composite image A desired character appears on the screen through the OSD chip 30 in the signal (CV signal).
그러나, 상기 OSD 칩(30)내의 화상신호는 온 스크린 디슬플레이가 가능하나 C 또는 Y 상태의 화상신호는 OSD 기능의 구현이 불가능하였으므로, 만약 S-VHS 단자만 있는 TV 경우라면 OSD 기능이 불가능하고, 또한 S-VHS 잭(20)과 OSD 칩(30) 양쪽이 다 있다 하더라도 CV 신호의 출력은 디스플레이가 가능하나 S-VHS 쪽의 C신호와 Y신호는 디스플레이가 불가능한 문제점을 가지고 있었다.However, since the image signal in the OSD chip 30 is capable of on-screen digit playback but the image signal in the C or Y state can not implement the OSD function, if the TV has only the S-VHS terminal, , The output of the CV signal can be displayed even though both the S-VHS jack 20 and the OSD chip 30 are present, but the C signal and the Y signal of the S-VHS side can not be displayed.
따라서, 본 발명은 상기와 같은 문제를 해결코자 하려는 것으로, OSD 칩에서 출력되는 복합 화상신호 뿐만 아니라 C 신호와 Y 신호 모두 온 스크린 디스플레이가 가능하도록 함을 특징으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to enable on-screen display of both the C and Y signals as well as the composite image signals output from the OSD chip.
즉, 본 발명은 OSD 칩을 통과한 CV 출력 신호를 딜레이 라인을 통과한 신호와 매트릭스하여 감산된 C 시그널과 가산된 Y 시그널 출력이 나오도록 Y-C 분리 회로부를 설계한 기술로써, TV 기술이나 비디오 기술, 그리고 영상 분야 어느 곳이든 활용이 가능하다.That is, according to the present invention, a YC separation circuit unit is designed so that a CV output signal passing through an OSD chip is matched with a C signal obtained by subtracting a C signal from a signal passing through a delay line, and a Y signal output added thereto. , And anywhere in the video field.
이하 첨부 도면을 참조로 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 블록도로, NTSC/PAL 디코더부(10)의 출력 신호인 복합 화상신호(CV신호)를 입력으로 하여 Y-C 분리 회로부(100) 및 비디오 잭(40)과 연결되는 OSD 칩(30)과, 상기 OSD 칩(30)의 CV 신호를 입력으로 하여 Y 신호와 C 신호로 분리한 후 S-VHS 잭(20)으로 보내는 Y-C 분리회로부(100)와, C신호와 Y신호를 조합하여 S-VHS로 보내기 위한 S-VHS 잭(20) 및, 상기 OSD 칩(30)의 CV 화상신호를 비디오로 보내기 위한 비디오 잭(40)으로 구성된다.2 is a block diagram of an OSD chip (video signal processing circuit) connected to a YC separating circuit unit 100 and a video jack 40 by receiving a composite video signal (CV signal) which is an output signal of an NTSC / PAL decoder unit 10, A YC separation circuit unit 100 for receiving the CV signal of the OSD chip 30 and separating the signal into a Y signal and a C signal and sending the signal to the S-VHS jack 20; An S-VHS jack 20 for sending the video signal to the S-VHS, and a video jack 40 for sending the CV video signal of the OSD chip 30 to video.
상기 Y-C 분리회로부(100)의 일 예를 설명하면 제3도에서 보는 바와 같이, 베이스측이 전원과 연결된 저항 R1, R2의 사이에 연결되고 콘덴서(C1)을 거친 CV 신호를 입력으로 하며 에미터측이 저항(R3,R4)을 통해 접지 된 트랜지스터(TR1)는 전원과 콜렉터측이 접속되고; 상기 트랜지스터(TR1)를 통한 CV신호를 Y신호와 C신호로 분리하는 분리부(100-1)는 일측이 전원과 접속되며; 상기 분리부(100-1)의 C신호는 색신호 대역 통과 필터(BPF)회로를 거쳐 출력되도록 하고, 에미터단이 저항(R13)을 통해 접지 되고 콜렉터단이 전원과 연결된 트랜지스터(TR4)의 베이스 입력단에는 주파수 특성 보정회로를 거친 Y신호가 트랜지스터(TR4)의 에미터를 통해 출력되도록 구성되며:As shown in FIG. 3, the base side is connected between the resistors R1 and R2 connected to the power source, receives the CV signal passing through the capacitor C1, and the emitter side The transistor TR1, which is grounded via the resistors R3 and R4, is connected to the power supply and the collector side; The separator 100-1 separating the CV signal through the transistor TR1 into a Y signal and a C signal is connected at one end to a power source; The C signal of the demultiplexer 100-1 is output through a color signal band pass filter (BPF) circuit. The emitter terminal is grounded via a resistor R13 and the collector terminal of the transistor TR4, A Y signal having passed through the frequency characteristic correction circuit is outputted through the emitter of the transistor TR4:
상기 분리부(100-1)는 저항(R3)와 저항(R4)사이에 연결된 딜레이 라인의 출력단은 전원과 연결되며 직렬로 이루어진 일측이 접지 된 저항(R5, R6, R7)의 저항(R6) 양단에 접속되고, 트랜지스터(TR1)의 에미터단과 연결된 저항(R11, R12)이 각 콜렉터단과 연결된 트랜지스터(TR2, TR3)는 각 에미터단이 일측이 접지 된 저항(R10)과 연결된 (VR1, R8, R9)로 이루어진 에미터 저항(Re)과 접속되며, 상기 트랜지스터(TR2)의 베이스단은 일측이 접지 된 콘덴서(C2)와 연결된 코일(L1)이 접속되고, 상기 트랜지스터(TR3)의 베이스단은 딜레이 라인과 연결된 코일(L1), 콘덴서(C2) 사이에 접속되어 트랜지스터(TR2)의 콜렉터단에는 C신호가, 트랜지스터(TR3)의 콜렉터단에는 Y신호가 출력되도록 구성된다.The output terminal of the delay line connected between the resistor R3 and the resistor R4 is connected to the power source and the resistor R6 of the resistors R5, R6 and R7, which are connected in series, The transistors TR2 and TR3 connected to the emitter end of the transistor TR1 and the resistors R11 and R12 connected to the collector end of the transistor TR1 are connected to the resistor R10 whose one side is grounded, The transistor TR2 is connected at its base end with a coil L1 connected to a capacitor C2 whose one end is grounded. The base end of the transistor TR2 is connected to the emitter resistor Re, Is connected between the coil L1 and the capacitor C2 connected to the delay line so that the C signal is outputted to the collector terminal of the transistor TR2 and the Y signal is outputted to the collector terminal of the transistor TR3.
NTSC/PAL 디코더부(10)에서 나온 복합 화상신호(CV신호)는 OSD 칩(30)을 통과 후 먼저 필터를 거쳐 비디오 잭(40)을 통하여 출력되고, Y-C 분리회로부(100)로 입력된 복합 화상신호는 트랜지스터(TR2, TR3)에서 딜레이 라인을 통과한 신호와 매트릭스 되어 트랜지스터(TR2)의 콜렉터측에서는 감산된 C(색도)신호가 검출되고 트랜지스터(TR3)의 콜렉터측에서는 가산된 Y(휘도)신호가 검출되며, 상기 C신호 출력은 색신호 필터 회로에서 신호 표준에 맞게 끔 노이즈가 제거되어 S-VHS 잭(20)을 통하여 출력되고 상기 Y신호 출력은 주파수 특성 보정회로에서 Y신호가 특정한 레벨이 되도록 조정되어 트랜지스터(TR4)에서 위상이 반전 된 후 상기 S-VHS 잭(20)을 통하여 출력된다.The composite image signal (CV signal) output from the NTSC / PAL decoder unit 10 is output through the video jack 40 through the filter after passing through the OSD chip 30, The image signal is detected by the transistors TR2 and TR3 which have been passed through the delay line so that the subtracted C (chroma) signal is detected at the collector side of the transistor TR2 and the Y (luminance) signal added at the collector side of the transistor TR3 And the C signal output is output through the S-VHS jack 20 while the noise is removed in accordance with the signal standard in the color signal filter circuit, and the Y signal output is outputted so that the Y signal is at a specific level in the frequency characteristic correction circuit And is output through the S-VHS jack 20 after the phase is inverted in the transistor TR4.
여기서 코일(L1)은 딜레이 라인 출력 신호의 위상을 조정하며, 가변저항(VR1)은 트랜지스터(TR2)와 트랜지스터(TR3)의 가산, 감산의 레벨을 조정한다.Here, the coil L1 adjusts the phase of the delay line output signal, and the variable resistor VR1 adjusts the level of addition and subtraction of the transistor TR2 and the transistor TR3.
상기의 감산된 C신호와 가산된 Y신호의 출력에 대해서 제4도의 등가회로를 참조로 하여 상세히 설명하면, 상기 VR1/(R8+R9)Re(에미터 저항)라 하고, 입력신호를 e1이라 하며, 딜레이한 C신호를 e2라 할 때(단, e1, e2는 동상의 위상이 필요하다).The output of the Y signal added to the subtracted C signal will be described in detail with reference to an equivalent circuit of FIG. 4. The VR1 / (R8 + R9) Re (emitter resistance), the input signal is e1, and the delayed C signal is e2 (where e1 and e2 are in phase).
감산된 C신호에 대하여, eo(출력신호)e1-e2*R11/Ree1-e2,For the subtracted C signal, eo (output signal) e1-e2 * R11 / Re e1-e2,
FO(중간 주파수)±0.5의 범위에서 C(Chroma)신호는 e1과 e2가 180도 위상이 되므로 출력 신호 e02e1으로 되어 결국 C신호는 입력 신호의 2배가 되고 출력 신호(eo)로서 C신호가 출력되나, 상기 범위에서 Y신호는 e1과 e2가 동위상으로 되므로 출력신호 eo0으로 되어 결국 Y신호는 0으로 된다.FO (Intermediate frequency) ± 0.5 , The C (Chroma) signal has a phase of e1 and e2 of 180 degrees, so that the output signal e0 2e1, the C signal is doubled as the input signal, and the C signal is output as the output signal eo. In this range, the Y signal becomes e1 and e2 are in phase, 0 ", and the Y signal becomes " 0 ".
가산된 Y신호에 대하여, eo(출력신호)e1+e2*R12/Ree1+e2,For the added Y signal, eo (output signal) e1 + e2 * R12 / Re e1 + e2,
FO(중간 주파수)±0.5의 범위에서 C신호가 e1e2의 레벨이 되도록 가변저항(VR1)을 조정하여 R12/Re을 선택하고, 상기 e1에 비하여 e2는 딜레이하고 있는 것이므로 C신호의 위상은 180도 어긋나게 되어 e1e2의 레벨이 같을 때 C신호출력(eo)0로 되며, 한편 Y신호(FO±0.5)는 동상 성분이 되므로 eo2e1으로 되는 즉, 예를 들어 FO±0.5범위의 3.58Y신호 성분을 딜레이한 신호와 가산할 경우 딜레이하기 전 신호의 3.58성분의 레벨을 같게 할 수가 없으므로 3.58의 성분이 완전하게 제거되지 않아 결국, FO±0.5범위의 Y신호 성분은 2배로 가산된다.FO (Intermediate frequency) ± 0.5 0.0 > e < / RTI > the variable resistor VR1 is adjusted so as to become the level of e2, and R12 / Re is selected. Since e2 is delayed compared with e1, the phase of the C signal is shifted by 180 degrees and e1 When the level of e2 is the same C signal output (eo) 0, while the Y signal (FO ± 0.5 ) Is an in-phase component, so eo 2e1, that is, for example, FO ± 0.5 3.58 in range If the Y signal component is added to the delayed signal, 3.58 Since the levels of the components can not be the same, 3.58 The components of FO < RTI ID = 0.0 > + 0.5 < / RTI > The Y signal component of the range is doubled.
이와 같이 본 발명은 온 스크린 디스플레이(OSD) 칩을 거친 복합 화상 신호(CV신호)를 감산된 C(색도) 신호와 가산된 Y(휘도)신호로 분리하므로서 CV신호뿐만 아니라 C신호와 Y신호 출력쪽으로도 OSD기능을 지원할 수 있는 효과가 있다.As described above, the present invention separates a composite image signal (CV signal) passed through an OSD chip into a Y (luminance) signal added to a subtracted C (chroma) signal and outputs a C signal and a Y signal output It is possible to support the OSD function.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022501A KR100227307B1 (en) | 1996-06-20 | 1996-06-20 | Separating apparatus to luminance/chrominance for composite image signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022501A KR100227307B1 (en) | 1996-06-20 | 1996-06-20 | Separating apparatus to luminance/chrominance for composite image signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980007791A KR980007791A (en) | 1998-03-30 |
| KR100227307B1 true KR100227307B1 (en) | 1999-11-01 |
Family
ID=19462615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960022501A KR100227307B1 (en) | 1996-06-20 | 1996-06-20 | Separating apparatus to luminance/chrominance for composite image signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100227307B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226893A (en) * | 1989-02-28 | 1990-09-10 | Hitachi Ltd | Magnetic recording and reproducing device |
-
1996
- 1996-06-20 KR KR1019960022501A patent/KR100227307B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226893A (en) * | 1989-02-28 | 1990-09-10 | Hitachi Ltd | Magnetic recording and reproducing device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980007791A (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2129757C1 (en) | Television set | |
| US5023721A (en) | TV of internal PiP type for receiving the character multibroadcasting | |
| KR100339620B1 (en) | Multi-standard TV receiver with luminance / chromatic delay compensation | |
| KR19980703579A (en) | Multi-Standard Signal Receiver | |
| US5107340A (en) | Digital video signal noise-reduction apparatus with high pass and low pass filter | |
| JPH1198422A (en) | Video signal discrimination circuit | |
| US4644387A (en) | Plural input television receiver having peaking circuit and chrominance band reject filter in a video signal channel | |
| KR100227307B1 (en) | Separating apparatus to luminance/chrominance for composite image signal | |
| FI92785C (en) | Television receiver with an extra input terminal for video signals in a separate Y-C format | |
| KR100931923B1 (en) | Color video display signal processor | |
| KR100299359B1 (en) | Luminance / Color Signal Synthesizer | |
| EP0334351B1 (en) | Video signal processing circuit and an insertion circuit utilized therein | |
| US20020015029A1 (en) | On-screen display device | |
| KR0137429Y1 (en) | Input image automatic discriminating circuit | |
| EP1264489B1 (en) | Method and apparatus for preventing data corruption from video related enhancements | |
| KR940006180B1 (en) | Luma/chroma separation | |
| JPH0350974A (en) | Television receiver | |
| KR100269218B1 (en) | Apparatus for separating the luminance signal of the multiple ccd camera | |
| JP2507710Y2 (en) | PIP TV receiver | |
| KR100287948B1 (en) | Automatic converter for digital tv signal | |
| KR200154411Y1 (en) | Circuit for compensating the delay of osd and image signals in tv | |
| JPH0744144Y2 (en) | Color television receiver | |
| KR940001861Y1 (en) | Apparatus for selecting pal/secam luminance signals respectively | |
| Seidler | A new video decoding and processing system for IDTV and EDTV | |
| KR960028593A (en) | PAL + TV's helper noise compensation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020716 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |