KR100226706B1 - 디지털 통신 시스템의 반송파 복원 회로 - Google Patents

디지털 통신 시스템의 반송파 복원 회로 Download PDF

Info

Publication number
KR100226706B1
KR100226706B1 KR1019970027625A KR19970027625A KR100226706B1 KR 100226706 B1 KR100226706 B1 KR 100226706B1 KR 1019970027625 A KR1019970027625 A KR 1019970027625A KR 19970027625 A KR19970027625 A KR 19970027625A KR 100226706 B1 KR100226706 B1 KR 100226706B1
Authority
KR
South Korea
Prior art keywords
window
value
ctrl
sweeping
control signal
Prior art date
Application number
KR1019970027625A
Other languages
English (en)
Other versions
KR19990003695A (ko
Inventor
은명수
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970027625A priority Critical patent/KR100226706B1/ko
Publication of KR19990003695A publication Critical patent/KR19990003695A/ko
Application granted granted Critical
Publication of KR100226706B1 publication Critical patent/KR100226706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/16—Frequency regulation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 디지털 통신 시스템의 반송파 복원 회로에 관한 것으로, 모드 제어신호(MODE_CTRL)에 따라 스위핑 모드동안, 일정하게 주파수를 변화시킨 스위핑값을 이용하여 입력된 기저대역 I채널 신호와 Q채널 신호가 갖는 반송파 오프셋에 가장 가까운 주파수를 추적하는 반송파 오프셋 추정부(30)와, 입력된 기저대역 I채널 신호와 Q채널 신호로부터 위상에러를 검출하여 출력하는 위상 검출부(31), 상기 위상 검출부(31)의 위상에러를 필터링하여 평균값을 출력하는 루프 필터(32), 상기 루프 필터(32)의 위상 에러 평균값과 상기 반송파 오프셋 추정부(30)로부터 제공된 추정된 반송파 오프셋값을 더하는 가산부(33), 상기 가산부(33)의 출력값을 입력받아 위상에 상응하는 수를 발생시키는 수치 제어 발진기(34), 상기 수치 제어 발진기(34)의 출력값에 상응하는 위상 에러 보정 신호를 출력하는 보정 신호 발생부(35)를 포함하여 구성된다. 본 발명은 스위핑 모드동안 주파수 오프셋이 존재하는 범위인 -D/2 ∼ D/2(D는 전송심볼율)까지 주파수를 증가시켜 가면서 입력 신호에 포함된 반송파 오프셋값을 추정하고, 추정된 반송파 오프셋 값을 스위핑 모드가 끝난 후 계속해서 제공해주므로써, 상당히 큰 주파수 오프셋 값이 발생하는 경우에도 위상 동기가 빗나가지 않고 정확한 복원을 가능케하는 효과가 있다.

Description

디지털 통신 시스템의 반송파 복원 회로 (Carrier recovery circuit of digital communication system)
본 발명은 디지털 통신 시스템의 반송파 복원 회로에 관한 것으로, 특히 전송중에 발생한 입력 신호의 반송파 주파수 오프셋(carrier frequency offset)값을 스위핑 모드(sweeping mode)를 이용한 추정에 의해 직접 계산하여 복구할 수 있는 대역폭이 확대된 반송파 복원 회로에 관한 것이다.
일반적으로 디지털 통신 시스템에서 채널을 통해 전송 되어온 신호는 여러가지 잡음이나 다중 경로에 의한 왜곡을 포함하기 때문에, 위상이나 주파수를 변조시켜 전송한 신호에서는 위상 에러, 타이밍 에러등을 초래하게 된다. 이로 인해 반송파의 간섭과 전력 레벨의 감소를 야기시키기 때문에 수신측에서 변조된 신호로부터 정보를 얻기 위해서는 반송파의 복원이 반듯이 필요하다.
특히, 통신 채널 특성이 시간에 따라 변화가 심하다면 전송 신호의 주파수 대역이 이동하는 도플러 현상이 발생하고, 이러한 도플러 현상에 의해 전송 신호의 반송파 주파수 값이 변하는 경우에는 송신 주파수와 수신 주파수의 동기화가 이루어지지 않는 현상이 일어난다. 이때 송신기와 수신기의 반송파 주파수의 차이를 주파수 오프셋(frequency offset)이라 한다. 주파수 오프셋은 수신신호의 위상(pahse)을 변화시켜 동기식 통신 시스템의 복호 성능을 저하시키는 주요인이 되고 있다.
도 1은 일반적인 반송파 복원 회로에 대한 구성도이다. 반송파 복원 회로는 위상검출부(12)와, 루프 필터(13), 수치 제어 발진기(Numerical Controlled Oscillator :NC0,14) 및, 보정 신호 발생부(15)로 구성되어 있다.
위상 검출부(12)에서는 정합 필터(11)를 통해 복원된 복소 신호를 입력받아 위상 에러(
Figure kpo00001
)를 검출하여 출력한다. 루프 필터(13)에서는 위상 에러값을 필터링 처리하고, 수치 제어 발진기(14)에서는 필터링된 신호를 입력받아 위상에 상응하는 수를 발생시킨다. 보정 신호 발생부(15)는 보통 롬 형태의 룩업 테이블로 구현되며, 상기 수치 제어 발진기(14)의 출력값에 상응하는 위상 에러를 보상 하기 위해서 위상 에러 보정 신호
Figure kpo00002
를 복소수 곱셈부(10)로 제공한다. 이제, 복소수 곱셈부(10)에서는 기저대역상의 수신 신호(I+jQ)와 상기 반송파 복원 회로를 통해 피드백 입력된 위상 보정 신호
Figure kpo00003
를 곱셈하여 보정된 신호를 정합필터(11)로 제공한다.
상기에 서술한 바와 같이, 발생된 위상 에러를 추정하고 보상하는 과정이 반복적으로 수행되면서, 송 수신단간의 동기가 이루어지는 것이다.
여기서, 상기 위상 검출부에서는 발생된 위상에러를 검출하는 데 있어서 일정범위의 제약이 따른다. 예를 들어 복소 신호군(constellation)에서
Figure kpo00004
간격으로 심볼을 전송하는 QPSK인 경우에 위상 에러(φ)가 ±
Figure kpo00005
이상이 되면, 신호군상에서 심볼이 다른 심볼의 검출영역으로 이동하기 때문에, 심볼을 다른 값으로 판정(decision)하게 된다. 따라서, 위상이 ±
Figure kpo00006
이상 변화게 되면 주파수 오프셋에 의한 위상 에러를 추적할 수 없게된다. 이는 루프 대역폭이 아무리 크다고 하더라도, 심볼율(symbol rate)의 ⅛배에 해당하는 주파수 오프셋까지만 추적 가능하다는 것을 의미한다. 실제 시뮬레이션을 통해 확인된 바로는 수렴후, 잔여 에러의 영향으로 인해 추적 가능한 주파수 대역이 1㎒ 에도 못미치는 것으로 나타났다.
한편, 위성 통신 방송 규격중의 하나인 DVB(digital video broadcasting)나 DBS(direct broadcasting service)규격에 의하면, 기저 대역의 QPSK신호의 전송 심볼율(symbol rate)은 21.3Msym/s이고, 반송파(carrier)는 11.7∼12.0㎓ 로서 상당히 높은 주파수 대역이 할당되어 있다. 반송파가 10㎓ 이상 되는 매우 높은 주파수 주파수 성분의 반송파를 갖는 통신 시스템은, 국부발진기에의해 기저대역으로 복조된 신호에 남아있는 반송파 오프셋이 매우 크다. 실제로 반송파 오프셋이 심할 경우에는 전송 심볼율(symbol rate)의 1/2배 정도의 큰 값을 가지는 것으로 알려져 있다.
따라서, 상당히 큰 주파수 오프셋이 존재하는 디지털 통신 시스템에서는 기저대역으로 복조한 신호에 잔여된 큰 반송파 오프셋에 대해서도 복구할 수 있는 회로가 요구되고 있다.
상기와 같은 필요성을 충족시키기 위하여 본 발명은 스위핑 모드동안 기저대역으로 복조된 신호에서 직접 반송파 오프셋과 가장 가까운 주파수를 추적하여 스위핑 모드가 끝난 후 추정된 반송파 오프셋값을 제공하므로써, 상당히 큰 반송파 오프셋에 대해서도 효율적으로 복구할 수 있는 디지털 통신 시스템의 반송파 복원 회로를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 장치는 모드 제어 신호에 따라 스위핑 모드동안, 일정하게 주파수를 변화시킨 스위핑값을 이용하여 입력된 기저대역 I채널 신호와 Q채널 신호가 갖는 반송파 오프셋에 가장 가까운 주파수를 추적하는 반송파 오프셋 추정부와, 입력된 기저대역 I채널 신호와 Q채널 신호로부터 위상 에러를 검출하여 출력하는 위상 검출부, 상기 위상 검출부의 위상에러를 필터링하여 평균값을 출력하는 루프 필터, 상기 루프 필터의 위상 에러 평균값과 상기 반송파 오프셋 추정부의 추정된 반송파 오프셋값을 입력받아 가산하는 가산부, 상기 가산부의 출력값을 입력받아 위상에 상응하는 수를 발생시키는 수치 제어 발진기, 및 상기 수치 제어 발진기의 출력값에 상응하는 위상 에러 보정 신호를 출력하는 보정 신호 발생부를 포함하여 구성되는 것을 특징으로 한다.
상기와 같이 구성된 본 발명에 따르면, 스위핑 모드 동안 주파수를 변화시켜 가면서 입력 신호의 반송파 오프셋에 가장 가까운 값을 추적해내고, 추정된 반송파 오프셋을 보상해주므로써, 상당히 큰 반송파 오프셋에 대해서도 복구할 수 있는 것이다.
도 1은 일반적인 디지털 통신 시스템의 반송파 복원 회로에 대한 구성도,
도 2는 본 발명에 적용되는 스위핑 모드(sweeping mode)의 동작을 설명하기 위한 시간에 따른 스위핑 출력에 대한 그래프도,
도 3은 본 발명에 따른 스위핑 모드를 갖는 반송파 복원 회로에 대한 블록도,
도 4는 도 3의 반송파 오프셋 추정부에 대한 블록도,
도 5는 도 4의 입력 신호의 반송파 오프셋값이 존재하는 구간을 검출하는 윈도우 검출부에 대한 세부 블록도,
도 6은 도 4의 최적의 반송파 오프셋값을 계산하는 오프셋 계산부에 대한 세부 블록도이다.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 반송파 오프셋 추정부 31 : 위상 검출부
32 : 루프 필터 33 : 가산부
34 : 수치 제어 발진기(NCO) 35 : 보상 신호 발생부
40 : 주파수 검출부 41 : 윈도우 검출부
42 : 오프셋 계산부 50 : 누적용 레지스터
51 : 가산기 52 : 현재 윈도우용 레지스터
53 : 절대값 계산기 54 : 비교기
55 : 2-1 멀티플렉서 56 : 지연용 레지스터
60 : 스위핑 생성부 60-1 : 레지스터(D 플립플롭)
60-2 : 멀티플렉서 60-3 : 가산기
62 : 스위핑 출력부 62-1 : 입력 레지스터
62-2 : 멀티플렉서 62-3 : 지연 레지스터
64 : 감산부 66 : 선택부
이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다.
도 2는 본 발명에 적용되는 스위핑 모드(sweeping mode)의 동작을 설명하기 위한 시간에 따른 스위핑값에 대한 그래프도이다. 반송파 오프셋 추적 범위를 -D/2 부터 D/2 까지로 설정하였으며, 여기서, D는 전송 심볼율(symbol rate)이다.
도 2에서 시간축상의 스위핑 모드 기간동안에 주파수를 -D/2 부터 D/2 까지 일정하게 변화시켜가면서 수신된 신호의 반송파 오프셋과 가장 가까운 주파수를 추적하고 나서, 스위핑 모드(sweeping mode)가 끝난후 동작 모드(action mode) 동안에 최종 추정된 반송파 오프셋을 계속해서 출력한다. 이때, 스위핑 모드에서 추정된 반송파 오프셋값은 루프 필터의 출력값인 위상 에러값과 더해져서 주파수에 비례하는 값으로 출력되어 수치 제어 발진기로 제공된다.
즉, 본 발명은 동작 모드 이전에 반송파 오프셋에 가장 가까운 주파수를 추정해내는 스위핑 모드를 수행토록 하여, 스위핑 모드동안 찾아낸 반송파 오프셋을 동작 모드동안 제공해주어 입력 신호를 보상하도록 한 것이다. 스위핑 모드의 추적 범위(｜D/2｜)를 확장시키므로써 상당히 큰 주파수 오프셋에 대해서도 효과적으로 제거할수 있다.
이어서, 도 3은 본 발명에 따른 스위핑 모드(sweeping mode)를 갖는 반송파 복원 회로에 대한 블록도로서, 본 발명의 반송파 복원 회로는 반송파 오프셋 추정부(30)와, 위상 검출부(31), 루프필터(32), 가산부(33), 수치제어 발진기(NCO,34), 보상신호 발생부(35)로 구성되어 있다.
반송파 오프셋 추정부(30)는 모드 제어 신호(MODE_CTRL)에 따라 스위핑 모드동안에는 일정하게 변화시킨 스위핑값을 이용하여 입력된 기저대역 I채널 신호와 Q채널 신호가 갖는 반송파 오프셋에 가장 가까운 주파수를 추적하고, 동작모드 동안에는 추정된 반송파 오프셋값을 계속해서 제공한다.
위상 검출부(31)는 입력된 기저대역 I채널 신호와 Q채널 신호로부터 위상 에러를 검출하여 출력하고, 루프 필터(32)는 상기 위상 검출부(31)의 위상에러를 필터링하여 평균값을 출력한다.
가산부(33)는 상기 루프 필터(32)의 위상 에러 평균값과 상기 반송파 오프셋 추정부(33)로부터 제공된 추정된 반송파 오프셋값을 가산하여 출력한다.
수치 제어 발진기(33)는 상기 가산부(33)의 출력값을 입력받아 위상에 상응하는 수를 발생시키며, 보정 신호 발생부(35)는 상기 수치 제어 발진기(34)의 출력값에 상응하는 위상 에러 보정 신호(
Figure kpo00007
)를 출력하여 다음에 연결된 복소수 곱셈기(도시하지 않음)로 제공한다.
도 3의 위상 검출부(31)와, 루프 필터(32), 수치 제어 발진기(34), 및 보상 신호 발생부(35)는 도 1의 각 구성요소와 비교하여 동일하므로 그 구성 및 작용에 대한 자세한 설명은 생략하기로 한다.
이어서, 본 발명의 핵심인 반송파 오프셋 추정부(30)의 실시예를 도 4 내지 도 6을 참조하여 설명하기로 한다.
도 4는 도 3의 반송파 오프셋 추정부에 대한 블록도로서, 반송파 오프셋 추정부(30)는 주파수 검출부(40)와, 윈도우 검출부(41), 및 오프셋 계산부(42)로 구성되어 있다.
주파수 검출부(40)는 입력된 기저대역 I채널, Q채널 신호(X)와 주파수를 일정하게 변화시킨 스위핑값(Y)과의 차이값(X-Y)을 구하여 출력한다.
윈도우 검출부(41)는 윈도우 기간을 알려주는 윈도우 제어신호(WINDOW_CTRL)를 입력받아, 윈도우 기간동안 상기 주파수 검출부(40)로부터 제공된 차이값(X-Y)을 누적하여, 스위핑 모드 기간내의 각 윈도우의 누적값중에서 최소값을 갖는 윈도우를 검출하여 그 결과를 최소 윈도우 지시신호(LEAST_CTRL)로 출력한다.
오프셋 계산부(42)는 윈도우 제어 신호(WINDOW_CTRL)를 입력받고, 상기 윈도우 검출부(41)로부터 제공된 최소 윈도우 지시신호(LEAST_CTRL)에 따라 최소 누적값을 갖는 윈도우 기간동안 발생된 스위핑값을 계산한 후, 모드 제어 신호(MODE_CTRL)에 따라 스위핑 모드가 끝난 후, 계산된 스위핑값을 추정된 반송파 오프셋값으로 출력한다.
본 발명의 실시예에서 반송파 오프셋 추정부의 각 구성요소를 제어하기 위한 각종 제어신호의 특징을 설명하면 다음과 같다.
윈도우 제어 신호(WINDOW_CTRL)는 시간축상의 스위핑 모드 기간을 소정의 윈도우 사이즈(window size)로 나누어 몇개의 윈도우를 설정하고, 그 설정된 윈도우의 위치를 알려주는 신호로서, 각 윈도우 기간의 마지막 클럭에서만 '1'값을 갖고,그외 나머지 클럭동안은 '0'값으로 발생된다.
모드 제어 신호(MODE_CTRL)는 스위핑 모드 기간 동안은 '0'값을 유지하다가 스위핑 모드 기간이 끝난 후 동작 모드가 시작되면 '1'값으로 천이하여 동작 모드동안 '1'값을 유지한다.
스텝 제어 신호(STEP_CTRL)는 스위핑값을 소정 주기마다 일정 간격(이하, 스텝 사이즈라함)씩 증가 시키기위한 제어 신호이다. 본 실시예에서는 소정의 주기를 D(symbol rate)의 2배로 설정하였고, 스텝 사이즈를 1.57 로 설정하였다. 이는 반송파 복원을 처리하는 데 걸리는 시간을 고려한 것으로, 반송파 복원 회로는 평균적으로 심볼레이트의 2배 클럭에 따라 동작하므로 그 순간에서만 한 스텝 사이즈씩 증가시켜 스위핑값을 얻기 위해서이다.
이어서, 상기와 같이 구성된 반송파 오프셋 추정부(30)의 작용 및 효과를 자세히 설명하기로 한다.
주파수 검출부(40)에서는 기저대역 복조된 I, Q 채널 신호(X)와 스위핑값(Y: SWEEP_OUT)를 입력받아 두 신호의 차이값(X-Y)을 구하여 상기 윈도우 검출부(41)로 출력한다. 여기서, 상기 스위핑값(SWEEP_OUT)은 도 2에서와 같이, 스위핑 모드 동안 주파수 -D/2 에서 D/2 까지 일정한 비율로 증가되면서 발생되는 신호이다.
도 5는 도 4의 입력 신호의 반송파 오프셋값이 존재하는 구간을 검출하는 윈도우 검출부(41)에 대한 세부 블록도이다.
도 5를 참조하면, 윈도우 검출부(41)는 누적용 레지스터(50)와 가산기(51), 현재 윈도우용 레지스터(52), 절대값 계산기(53), 비교기(54), 2-1 멀티플렉서(55) 및, 지연용 레지스터(56)로 구성되어 있다.
누적용 레지스터(50)는 상기 윈도우 제어 신호(WINDOW_CTRL)를 리셋단자(RST)로 입력받아 매 윈도우의 시작 클럭에서는 '0'으로 초기화 된다.
가산기(51)에서는 상기 주파수 검출부(도 4 참조,40)로부터 제공된 차이값(X-Y)을 입력받아, 상기 누적용 레지스터(50)로부터 피드백 입력된 값을 가산하여 다시 누적용 레지스터(50)로 출력한다.
현재 윈도우용 레지스터(52)는 상기 윈도우 제어 신호(WINDOW_CTRL)를 인에이블 단자(ENA)로 입력받아 매 윈도우의 마지막 클럭에서만 인에이블(enable) 되어 상기 가산기(51)로부터 출력된 값을 입력받고, 그외 클럭에서는 디스에이블(disable) 되어 그 값을 일정하게 유지한다. 현재 윈도우용 레지스터(52)의 내용은 현재 윈도우(Wt)내의 차이값에 대한 총 누적값(
Figure kpo00008
)이다.
절대치 계산기(53)에서는 상기 현재 윈도우용 레지스터(52)로부터 제공받은 총 누적값에 대한 절대치를 구한다.
비교기(54)에서는 상기 절대치 계산기(53)의 현재 윈도우의 누적값과, 이전 윈도우의 누적값을 비교하여 최소 윈도우 지시신호(LEAST_CTRL)를 출력한다. 여기서, 최소 윈도우 지시신호(LEAST_CTRL)는 현재 윈도우 누적값이 이전 윈도우 누적값보다 크면 '0'값을 갖고, 현재 윈도우 누적값이 작거나 같으면 '1'값으로 발생된다.
2-1 멀티플렉서(55)는 상기 최소 윈도우 지시신호(LEAST_CTRL)에 따라 상기 절대치 계산기(53)의 현재 윈도우의 누적값 혹은 피드백된 이전 윈도우의 누적값중에서 작은 값을 선택하여 출력한다. 즉, 최소 윈도우 지시신호(LEAST_CTRL)가 '0'이면 이전 윈도우 누적값을 선택하고, '1'이면 현재 윈도우 누적값을 선택하여 출력한다.
지연용 레지스터(56)는 윈도우 제어 신호(WINDOW_CTRL)를 인에이블 단자로 입력받아 윈도우의 마지막 클럭에서 인에이블(enable) 되고, 상기 멀티플렉서(55)의 출력을 입력받아 다시 상기 멀티플렉서(55) 및 비교기(54)로 피드백 입력시킨다. 지연용 레지스터(56)의 내용은 현재까지 진행된 윈도우의 누적값중에서 가장 최소의 누적값에 해당하며, 다음 윈도우에서의 누적값과 비교하기 위해 지연시킨 것이다.
상기와 같이 구성된 윈도우 검출부(41)에서는 상기 주파수 검출부(40)로부터 제공된 차이값(X-Y)을 입력받아 윈도우 기간동안 누적하여, 현재 윈도우 기간(Wt)과 이전 윈도우 기간에서의 누적된 차이값을 비교해 나가면서 최소값을 갖는 윈도우를 검출하는 동작을 반복적으로 수행한다.
이어서, 도 6은 도 4의 최적의 반송파 오프셋값을 계산하는 오프셋 계산부(42)에 대한 세부 블록도이다. 오프셋 계산부(60)는 스위핑 생성부(60)와, 스위핑 출력부(62), 감산부(64), 선택부(66)로 구성되어 있다.
스위핑 생성부(60)는 레지스터(60-1)와, 멀티플렉서(60-2) 및, 가산기(60-3)로 구성되어 있다.
상기 레지스터(60-1)는 스텝 제어신호(STEP_CTRL)를 인에이블 단자(ENA)로 입력받고, -1.57 (= -스텝사이즈)를 로드하여 초기화되어 있다. 상기 멀티플렉서(60-2)는 스텝 제어신호(STEP_CTRL)에 따라 1.57(=스텝 사이즈 혹은 0을 선택하여 출력한다. 가산기(60-3)는 상기 레지스터(60-1)의 출력값과 상기 멀티플렉서(60-2)의 출력값을 가산하여 다시 상기 레지스터(60-1)로 출력한다.
즉, 상기 스위핑 생성부(60)에서는 스텝 제어신호(STEP_CTRL)에 의해 2D 시간 간격마다 일정한 값인 스텝사이즈(1.57)씩 증가시켜 가면서 도 2의 연속적인 스위핑 출력값을 이산적인 스위핑 출력값으로 얻어내는 것이다.
스위핑 출력부(62)는 입력 레지스터(62-1)와, 멀티플렉서(62-2) 및, 지연 레지스터(62-3) 로 구성되어 있다. 상기 입력 레지스터(62-1)는 윈도우 제어 신호(WIND)W_CTRL)를 인에이블 단자(EAN)로 입력받아 윈도우사이즈(window size)의 마지막 클럭에서 인에이블 되어 상기 스위핑 생성부(60)의 현재 출력값을 입력받아 저장한다. 상기 멀티플렉서(62-2)는 상기 윈도우 검출부(41)로부터 제공된 최소 윈도우 지시신호(LEAST_CTRL)에 따라 상기 입력 레지스터의(62-1)의 현재 출력값 과 피드백된 이전 출력값을 입력받아 둘중에서 작은 값을 선택하여 출력한다. 즉, 최소 윈도우 지시신호(LEAST_CTRL)가 '0'이면 현재 출력값을 선택하고, '1'이면 이전 출력값을 선택하여 출력한다. 상기 지연 레지스터(62-3)는 윈도우 제어신호(WINDOW_CTRL)를 인에이블 단자(ENA)로 입력받아 윈도우의 마지막 클럭에서 인에이블 되어 상기 멀티플렉서(62-2)의 출력을 입력받아 다시 상기 멀티플렉서(55)로 피드백 입력시킨다. 지연 레지스터(62-3)의 내용은 현재까지 진행된 윈도우들 중에서 최소의 누적치를 갖는 윈도우의 마지막지점에서의 스위핑 출력값에 상응한다.
즉, 스위핑 출력부(62)에서는 윈도우 제어 신호(WINDOW_CTRL)에 따라 윈도우기간의 마지막 클럭에서 상기 스위핑 생성부(60)로부터 제공된 스위핑값을 입력받고, 상기 윈도우 검출부(41)로부터 제공된 최소 윈도우 지시신호(LEAST_CTRL)에 따라 상기 주파수 검출부(도 4 참조: 40)에서 원래 입력된 스위핑값과 비슷한 스위핑값을 선택하여 출력한다.
감산부(64)는 상기 스위핑 출력부(62)로부터 제공된 출력값에서 기설정된
Figure kpo00009
값을 뺄셈한다. 이는 상기 스위핑 출력부(62)에서 제공된 값은 스텝사이즈씩 증가된 값으로 해당 윈도우기간내의 맨마지막 값인 최대치에 상응하므로, 윈도우기간내의 스위핑값의 중간값(평균)을 얻기위해서
Figure kpo00010
값만큼을 빼주는 것이다.
선택부(66)는 모드 제어 신호(MODE_CTRL)에 따라 상기 스위핑 생성부(60)의 출력값 혹은 상기 감산부(64)의 출력값을 선택적으로 출력한다. 즉, 모드 제어신호(MODE_CTRL)가 '0'인 스위프 모드가 진행되는 동안은 상기 스위핑 생성부(60)의 출력을 선택하여 출력하고, 모드 제어신호(MODE_CTRL)가 '1'로 천이되어 동작 모드가 진행되는 동안은 상기 감산부(64)의 출력을 선택하여 출력한다.
결국, 스위핑 모드(sweeping mode)가 모두 끝나고, 모드 제어 신호(MODE_CTRL)가 '1'로 천이 되는 순간에 반송파 오프셋 추정부(도 3 참조, 30)로부터 출력된 스위핑 값은, 최소 누적치를 갖는 윈도우내의 중간 스위핑값이며, 이것은 왜곡을 포함한 입력 신호의 반송파 오프셋 주파수에 가장 가까운 값으로 추정된다.
이렇게 추정된 반송파 오프셋 주파수는 전체 복원 회로의 가산부(33)로 제공되어, 상기 루프 필터(도 3 참조,32)로부터 출력된 위상에러값과 더해져서 상기 NCO(34)로 입력된다. 상기 NCO(34)로 입력된 값은 주파수에 비례하는 값이며, 상기 NCO(34)를 통해 2π-모듈러 연산되어 위상에 비례하는 값으로 출력되어 위상에러를 보상하는 보정 신호를 발생시킨다.
이상과 같이 본 발명은 스위핑 모드동안 주파수 오프셋이 존재하는 범위인 -D/2 ∼ D/2까지 주파수를 증가시켜 가면서 입력 신호에 포함된 반송파 오프셋값을 추정하고, 추정된 반송파 오프셋 값을 스위핑 모드가 끝난 후 계속해서 제공해주므로써, 상당히 큰 주파수 오프셋 값이 발생하는 경우에도 위상 동기가 빗나가지 않고 정확한 복원을 가능케하는 효과가 있다.

Claims (9)

  1. 모드 제어신호(MODE_CTRL)에 따라 스위핑 모드동안, 일정하게 주파수를 변화시킨 스위핑값을 이용하여 입력된 기저대역 I채널 신호와 Q채널 신호가 갖는 반송파 오프셋에 가장 가까운 주파수를 추적하는 반송파 오프셋 추정부(30)와;
    입력된 기저대역 I채널 신호와 Q채널 신호로부터 위상에러를 검출하여 출력하는 위상 검출부(31);
    상기 위상 검출부(31)의 위상에러를 필터링하여 평균값을 출력하는 루프 필터(32);
    상기 루프 필터(32)의 위상 에러 평균값과 상기 반송파 오프셋 추정부(30)로부터 제공된 추정된 반송파 오프셋값을 더하는 가산부(33);
    상기 가산부(33)의 출력값을 입력받아 위상에 상응하는 수를 발생시키는 수치 제어 발진기(34);
    상기 수치 제어 발진기(34)의 출력값에 상응하는 위상 에러 보정 신호를 출력하는 보정 신호 발생부(35)를 포함하여 구성되는 디지털 통신 시스템의 반송파 복원 회로.
  2. 제 1 항에 있어서, 상기 모드 제어 신호(MODE_CTRL)는 스위핑 모드 기간 동안은 제 2 레벨값을 유지하다가 스위핑 모드 기간이 끝난 후 동작 모드가 시작되면 제 1 레벨값으로 천이하여 동작 모드동안 계속해서 제 1 레벨값을 유지하는 것을 특징으로 하는 디지털 통신 시스템의 반송파 복원 회로.
  3. 제 1 항에 있어서, 상기 반송파 오프셋 추정부(30)는 입력된 기저대역 I채널, Q채널 신호(X)와 주파수를 일정하게 변화시킨 스위핑 출력값(Y)과의 차이값(X-Y)을 구하여 출력하는 주파수 검출부(40)와;
    윈도우 제어신호(WINDOW_CTRL)를 입력받아, 상기 주파수 검출부(40)로부터 제공된 차이값(X-Y)을 해당 윈도우 기간동안 누적하여, 스위핑 모드 기간중 각 윈도우의 누적값중에서 최소값을 갖는 윈도우를 검출하여 그 결과를 최소 윈도우 지시신호(LEAST_CTRL)로 출력하는 윈도우 검출부(41);
    스텝 제어신호(STEP_CTRL) 및 윈도우 제어 신호(WINDOW_CTRL)를 입력받고, 상기 윈도우 검출부(41)로부터 제공된 최소 윈도우 지시신호(LEAST_CTRL)에 따라 최소 누적값을 갖는 윈도우 기간동안 발생된 스위핑 출력값을 계산한 후, 모드 제어 신호(MODE_CTRL)에 따라 스위핑 모드가 끝난 후, 계산된 스위핑 출력값을 추정된 반송파 오프셋값으로 출력하는 오프셋 계산부(42)를 포함하여 구성되는 것을 특징으로 하는 디지털 통신 시스템의 반송파 복원 회로.
  4. 제 3 항에 있어서, 상기 윈도우 제어 신호(WINDOW_CTRL)는 각 윈도우 기간(window size)의 마지막 클럭에서만 제 1 레벨값을 갖고, 그외 나머지 클럭동안은 제 2 레벨값으로 발생되어 시간축상의 스위핑 모드 기간을 소정의 윈도우 크기(window size)로 나누어 설정된 윈도우의 위치를 알리는 신호인 것을 특징으로 하는 디지털 통신 시스템의 반송파 복원 회로.
  5. 제 3 항에 있어서, 상기 스텝 제어 신호(STEP_CTRL)는 심볼 레이트의 2배 클럭주기마다 발생되는 신호로서, 주기마다 기설정된 스텝사이즈씩 스위핑값을 증가 시키도록 제어하는 것을 특징으로 하는 디지털 통신 시스템의 반송파 복원 회로.
  6. 제 3 항에 있어서, 상기 윈도우 검출부(41)는 윈도우 제어 신호(WINDOW_CTRL)를 리셋단자(RST)로 입력받아 각 윈도우의 첫번째 클럭에서 '0'으로 초기화 되는 누적용 레지스터(50)와 ;
    상기 주파수 검출부(40)로부터 제공된 차이값(X-Y)을 입력받아, 상기 누적용 레지스터(50)로부터 피드백 입력된 값을 가산하여 다시 누적용 레지스터(50)로 출력하는 가산기(51);
    윈도우 제어 신호(WINDOW_CTRL)를 인에이블 단자(ENA)로 입력받아 매 윈도우의 마지막 클럭에서만 인에이블(enable) 되어 상기 가산기(51)로부터 출력된 값을 입력받고, 그외 클럭에서는 디스에이블(disable) 되어 그 값을 일정하게 유지하는 현재 윈도우용 레지스터(52);
    상기 현재 윈도우용 레지스터(52)로부터 제공받은 누적값 대한 절대치를 구하는 절대치 계산기(53);
    상기 절대치 계산기(53)의 현재 윈도우의 누적값과, 이전 윈도우의 누적값을 비교하여 최소 윈도우 지시신호(LEAST_CTRL)를 출력하는 비교기(54);
    상기 최소 윈도우 지시신호(LEAST_CTRL)에 따라 상기 절대치 계산기(53)의 현재 윈도우의 누적값 혹은 피드백된 이전 윈도우의 누적값중에서 작은 값을 선택하여 출력하는 2-1 멀티플렉서(55);
    윈도우 제어 신호(WINDOW_CTRL)를 인에이블 단자로 입력받아 윈도우의 마지막 클럭에서 인에이블(enable) 되고, 상기 멀티플렉서(55)의 출력을 입력받아 다시 상기 멀티플렉서(55) 및 비교기(54)로 피드백 입력시키는 지연용 레지스터(56)를 포함하여 구성되는 것을 특징으로 하는 디지털 통신 시스템의 반송파 복원 회로.
  7. 제 3 항에 있어서, 상기 오프셋 계산부(42)는 스텝 제어신호(STEP_CTRL)에 의해 2D 시간 간격마다 일정한 값인 스텝사이즈씩 증가시켜 가면서 이산적인 스위핑 출력값을 생성하는 스위핑 생성부(60)와;
    윈도우 제어 신호(WINDOW_CTRL)에 따라 윈도우기간의 마지막 클럭에서 상기 스위핑 생성부(60)로부터 제공된 스위핑값을 입력받고, 상기 윈도우 검출부(41)로부터 제공된 최소 윈도우 지시신호(LEAST_CTRL)에 따라 상기 주파수 검출부(40)에서 원래 입력된 스위핑값과 비슷한 스위핑값을 선택하여 출력하는 스위핑 출력부(62);
    상기 스위핑 출력부(62)로부터 제공된 출력값에서 기설정된
    Figure kpo00011
    값을 뺄셈하는 감산부(64) 및;
    모드 제어 신호(MODE_CTRL)에 따라 스위핑 모드가 진행되는 동안은 상기 스위핑 생성부(60)의 출력을 선택하여 출력하고, 동작 모드가 진행되는 동안은 상기 감산부(64)의 출력을 선택하여 출력하는 선택부(66)를 포함하여 구성되는 것을 특징으로 하는 디지털 통신 시스템의 반송파 복원 회로.
  8. 제 7 항에 있어서, 상기 스위핑 생성부(60)는 -스텝사이즈를 로드하여 초기화되어 있으면서, 스텝 제어신호(STEP_CTRL)를 인에이블 단자(ENA)로 입력받아 주기적으로 2×심볼 레이트 마다 인에이블되어 동작하는 레지스터(60-1)와;
    스텝 제어신호(STEP_CTRL)에 따라 스텝 사이즈 혹은 0을 선택하여 출력하는 멀티플렉서(60-2) 및;
    상기 레지스터(60-1)의 출력값과 상기 멀티플렉서(60-2)의 출력값을 가산하여 다시 상기 레지스터(60-1)로 출력하는 가산기(60-3)를 포함하여 구성되는 것을 특징으로 하는 디지털 통신 시스템의 반송파 복원 회로.
  9. 제 7 항에 있어서, 상기 스위핑 출력부(62)는 윈도우 제어 신호(WIND)W_CTRL)를 인에이블 단자(EAN)로 입력받아 윈도우사이즈(window size)의 마지막 클럭에서 인에이블 되어 상기 스위핑 생성부(60)의 현재 출력값을 입력받아 저장하는 입력 레지스터(62-1)와;
    상기 윈도우 검출부(41)로부터 제공된 최소 윈도우 지시신호(LEAST_CTRL)에 따라 상기 입력 레지스터의(62-1)의 현재 출력값 과 피드백된 이전 출력값을 입력받아 둘중에서 작은 값을 선택하여 출력하는 멀티플렉서(62-2); 및
    윈도우 제어신호(WINDOW_CTRL)를 인에이블 단자(ENA)로 입력받아 윈도우의 마지막 클럭에서 인에이블 되어 상기 멀티플렉서(62-2)의 출력을 입력받아 다시 상기 멀티플렉서(55)로 피드백 입력시키는 지연 레지스터(62-3)를 포함하여 구성되는 것을 특징으로 하는 디지털 통신 시스템의 반송파 복원 회로.
KR1019970027625A 1997-06-26 1997-06-26 디지털 통신 시스템의 반송파 복원 회로 KR100226706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027625A KR100226706B1 (ko) 1997-06-26 1997-06-26 디지털 통신 시스템의 반송파 복원 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027625A KR100226706B1 (ko) 1997-06-26 1997-06-26 디지털 통신 시스템의 반송파 복원 회로

Publications (2)

Publication Number Publication Date
KR19990003695A KR19990003695A (ko) 1999-01-15
KR100226706B1 true KR100226706B1 (ko) 1999-10-15

Family

ID=19511382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027625A KR100226706B1 (ko) 1997-06-26 1997-06-26 디지털 통신 시스템의 반송파 복원 회로

Country Status (1)

Country Link
KR (1) KR100226706B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325690B1 (ko) * 1999-12-03 2002-02-27 오길록 엘엠에스 기법을 이용한 결정-지향 반송파 복원장치 및 방법
KR100315350B1 (ko) * 1999-12-08 2001-11-26 홍승억 주파수 스위핑을 이용한 캐리어 복원 장치

Also Published As

Publication number Publication date
KR19990003695A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US5898665A (en) Coherent tracking apparatus and method for CDMA receiver
US5859671A (en) Symbol timing recovery circuit and method
US6707861B1 (en) Demodulator for an HDTV receiver
US5638362A (en) Correlation detector and communication apparatus
US6314145B1 (en) Tracking carrier timing
US6996156B1 (en) CDMA receiver capable of estimation of frequency offset in high precision
US8155257B2 (en) Synchronizing circuit and controlling method thereof
KR20070095473A (ko) 디지탈 신호 처리기용의 타이밍 복원 회로망
CA1224541A (en) Circuit for establishing accurate sample timing
US5497400A (en) Decision feedback demodulator with phase and frequency estimation
EP0606163B1 (en) Delay demodulator for burst-mode PSK-signals
EP0858197A2 (en) AFC circuit of digital demodulation device
US20070127611A1 (en) Non-coherent synchronous direct-conversion receiving apparatus for compensating frequency offset
KR100226706B1 (ko) 디지털 통신 시스템의 반송파 복원 회로
US7548281B2 (en) Demodulator circuit for digital television and demodulation method
US6134276A (en) Timing recovery system
EP1511255B1 (en) Broadcast satellite digital broadcasting receiver
US6693978B1 (en) Carrier reproducing circuit
KR100310294B1 (ko) 결정-지향반송파복원장치
KR100245330B1 (ko) 디지털 통신 시스템의 위상 및 주파수 검출 장치
US8018914B2 (en) Radio communication device, demodulation method, and frequency deflection correction circuit
EP1039711B1 (en) Digital demodulator
EP1071279B1 (en) Receiver circuit
EP1616421A1 (en) Receiver having dc offset voltage correction
KR100665100B1 (ko) 디지털 초협대역 단말기용 주파수 옵셋 자동 보상 장치 및그 방법과 그를 이용한 수신 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee