KR100224694B1

KR100224694B1 - Mode selection circuit for microcontroller

Info

Publication number: KR100224694B1
Application number: KR1019970007820A
Authority: KR
Inventors: 이정수
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-03-08
Filing date: 1997-03-08
Publication date: 1999-10-15
Also published as: KR19980072849A

Abstract

본 발명은 마이크로 콘트롤러의 모드 선택회로에 관한 것이다. 본 발명에 따른 모드 선택회로는, 마이크로 콘트롤러의 정상모드, 테스트 모드, 및 진단모드를 선택하는 마이크로 콘트롤러의 모드 선택회로에 있어서, 테스트핀을 통해 입력되는 테스트 신호 및 리셋핀을 통해 입력되는 리셋 신호를 논리곱하고 그 결과를 반전시키는 제1논리수단과, 상기 제1논리수단의 출력신호 및 상기 리셋 신호에 응답하여 제1출력신호 및 상기 진단모드를 인에이블 시키는 제2출력신호를 발생하는 카운터와, 상기 제1출력신호를 지연시키는 지연수단과, 상기 지연수단의 출력신호 및 상기 제1출력신호를 논리곱하여 상기 테스트모드를 인에이블시키는 제3출력신호를 발생하는 제2논리수단을 구비하는 것을 특징으로 한다. 따라서 본 발명에 따른 모드 선택회로를 마이크로 콘르롤러에 채용하면, 상기 카운터의 동작에 의하여, 고전압을 사용하지 않고 접지전압(VSS)와 전원공급전압(VDD)만을 사용하여 마이크로 콘트롤러의 각 모드를 선택할 수 있는 장점이 있다.The present invention relates to a mode selection circuit of a microcontroller. The mode selection circuit according to the present invention includes a test signal input through a test pin and a reset signal input through a reset pin in a mode selection circuit of a microcontroller for selecting a normal mode, a test mode, and a diagnostic mode of the microcontroller. A first logic means for logical multiplying and inverting the result, a counter for generating a first output signal and a second output signal for enabling the diagnostic mode in response to the output signal and the reset signal of the first logic means; Delay means for delaying the first output signal, and second logic means for generating a third output signal for enabling the test mode by ANDing the output signal of the delay means and the first output signal. It features. Therefore, if the mode selection circuit according to the present invention is employed in the microcontroller, by using the counter operation, each mode of the microcontroller may be selected using only the ground voltage VSS and the power supply voltage VDD without using a high voltage. There are advantages to it.

Description

Mode selection circuit of microcontroller

본 발명은 마이크로 콘트롤러의 정상모드, 테스트 모드, 및 진단모드를 선택하는 모드 선택회로에 관한 것으로, 특히 고전압을 사용하지 않고 접지전압(VSS)와 전원공급전압(VDD)만을 사용하여 상기 각 모드를 선택할 수 있는 모드 선택회로에 관한 것이다.The present invention relates to a mode selection circuit for selecting a normal mode, a test mode, and a diagnostic mode of a microcontroller. In particular, the present invention relates to each mode using only the ground voltage VSS and the power supply voltage VDD without using a high voltage. The present invention relates to a mode selection circuit that can be selected.

마이크로 콘트롤러는 통신 씨스템, 가전 씨스템, 정보 씨스템등 거의 모든 첨단 씨스템에 사용되고 있는 반도체 집적회로로서, 최근에 그 중요도가 날로 증가하고 있다. 통상적으로 마이크로 콘트롤러는 사용목적에 따라 일반목적용(General Purpose) 마이크로 콘트롤러와 특정용도용(Application Specific) 마이크로 콘르롤러로 구별된다. 상기 일반목적용 마이크로 콘트롤러는 여러 씨스템에 범용으로 사용될 수 있는 제품을 의미하며, 상기 특정용도용 마이크로 콘트롤러는 반도체 설계 및 제조공정의 발전에 따라 종래에는 별도의 칩으로 사용되던 기능, 예컨데 ADC(Analog to Digital Converter), DAC(Digital to Analog Converter), LCD 드라이버등의 주변회로를 마이크로 콘트롤러에 집적시킴으로써 특정용도의 씨스템에 효과적으로 사용될 수 있는 제품을 의미한다. 또한 마이크로 콘트롤러는 내부에 연산회로, 응용 프로그램을 위한 ROM, 외부와의 데이터 교류를 위한 RAM, 상술한 주변회로등을 포함하며, 그 기능이 날로 복잡해 지고 있고 집적도 또한 크게 증가하고 있다. 이에 따라 마이크로 콘트롤러 칩 설계 및 제조후 복잡한 여러기능을 테스트하는 것이 점점 더 어려워지고 있으며, 마이크로 콘트롤러 설계자에게는 설계시 복잡한 여러 기능들을 어떻게 효율적으로 테스트할 수 있도록 회로를 구현하느냐가 하나의 과제이다.Microcontrollers are semiconductor integrated circuits used in almost all advanced systems such as communication systems, consumer electronics systems, information systems, etc., and their importance is increasing day by day. Typically, microcontrollers are classified into general purpose microcontrollers and application specific microcontrollers, depending on the purpose of use. The general purpose microcontroller refers to a product that can be used in a variety of systems, the specific purpose microcontroller is a function that was conventionally used as a separate chip according to the development of semiconductor design and manufacturing process, for example, ADC (Analog It refers to a product that can be effectively used for a specific system by integrating peripheral circuits such as to Digital Converter), DAC (Digital to Analog Converter), LCD driver, etc. in a microcontroller. In addition, the microcontroller includes an operation circuit, a ROM for application programs, a RAM for exchanging data with the outside, and the above-described peripheral circuits. The functions are becoming more complicated and the degree of integration is also greatly increased. As a result, it becomes increasingly difficult to test complex functions after designing and manufacturing a microcontroller chip, and the challenge for microcontroller designers is to implement circuits to efficiently test the complex functions at design time.

따라서 통상적으로 마이크로 콘트롤러는 테스트 목적의 테스트 모드 및 진단(Diagnostic) 모드와 응용 씨스템에서 실제 사용되는 런(Run) 모드, 즉 정상 모드를 포함하고 있다. 좀더 상세히 설명하면, 상기 테스트 모드는 마이크로 콘트롤러의 기능 및 동작을 테스트하기 위한 것으로서, 마이크로 콘트롤러 내부의 프로그램용 ROM을 사용하지 않고 특정 테스트 핀을 이용하여 외부에서 테스트용 프로그램을 입력하여 동작시키는 모드이다. 또한 상기 진단 모드는 상기 테스트 모드에서 테스트할 수 없는 기능을 테스트하기 위한 것으로서, 상기 프로그램 ROM중 상기 런 모드에서 사용되는 프로그램 영역을 제외한 나머지 영역을 이용하여 런 모드에서 기능 및 동작을 테스트하는 모드이다. 상기 런 모드는 마이크로 콘트롤러가 응용 씨스템에 장착되어 상기 프로그램 ROM에 코딩되어 있는 프로그램에 의해 동작되는 모드, 즉 사용자 모드이다.Therefore, the microcontroller typically includes a test mode for test purposes, a diagnostic mode, and a run mode that is actually used in an application system, that is, a normal mode. In more detail, the test mode is for testing the function and operation of the microcontroller. The test mode is a mode in which a test program is input and operated externally using a specific test pin without using a program ROM inside the microcontroller. . In addition, the diagnostic mode is for testing a function that cannot be tested in the test mode, and is a mode for testing a function and an operation in a run mode by using a remaining area of the program ROM except for a program area used in the run mode. . The run mode is a mode in which a microcontroller is mounted on an application system and operated by a program coded in the program ROM, that is, a user mode.

본 발명은 마이크로 콘트롤러에 있어서 상기 각 모드를 선택하는 모드 선택회로에 관한 것으로, 첨부도면 도 1을 참조하여 종래기술에 대하여 설명하겠다.The present invention relates to a mode selection circuit for selecting each mode in a microcontroller, and will be described with reference to the accompanying drawings, the prior art.

도 1은 일반적으로 사용되는 종래의 모드 선택회로의 회로도이다.1 is a circuit diagram of a conventional mode selection circuit that is generally used.

도 1을 참조하면, 상기 종래의 모드 선택회로는, 테스트핀을 통해 입력되는 테스트 신호(TSTPIN)을 전압강하시키는 전압강하 회로(1a)와, 상기 테스트 신호(TSTPIN)을 반전시키는 반전수단(INV1)과, 상기 반전수단(INV1)의 출력신호에 응답하여 상기 전압강하 수단(1a)의 출력노드(n1)을 풀다운시키는 풀다운수단(TR5)와, 상기 전압강하 수단(1a)의 출력신호를 버퍼링하여 제1출력신호(DIAGEN)을 출력하는 버퍼수단(1b)와, 상기 반전수단(INV1)의 출력신호 및 상기 제1출력신호(DIAGEN)를 논리합하고 그 결과를 반전시키는 논리수단(NR1)를 포함하여 구성되어 있다. 여기에서 상기 반전수단(INV1)은 하나의 인버터로 구성되고, 상기 버퍼수단(1b)는 2개의 인버터(INV2,INV3)가 직렬연결되어 구성되며, 상기 논리수단(NR1)은 노아게이트로 구성된 경우가 도시되어 있다. 또한 상기 전압강하 수단(1a)는 드레인과 게이트가 공통접속되어 있는 4개의 NMOS 트랜지스터(TR1,TR2,TR3,TR4)가 직렬연결되어 구성되어 있으며, 상기 풀다운수단(TR5)는 저항성이 큰 NMOS 트랜지스터로 구성되어 있다.Referring to FIG. 1, the conventional mode selection circuit includes a voltage drop circuit 1a for voltage dropping a test signal TSTPIN input through a test pin and an inverting means INV1 for inverting the test signal TSTPIN. And a pull-down means TR5 for pulling down the output node n1 of the voltage drop means 1a in response to the output signal of the inverting means INV1, and buffering the output signal of the voltage drop means 1a. Buffer means 1b for outputting the first output signal DIAGEN, logic means NR1 for ORing the output signal of the inverting means INV1 and the first output signal DIAGEN, and inverting the result thereof. It is configured to include. Here, the inverting means (INV1) is composed of one inverter, the buffer means (1b) is composed of two inverters (INV2, INV3) is connected in series, the logic means (NR1) is composed of a noah gate Is shown. In addition, the voltage drop means 1a comprises four NMOS transistors TR1, TR2, TR3, and TR4 having a common drain and gate connected in series, and the pull-down means TR5 has a high resistivity NMOS transistor. Consists of

이하 도 1에 도시된 종래의 모드 선택회로의 동작과 마이크로 콘트롤러의 각 모드, 즉 테스트 모드, 진단 모드, 및 런 모드가 선택되는 경우를 각각 설명하겠다. 상기 3가지 모드를 제어하기 위해 하나의 테스트 핀이 사용되는 데, 이는 불필요한 핀 수를 줄이기 위해서이다. 도 1에 도시된 모드 선택회로에서는 테스트 핀에 VCC(전원공급전압), VSS(접지전압), 및 VCC+4V를 인가함으로서 제1 및 제2출력신호(DIAGEN,TSTEN)을 발생시켜 상기 테스트 모드, 진단 모드, 및 런 모드중 어느 하나를 선택하도록 구성되어 있다.Hereinafter, an operation of the conventional mode selection circuit shown in FIG. 1 and a case in which each mode of the microcontroller, that is, a test mode, a diagnostic mode, and a run mode are selected will be described. One test pin is used to control the three modes in order to reduce the number of unnecessary pins. In the mode selection circuit shown in FIG. 1, the test mode is generated by applying the VCC (power supply voltage), VSS (ground voltage), and VCC + 4V to the test pin to generate the first and second output signals DIAGEN and TSTEN. And to select any one of the following modes: diagnostic mode, and run mode.

상기 테스트 모드를 선택하기 위해서는 테스트 핀에 VCC, 즉 논리하이를 인가한다. 상기 테스트 핀을 통해 입력되는 테스트 신호(TSTPIN)이 논리하이가 되면, 반전수단(INV1)의 출력노드(n3)가 논리로우가 되고, 또한 상기 전압강하 수단(1a)의 각 NMOS 트랜지스터(TR1,TR2,TR3,TR4)에서는 약 1V 정도의 전압강하가 되므로 상기 테스트 신호(TSTPIN)이 상기 전압강하 수단(1a)를 거치면서 노드(n1)도 논리로우가 된다. 이때 상기 출력노드(n3)는 논리로우로 되어 있으므로, 풀다운수단(TR5)는 턴오프된다. 이에 따라 버퍼수단(1b)의 출력신호인 제1출력신호(DIAGEN)이 논리로우가 되고, 논리수단(NR1)의 출력신호인 제2출력신호(TSTEN)이 논리하이가 된다. 따라서 이들 제1 및 제2출력신호에 의해 도시되지 않은 마이크로 콘트롤러 내부회로가 테스트 모드로 진입하게 된다.In order to select the test mode, VCC, that is, logic high is applied to the test pin. When the test signal TSTPIN input through the test pin becomes logic high, the output node n3 of the inverting means INV1 becomes logic low, and each of the NMOS transistors TR1 and TR1 of the voltage drop means 1a. In the TR2, TR3, and TR4, the voltage drop is about 1V, so that the node n1 is also logic low while the test signal TSTPIN passes through the voltage drop means 1a. At this time, since the output node n3 is logic low, the pull-down means TR5 is turned off. Accordingly, the first output signal DIAGEN, which is the output signal of the buffer means 1b, becomes logic low, and the second output signal TSTEN, which is the output signal of the logic means NR1, becomes logic high. Therefore, the microcontroller internal circuit not shown by these first and second output signals enters the test mode.

상기 런 모드를 선택하기 위해서는 테스트 핀에 VSS, 즉 논리로우를 인가한다. 상기 테스트 핀을 통해 입력되는 테스트 신호(TSTPIN)이 논리로우가 되면, 반전수단(INV1)의 출력노드(n3)가 논리하이가 되고, 또한 상기 전압강하 수단(1a)의 각 NMOS 트랜지스터(TR1,TR2,TR3,TR4)들은 턴오프되며 이때 상기 출력노드(n3)는 논리하이로 되어 있으므로, 풀다운수단(TR5)가 턴온된다. 이에 따라 노드(n1)이 논리로우가 되고, 상기 제1출력신호(DIAGEN)이 논리로우가 되며 상기 제2출력신호(TSTEN)도 논리로우가 된다. 따라서 이들 제1 및 제2출력신호에 의해 도시되지 않은 마이크로 콘트롤러 내부회로가 런 모드로 진입하게 된다.To select the run mode, VSS, or logic low, is applied to the test pin. When the test signal TSTPIN input through the test pin becomes logic low, the output node n3 of the inverting means INV1 becomes logic high, and each of the NMOS transistors TR1 and T1 of the voltage drop means 1a. TR2, TR3, and TR4 are turned off and the output node n3 is logic high, so pull-down means TR5 is turned on. Accordingly, the node n1 becomes a logic low, the first output signal DIAGEN becomes a logic low, and the second output signal TSTEN also becomes a logic low. Therefore, the microcontroller internal circuit not shown by these first and second output signals enters the run mode.

상기 진단 모드를 선택하기 위해서는 테스트 핀에 고전압 VCC+4V를 인가한다. 상기 테스트 핀을 통해 입력되는 테스트 신호(TSTPIN)이 VCC+4V가 되면, 반전수단(INV1)의 출력노드(n3)가 논리하이가 되고, 또한 상기 전압강하 수단(1a)의 각 NMOS 트랜지스터(TR1,TR2,TR3,TR4)에서 약 1V 정도의 전압강하, 전체적으로는 약 4V 정도의 전압강하가 되므로 상기 테스트 신호(TSTPIN)이 상기 전압강하 수단(1a)를 거치면서 노드(n1)은 VCC 레벨, 즉 논리하이가 된다. 이때 상기 출력노드(n3)는 논리하이로 되어 있으므로, 풀다운수단(TR5)는 턴온되지만 상기 NMOS 트랜지스터(TR1,TR2,TR3,TR4)에 비해 상기 풀다운수단(TR5)가 저항성이 크므로 노드(n1)은 계속 논리하이를 유지하게 된다. 이에 따라 제1출력신호(DIAGEN)이 논리하이가 되고, 제2출력신호(TSTEN)이 논리로우가 된다. 따라서 이들 제1 및 제2출력신호에 의해 도시되지 않은 마이크로 콘트롤러 내부회로가 진단 모드로 진입하게 된다.To select the diagnostic mode, a high voltage VCC + 4V is applied to the test pin. When the test signal TSTPIN input through the test pin becomes VCC + 4V, the output node n3 of the inverting means INV1 becomes logic high, and each NMOS transistor TR1 of the voltage drop means 1a. Since the voltage drop of about 1V and the overall voltage drop of about 4V are performed at TR2, TR3, and TR4, the test signal TSTPIN passes through the voltage drop means 1a, and the node n1 is at the VCC level, That is, it becomes logical high. At this time, since the output node n3 is logic high, the pull-down means TR5 is turned on, but the pull-down means TR5 is more resistive than the NMOS transistors TR1, TR2, TR3, and TR4. ) Will remain logical high. As a result, the first output signal DIAGEN becomes logic high and the second output signal TSTEN becomes logic low. Therefore, the microcontroller internal circuit not shown by these first and second output signals enters the diagnostic mode.

그러나 근래에 칩 크기를 줄이기 위해 설계 선폭(Design Rule)이 1um 이하로 감소되고 또한 저전압 동작화 함에 따라, 상술한 종래의 모드 선택회로에서는 VCC+4V의 고전압을 인가할 때 오동작이 발생될 수 있는 단점이 있다.However, in recent years, as the design rule is reduced to less than 1 μm and the low voltage is operated to reduce the chip size, a malfunction may occur when the high voltage of VCC + 4V is applied in the above-described conventional mode selection circuit. There are disadvantages.

따라서 본 발명의 목적은, 고전압을 사용하지 않고 VSS와 VDD만을 사용하여 마이크로 콘트롤러의 각 모드를 선택할 수 있는 모드 선택회로를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a mode selection circuit capable of selecting each mode of a microcontroller using only VSS and VDD without using a high voltage.

도 1은 일반적으로 사용되는 종래의 모드 선택회로의 회로도1 is a circuit diagram of a conventional mode selection circuit generally used.

도 2는 본 발명의 실시예에 따른 모드 선택회로의 회로도2 is a circuit diagram of a mode selection circuit according to an embodiment of the present invention.

도 3은 테스트 모드시 도 2에 도시된 본 발명에 따른 모드 선택회로의 동작 타이밍도3 is an operation timing diagram of a mode selection circuit according to the present invention shown in FIG. 2 in a test mode.

도 4는 정상 모드시 도 2에 도시된 본 발명에 따른 모드 선택회로의 동작 타이밍도4 is an operation timing diagram of a mode selection circuit according to the present invention shown in FIG. 2 in the normal mode.

도 5는 진단 모드시 도 2에 도시된 본 발명에 따른 모드 선택회로의 동작 타이밍도5 is an operation timing diagram of a mode selection circuit according to the present invention shown in FIG. 2 in a diagnostic mode.

상기 목적을 달성하기 위한 본 발명에 따른 마이크로 콘트롤러의 모드 선택회로는, 테스트핀을 통해 입력되는 테스트 신호 및 리셋핀을 통해 입력되는 리셋 신호를 논리곱하고 그 결과를 반전시키는 제1논리수단과, 상기 제1논리수단의 출력신호 및 상기 리셋 신호에 응답하여 제1출력신호 및 상기 진단모드를 인에이블 시키는 제2출력신호를 발생하는 카운터와, 상기 제1출력신호를 지연시키는 지연수단, 및 상기 지연수단의 출력신호 및 상기 제1출력신호를 논리곱하여 상기 테스트모드를 인에이블시키는 제3출력신호를 발생하는 제2논리수단을 구비하는 것을 특징으로 한다.The mode selection circuit of the microcontroller according to the present invention for achieving the above object, the first logic means for ANDing the test signal input through the test pin and the reset signal input through the reset pin and inverts the result; A counter for generating a first output signal and a second output signal for enabling the diagnostic mode in response to the output signal of the first logic means and the reset signal, delay means for delaying the first output signal, and the delay And second logic means for generating a third output signal for enabling the test mode by ANDing the output signal of the means and the first output signal.

바람직한 실시예에 의하면, 상기 카운터는, 상기 제1논리수단의 출력신호를 반전시키는 반전수단과, 상기 반전수단의 출력신호 및 상기 제1논리수단의 출력신호에 응답하여 상기 제1출력신호를 출력하고 상기 리셋 신호에 응답하여 상기 제1출력신호를 리셋시키는 제1토글 플립플럽과, 상기 제1출력신호 및 상기 제1출력신호의 반전 출력신호에 응답하여 상기 제2출력신호를 출력하고 상기 리셋 신호에 응답하여 상기 제2출력신호를 리셋시키는 제2토글 플립플럽을 구비한다.According to a preferred embodiment, the counter outputs the first output signal in response to an inverting means for inverting the output signal of the first logic means, an output signal of the inverting means and an output signal of the first logic means. And a first toggle flip flop for resetting the first output signal in response to the reset signal, and outputting the second output signal in response to the inverted output signal of the first output signal and the first output signal and resetting the first output signal. And a second toggle flip flop for resetting the second output signal in response to the signal.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 모드 선택회로의 회로도이다.2 is a circuit diagram of a mode selection circuit according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 모드 선택회로는, 제1논리수단(ND1)과, 카운터(2a)와, 지연수단(2b), 및 제2논리수단(AND1)을 구비한다. 좀더 상세히 설명하면, 상기 제1논리수단(ND1)은 테스트핀을 통해 입력되는 테스트 신호(TSTPIN) 및 리셋핀을 통해 입력되는 리셋 신호(RESETB)를 논리곱하고 그 결과를 반전시킨다. 상기 리셋핀은 도시되지 않은 마이크로 콘트로러 내부의 모든 레지스터를 초기화시키기 위한 리셋 신호(RESETB)를 입력시키는 핀으로서, 이는 마이크로 콘트롤러에 이미 존재하는 핀이며 본 발명을 위해 추가되는 핀이 아니다. 상기 카운터(2a)는 상기 제1논리수단(ND1)의 출력신호 및 상기 리셋 신호(RESETB)에 응답하여 제1출력신호(TS) 및 제2출력신호(DIAGEN)을 발생한다. 상기 지연수단(2b)는 상기 제1출력신호(TS)를 지연시키고, 상기 제2논리수단(AND1)은 상기 지연수단(2b)의 출력신호(TSD) 및 상기 제1출력신호(TS)를 논리곱하여 제3출력신호(TSTEN)을 발생한다. 상기 카운터(2a)는, 상기 제1논리수단(ND1)의 출력신호를 반전시키는 반전수단(INV4)와, 상기 반전수단(INV4)의 출력신호 및 상기 제1논리수단(ND1)의 출력신호에 응답하여 상기 제1출력신호(TS)를 출력하고 상기 리셋 신호(RESETB)에 응답하여 상기 제1출력신호(TS)를 리셋시키는 제1토글 플립플럽(FF1)과, 상기 제1출력신호(TS) 및 상기 제1출력신호의 반전 출력신호(TSB)에 응답하여 상기 제2출력신호(DIAGEN)을 출력하고 상기 리셋 신호(RESETB)에 응답하여 상기 제2출력신호(DIAGEN)을 리셋시키는 제2토글 플립플럽(FF2)로 구성된다. 여기에서는 상기 제1논리수단(ND1)이 낸드게이트로 구성되고 상기 제2논리수단(AND1)은 앤드게이트로 구성되며 상기 반전수단(INV4)는 인버터로 구성된 경우가 도시되어 있으며 필요에 따라 다른 논리게이트로 구성될 수 있다. 또한 상기 지연수단(2b)는 여러 가지 형태로 구성될 수 있으며, 여기에서는 4개의 인버터(INV5,INV6,INV7,INV8)과 상기 각 인버터의 출력단과 접지전압(VSS) 사이에 접속되는 커패시터(C1,C2,C3,C4)로 구성된 경우가 도시되어 있다.Referring to Fig. 2, the mode selection circuit of the present invention includes a first logic means ND1, a counter 2a, a delay means 2b, and a second logic means AND1. In more detail, the first logic means ND1 multiplies the test signal TSTPIN input through the test pin and the reset signal RESETB input through the reset pin and inverts the result. The reset pin is a pin for inputting a reset signal (RESETB) for initializing all registers in the microcontroller (not shown), which is a pin that already exists in the microcontroller and is not added to the present invention. The counter 2a generates a first output signal TS and a second output signal DIAGEN in response to the output signal of the first logic means ND1 and the reset signal RESETB. The delay means 2b delays the first output signal TS, and the second logic means AND1 outputs the output signal TSD and the first output signal TS of the delay means 2b. Logically multiply to generate a third output signal TSTEN. The counter 2a includes inverting means INV4 for inverting the output signal of the first logic means ND1, an output signal of the inverting means INV4, and an output signal of the first logic means ND1. A first toggle flip-flop FF1 for outputting the first output signal TS in response and resetting the first output signal TS in response to the reset signal RESETB, and the first output signal TS And a second outputting the second output signal DIAGEN in response to the inverted output signal TSB of the first output signal and resetting the second output signal DIAGEN in response to the reset signal RESETB. It consists of a toggle flip flop (FF2). In this case, the first logic means ND1 is configured as a NAND gate, the second logic means AND1 is configured as an AND gate, and the inverting means INV4 is configured as an inverter. It can be configured as a gate. In addition, the delay means 2b may be configured in various forms, in which the four inverters INV5, INV6, INV7, INV8 and the capacitor C1 connected between the output terminal of each inverter and the ground voltage VSS. A case consisting of C2, C3, and C4 is shown.

도 3은 테스트 모드시 도 2에 도시된 본 발명에 따른 모드 선택회로의 동작 타이밍도이다.3 is an operation timing diagram of a mode selection circuit according to the present invention shown in FIG. 2 in a test mode.

도 3을 참조하여 테스트 모드시 도 2에 도시된 모드 선택회로의 동작과 마이크로 콘트롤러의 테스트 모드가 선택되는 경우를 설명하겠다. 먼저 리셋 핀에 논리로우가 인가되면 리셋 신호(RESETB)가 논리로우가 되어 제1논리수단(ND1)의 출력노드(n4)의 신호가 논리하이가 되고 또한 카운터(2a)에서 발생되는 제1출력신호(TS) 및 제2출력신호(DIAGEN), 지연수단(2b)의 출력신호(TSD), 제2논리수단(AND1)에서 발생되는 제3출력신호(TSTEN)은 모두 논리로우로 초기화된다. 이후 테스트 모드를 선택하기 위해서는 상기 리셋 신호(RESETB)가 논리하이가 된 후 소정의 시간 후에 테스트 핀에 VCC, 즉 논리하이를 인가한다. 따라서 상기 테스트 핀을 통해 입력되는 테스트 신호(TSTPIN)이 논리하이가 되면, 상기 제1논리수단(ND1)의 출력노드(n4)의 신호는 논리로우가 되고 이에 따라 상기 제1출력신호(TS)가 논리하이가 되며 상기 제2출력신호(DIAGEN)은 계속 논리로우를 유지한다. 또한 상기 지연수단(2b)의 출력신호(TSD)는 소정의 지연시간 후에 논리하이가 되고 이에 따라 상기 제3출력신호(TSTEN)가 논리하이가 된다. 따라서 논리로우 값을 갖는 상기 제2출력신호(DIAGEN)과 논리하이 값을 갖는 상기 제3출력신호(TSTEN)에 의해 도시되지 않은 마이크로 콘트롤러 내부회로가 테스트 모드로 진입하게 된다.The operation of the mode selection circuit and the test mode of the microcontroller shown in FIG. 2 in the test mode will be described with reference to FIG. 3. First, when a logic low is applied to the reset pin, the reset signal RESETB becomes logic low so that the signal of the output node n4 of the first logic means ND1 becomes logic high, and the first output generated by the counter 2a. The signal TS, the second output signal DIAGEN, the output signal TSD of the delay means 2b, and the third output signal TSTEN generated by the second logic means AND1 are all initialized to logic low. Thereafter, to select the test mode, VCC, that is, logic high is applied to the test pin after a predetermined time after the reset signal RESETB becomes logic high. Therefore, when the test signal TSTPIN input through the test pin becomes logic high, the signal of the output node n4 of the first logic means ND1 becomes logic low and accordingly the first output signal TS Becomes logic high and the second output signal DIAGEN continues to be logic low. In addition, the output signal TSD of the delay means 2b becomes logic high after a predetermined delay time, and thus the third output signal TSTEN becomes logic high. Therefore, the microcontroller internal circuit, not shown, enters the test mode by the second output signal DIAGEN having a logic low value and the third output signal TSTEN having a logic high value.

도 4는 런 모드시 도 2에 도시된 본 발명에 따른 모드 선택회로의 동작 타이밍도이다.4 is an operation timing diagram of the mode selection circuit according to the present invention shown in FIG. 2 in the run mode.

도 4를 참조하여 런 모드시 도 2에 도시된 모드 선택회로의 동작과 마이크로 콘트롤러의 런 모드가 선택되는 경우를 설명하면 다음과 같다. 상술한 바와 같이 상기 리셋 신호(RESETB)가 논리로우가 되어 상기 제1출력신호(TS) 및 제2출력신호(DIAGEN), 상기 지연수단(2b)의 출력신호(TSD), 상기 제3출력신호(TSTEN)이 모두 논리로우로 초기화된 이후, 런 모드로 진입하기 위해서는 테스트 핀에 VSS, 즉 논리로우를 인가한다. 따라서 상기 테스트 핀을 통해 입력되는 테스트 신호(TSTPIN)이 논리로우가 되면, 상기 제1논리수단(ND1)의 출력노드(n4)의 신호는 논리하이가 되고 이에 따라 상기 제1출력신호(TS) 및 상기 제2출력신호(DIAGEN)은 계속 논리로우를 유지하며 또한 상기 제3출력신호(TSTEN)도 논리로우를 계속 유지한다. 따라서 모두 논리로우 값을 갖는 상기 제2출력신호(DIAGEN) 및 제3출력신호(TSTEN)에 의해 도시되지 않은 마이크로 콘트롤러 내부회로가 런 모드로 진입하게 된다.Referring to FIG. 4, the operation of the mode selection circuit and the run mode of the microcontroller shown in FIG. 2 are selected in the run mode will be described below. As described above, the reset signal RESETB becomes logic low, so that the first output signal TS and the second output signal DIAGEN, the output signal TSD of the delay means 2b, and the third output signal. After (TSTEN) is all initialized to logic low, VSS, or logic low, is applied to the test pin to enter run mode. Therefore, when the test signal TSTPIN input through the test pin becomes logic low, the signal of the output node n4 of the first logic means ND1 becomes logic high and accordingly the first output signal TS And the second output signal DIAGEN continues to maintain a logic low, and the third output signal TSTEN also maintains a logic low. Accordingly, the microcontroller internal circuit, not shown by the second output signal DIAGEN and the third output signal TSTEN having both logic low values, enters the run mode.

도 5는 진단 모드시 도 2에 도시된 본 발명에 따른 모드 선택회로의 동작 타이밍도이다.5 is an operation timing diagram of the mode selection circuit according to the present invention shown in FIG. 2 in the diagnostic mode.

도 5를 참조하여 진단 모드시 도 2에 도시된 모드 선택회로의 동작과 마이크로 콘트롤러의 진단 모드가 선택되는 경우를 설명하면 다음과 같다. 상술한 바와 같이 상기 리셋 신호(RESETB)가 논리로우가 되어 상기 제1출력신호(TS) 및 제2출력신호(DIAGEN), 상기 지연수단(2b)의 출력신호(TSD), 상기 제3출력신호(TSTEN)이 모두 논리로우로 초기화된 이후, 진단 모드로 진입하기 위해서는 도 5에 도시된 바와 같이 테스트 핀을 통해 논리로우→논리하이→논리로우→논리하이로 순차적으로 변환되는 테스트 신호(TSTPIN)을 인가한다. 이에 따라 카운터(2a)에서 발생되는 제1출력신호(TS)는 상기 테스트 신호(TSTPIN)이 변환되는 구간에서 논리하이값을 갖는 펄스 신호가 되며 상기 카운터(2a)에서 발생되는 제2출력신호(DIAGEN)은 상기 제1출력신호(TS)가 논리하이에서 논리로우로 토글링할 때 논리하이가 된다. 또한 상기 지연수단(2b)의 출력신호(TSD)는 상기 제1출력신호(TS)가 지연된 신호이므로(상기 TS의 하이 구간과 상기 TSD의 하이 구간이 겹치지 않을 만큼 상기 지연수단(2b)에서 상기 TS가 지연된다.) 이에 따라 상기 제3출력신호(TSTEN)는 논리로우가 된다. 따라서 논리하이 값을 갖는 상기 제2출력신호(DIAGEN)과 논리로우 값을 갖는 상기 제3출력신호(TSTEN)에 의해 도시되지 않은 마이크로 콘트롤러 내부회로가 진단 모드로 진입하게 된다.Referring to FIG. 5, the operation of the mode selection circuit and the diagnosis mode of the microcontroller shown in FIG. 2 in the diagnostic mode will be described below. As described above, the reset signal RESETB becomes logic low, so that the first output signal TS and the second output signal DIAGEN, the output signal TSD of the delay means 2b, and the third output signal. After all of the TSTENs are initialized to logic low, a test signal TSTPIN is sequentially converted from logic low to logic high to logic low through a test pin to enter the diagnostic mode as shown in FIG. 5. Is applied. Accordingly, the first output signal TS generated by the counter 2a becomes a pulse signal having a logic high value in a section in which the test signal TSTPIN is converted, and the second output signal TS generated by the counter 2a is generated. DIAGEN) becomes logic high when the first output signal TS toggles from logic high to logic low. In addition, since the output signal TSD of the delay means 2b is a signal from which the first output signal TS is delayed (the high means of the TS and the high period of the TSD do not overlap so that the delay means of the delay means 2b). TS is delayed.) Accordingly, the third output signal TSTEN becomes logic low. Accordingly, the microcontroller internal circuit not shown by the second output signal DIAGEN having a logic high value and the third output signal TSTEN having a logic low value enters a diagnostic mode.

따라서 본 발명에 따른 모드 선택회로를 마이크로 콘르롤러에 채용하면, 모드 선택회로에 포함되어 있는 카운터의 동작에 의하여, 고전압을 사용하지 않고 접지전압(VSS)와 전원공급전압(VDD)만을 사용하여 마이크로 콘트롤러의 각 모드를 선택할 수 있는 장점이 있다.Therefore, when the mode selection circuit according to the present invention is employed in the microcontroller, the microcontroller uses only the ground voltage VSS and the power supply voltage VDD without using a high voltage by the operation of the counter included in the mode selection circuit. The advantage is that each mode of the controller can be selected.

Claims

In the mode selection circuit of the microcontroller which enables any one of the normal mode, the test mode, and the diagnostic mode of the microcontroller, the test signal inputted through the test pin and the reset signal inputted through the reset pin are multiplied and the result is obtained. A first logic means for inverting a counter, a counter for generating a second output signal for enabling a first output signal and the diagnostic mode in response to an output signal of the first logic means and the reset signal, and receiving the first output signal. Delay means for delaying, and second logic means for generating a third output signal for enabling the test mode by ANDing the output signal of the delay means and the first output signal. Circuit.

2. The counter of claim 1, wherein the counter outputs the first output signal in response to inverting means for inverting an output signal of the first logic means, an output signal of the inverting means, and an output signal of the first logic means. And a first toggle flip flop for resetting the first output signal in response to the reset signal, and outputting the second output signal in response to the inverted output signal of the first output signal and the first output signal and resetting the first output signal. And a second toggle flip flop for resetting the second output signal in response to the signal.

2. The mode selection circuit of claim 1, wherein the first, second, and third output signals are reset to a logic low when the reset signal is a logic low.