KR100222435B1 - Method for manufacturing layer for use in semiconductor device - Google Patents

Method for manufacturing layer for use in semiconductor device Download PDF

Info

Publication number
KR100222435B1
KR100222435B1 KR1019960033621A KR19960033621A KR100222435B1 KR 100222435 B1 KR100222435 B1 KR 100222435B1 KR 1019960033621 A KR1019960033621 A KR 1019960033621A KR 19960033621 A KR19960033621 A KR 19960033621A KR 100222435 B1 KR100222435 B1 KR 100222435B1
Authority
KR
South Korea
Prior art keywords
film
active layer
impurity ions
substrate
insulating film
Prior art date
Application number
KR1019960033621A
Other languages
Korean (ko)
Other versions
KR19980014588A (en
Inventor
한민구
민병혁
유준석
전재홍
박철민
Original Assignee
한민구
민병혁
유준석
전재홍
박철민
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한민구, 민병혁, 유준석, 전재홍, 박철민 filed Critical 한민구
Priority to KR1019960033621A priority Critical patent/KR100222435B1/en
Publication of KR19980014588A publication Critical patent/KR19980014588A/en
Application granted granted Critical
Publication of KR100222435B1 publication Critical patent/KR100222435B1/en

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

반도체 소자를 제작할 수 있도록 기판상부에 활성층 및 화합물 막을 제조하는 고상한 방법은, 상기 기판위에 비정질 실리콘 막을 형성하는 단계와, 상기 비정질 실리콘 막의 상부표면에서 설정된 깊이까지의 내부로 불순물 이온을 주입하는 단계와, 상기 상부표면에 설정된 에너지 밀도를 가지는 빔을 전면적으로 주사함에 의해 상기 비정질 실리콘의 막내에 불순물 이온이 대체로 주입되지 않은 하부영역을 폴리 실리콘 막으로 변화되게 하는 동시에 상기 비정질 실리콘의 막내에 불순물 이온이 주입된 대체로 상부표면 근방의 영역을 상기 불순물 이온과 관련된 화합물 막으로 변화되게 하여 상기 폴리 실리콘 막을 활성층으로서 상기 불순물 이온과 관련된 화합물 막을 상기 화합물 절연막으로서 형성하는 단계를 가진다.The noble method of manufacturing an active layer and a compound film on a substrate to fabricate a semiconductor device comprises the steps of forming an amorphous silicon film on the substrate, implanting impurity ions into the interior from an upper surface of the amorphous silicon film to a set depth; By scanning a beam having an energy density set on the upper surface, the lower region where impurity ions are not generally implanted in the amorphous silicon film is changed into a polysilicon film and at the same time, impurity ions are deposited in the amorphous silicon film. And implanting a region near the upper surface into a compound film related to the impurity ions, thereby forming the polysilicon film as an active layer, and forming a compound film related to the impurity ions as the compound insulating film.

Description

반도체 소자용 막 제조방법{METHOD FOR MANUFACTURING LAYER FOR USE IN SEMICONDUCTOR DEVICE}METHODS FOR MANUFACTURING LAYER FOR USE IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자용 막 제조방법에 관한 것으로, 특히 반도체 소자를 제작할 수 있도록 기판상부에 활성층 및 화합물 막을 간단한 공정으로 쉽게 제조할 수 있는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device film, and more particularly, to a method for easily manufacturing an active layer and a compound film on a substrate so as to fabricate a semiconductor device.

반도체 소자를 제조하기 위해 기판상부의 활성층으로서는 통상적으로 다결정인 폴리 실리콘이 비정질 실리콘의 특성보다 우수하여 보다 많이 사용된다.As the active layer on the substrate for manufacturing a semiconductor device, polysilicon, which is usually polycrystalline, is superior to that of amorphous silicon and is used more.

최근에, 통신의 신 세기가 전망되면서 고 정세 시스템(HDS: High Definition System)의 개발사업에 관심이 집중되고 있는데 이 분야에 사용되는 소자들의 반도체 재료로서 폴리 실리콘이 주목되고 있는 실정이다. HDS 는 정보의 포착, 처리 및 송신, 수신 및 반영 등 방대한 분야들을 포괄한다. HDS에 수반되어야 할 첨단기술들은 연쇄적으로 우주항공, 군사, 교육, 의학 등 제분야에 새로운 고가 두뇌 상품들을 제작 및 개발하는 데에 재활용될 조짐이다.Recently, as the new century of communication is expected, attention is focused on the development of high definition systems (HDS), and polysilicon is attracting attention as a semiconductor material of devices used in this field. HDS covers a wide range of fields, including capturing, processing and transmitting information, receiving and reflecting information. The cutting-edge technologies that must accompany HDS will be recycled in a series of ways to create and develop new high-end brain products for aerospace, military, education and medicine.

디스플레이(Display) 분야의 개발사업은 상술한 HDS의 구심점들중의 하나를 이룬다. 그러한 첨단기술은 휴대용 컴퓨터, 워크스테이션(Workstation), 및 HDTV(High Definition Television;고화질 텔레비젼)에 직결됨으로서 시장성의 전망이 밝은 편이다. 디스플레이 기술의 주류는 박막내의 트랜지스터와 액정의 특성을 이용한 박막 트랜지스터(TFT:Thin Film Transistor)-LCD(LCD:Liquid Crystal Display)로 촛점이 맞추어지는 경향이 농후하다.The development project in the field of display forms one of the core points of the above-described HDS. Such advanced technologies have a bright market prospect because they are directly connected to portable computers, workstations, and high definition televisions (HDTVs). The mainstream display technology tends to be focused on thin film transistors (TFTs) -liquid crystal displays (LCDs) using the characteristics of transistors and liquid crystals in thin films.

이미 일본은 비정질 실리콘의 박막 트랜지스터(Amorphous Silicon TFT)를 이용한 TFT-LCD 기술개발을 이미 달성하여 양산단계에 돌입하는 실정이다. 최근에 이루어진 일본의 샤프(SHARP)사와 미국의 IBM사간의 협상이 이를 단적으로 입증해주고 있다. 국내의 관련업체들에서도 비정질 실리콘 TFT공정기술을 도입하여 계속 발전을 해나가는 과정에 있다. 국내의 관련업체들은 랩탑이나 노트북 컴퓨터등과 같은 휴대용 컴퓨터의 평판 디스플레이(Flat Panel Display)에 비정질 실리콘 TFT공정기술을 우선적으로 적용하면서 아울러 HDTV용 디스플레이에 필요한 기술을 축적해 나가는 추세이다. 한편, 다결정 실리콘 박막내의 트랜지스터 (예를들면, Poly-Silicon TFT)에 관한 사업적 관심이 날로 증가하고 있음이 현 실정이다. 그 이유로서 폴리실리콘 TFT 는 비정질 실리콘 TFT에 비하여 여러가지 우월한 성능을 보유하고 있기 때문이다. 특히, 고속동작과 CMOS 가능성은 집적화된 구동회로공정을 달성하게 하는데, 그 것은 곧 디스플레이 판넬 제작단의 감소를 의미하며, 공정의 수율을 향상시키고 시스템 조립의 단가를 낮출 수 있게 한다. 또한, 고속 이동도에 수반되는 풍부한 전류량은 그레이-스케일 풀 칼라(Grey-Scale Full Color) 영상을 제공하여 디스플레이되는 화질을 향상시킨다.Japan has already developed TFT-LCD technology using amorphous silicon TFT and is in mass production. The recent negotiations between SHARP in Japan and IBM in the US prove this. Domestic related companies are also in the process of developing by introducing amorphous silicon TFT process technology. Domestic related companies prefer to apply amorphous silicon TFT process technology to flat panel displays of portable computers such as laptops and notebook computers, while accumulating the necessary technology for HDTV displays. On the other hand, business interest in transistors (eg, poly-silicon TFTs) in polycrystalline silicon thin films is increasing day by day. This is because the polysilicon TFT has various superior performances compared to the amorphous silicon TFT. In particular, high-speed operation and CMOS possibilities enable integrated drive circuit processing, which means less display panel fabrication steps, resulting in higher process yields and lower system assembly costs. In addition, the abundant amount of current accompanying high mobility provides gray-scale full color images to improve the displayed image quality.

이와 같이, 다결정인 폴리실리콘 TFT 가 비정질 실리콘 TFT에 비하여 여러가지 우월한 성능을 보유함에도 불구하고 개발의 속도가 늦은 이유는 비정질 실리콘 TFT에 비해 막대한 제조설비를 필요로 하기 때문이다. 그렇지만, 폴리실리콘 TFT 의 본질적 장점 때문에 소자의 구조에 대한 연구와 제조설비의 투자가 점차로 늘어나는 실정이다.As described above, the polysilicon TFT, which is a polycrystalline TFT, has various superior performances compared to the amorphous silicon TFT, but the development speed is slow because it requires enormous manufacturing equipment as compared to the amorphous silicon TFT. However, due to the intrinsic advantages of polysilicon TFTs, research on the structure of devices and investment in manufacturing facilities have been gradually increasing.

상술한 바와 같이, 폴리 실리콘 TFT(Polycrystalline Silicon Thin Film Transistors)는 액티브 매트릭스 액정표시(active matrix liquid crystal displays:AMLCDs)분야 즉, 디스플레이 분야에 광범위하게 사용되고 있음을 알 수있다.As described above, it can be seen that polycrystalline TFTs (Polycrystalline Silicon Thin Film Transistors) are widely used in active matrix liquid crystal displays (AMLCDs), that is, display fields.

그런데, 그러한 폴리 실리콘 TFT를 제조하기 위해서는 기판상부에 활성층(폴리 실리콘 막) 및 화합물 막(주로 산화막)을 만드는 작업이 기본적으로 수반되어져야 한다. 이러한 작업의 하나로서 CVD(Chemical Vapor Deposition)에 의한 산화는 비교적 저온에서 제조되는 폴리 실리콘 TFT 소자의 게이트 절연막을 제조하기 위해 통상적으로 채용된다. 폴리 실리콘 TFT에 대한 산화는 낮은 누설전류, 높은 유전강도, 및 폴리 실리콘층과의 양호한 인터페이스(계면)를 가지기 위해 요구되어지는 공정이다. 게이트 절연막을 만드는 작업 외에도, 폴리 실리콘 활성층의 결정화는 또 다른 중요한 사안이다. 펄스 엑사이머 레이저 조사에 의한 결정화법은 저렴한 유리기판상에 폴리 실리콘 TFT를 제조하기 위한 유망한 수단으로 사용될 수 있다. 그렇지만, 이 엑사이머 레이저에 의해 결정화된 폴리 실리콘층의 표면 거칠기는 펄스 레이저 에너지 밀도가 증가하는 만큼 더 거칠게 되고, CVD산화에 의해 나타나게 되는 특성, 예를들면 누설전류나 절연파괴특성인 브레이크 다운 전계특성들은 고성능의 폴리 실리콘 TFT소자용의 특성으로서는 바람직하지 않다. 따라서, 폴리 실리콘의 활성층은 평탄한 표면 거칠기 및 양호한 전기적 특성을 가질 것이 요구되고, 산화막은 상기 폴리 실리콘 활성층과 양호한 인터페이스를 가지도록 고품질이 되어야 할 필요가 있다.By the way, in order to manufacture such a polysilicon TFT, the work of making an active layer (polysilicon film) and a compound film (mainly an oxide film) on the substrate must basically be accompanied. As one of these operations, oxidation by chemical vapor deposition (CVD) is conventionally employed to produce a gate insulating film of a polysilicon TFT device manufactured at a relatively low temperature. Oxidation for polysilicon TFTs is a process that is required to have low leakage current, high dielectric strength, and good interface (interface) with the polysilicon layer. In addition to making the gate insulating film, crystallization of the polysilicon active layer is another important issue. Crystallization by pulsed excimer laser irradiation can be used as a promising means for producing polysilicon TFTs on inexpensive glass substrates. However, the surface roughness of the polysilicon layer crystallized by this excimer laser becomes rougher as the pulse laser energy density increases, and breakdown, which is a characteristic that is exhibited by CVD oxidation, for example, leakage current or breakdown characteristics The electric field characteristics are undesirable as characteristics for high performance polysilicon TFT elements. Therefore, the active layer of polysilicon is required to have flat surface roughness and good electrical properties, and the oxide film needs to be of high quality so as to have a good interface with the polysilicon active layer.

종래에는 기판상에 비정질인 아몰퍼스 실리콘을 증착 후 이를 폴리 실리콘 층으로 만들기 위해 600도씨 이상의 고온공정을 이용하여 어닐링을 하였다. 그리고 나서 그 위에 상압 화학기상증착을 통해 폴리 실리콘 층 상부에 게이트 산화막을 형성하였다. 따라서, 고온 공정에 의해 폴리 실리콘의 활성층은 평탄한 표면 거칠기 를 얻는 것이 힘들었고, 또한, 양호한 전기적 특성을 가지지 못하였다. 더구나, 기판상부에 활성층(폴리 실리콘 막) 및 화합물 막(주로 산화막)을 만드는 작업을 2회의 공정을 순서대로 수행하여 완성하므로, 막 제조공정의 완성시 까지 상당한 시간이 걸리는 문제가 있다.Conventionally, an amorphous amorphous silicon is deposited on a substrate and then annealed using a high temperature process of 600 ° C. or higher to make it into a polysilicon layer. Then, a gate oxide film was formed on the polysilicon layer through atmospheric chemical vapor deposition. Therefore, it was difficult to obtain flat surface roughness of the active layer of polysilicon by the high temperature process, and also did not have good electrical properties. Moreover, since the process of making an active layer (polysilicon film) and a compound film (mainly an oxide film) on the substrate is completed by performing two steps in order, there is a problem that it takes a considerable time to complete the film production process.

따라서, 본 발명의 목적은 반도체 소자를 제작할 수 있도록 기판상부에 활성층 및 화합물 막을 간단한 공정으로 쉽게 제조할 수 있는 방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a method for easily manufacturing an active layer and a compound film on a substrate so as to fabricate a semiconductor device.

본 발명의 다른 목적은 기판상부에 활성층 및 화합물 막을 간단한 공정으로 동시에 제조할 수 있는 방법을 제공함에 있다.Another object of the present invention is to provide a method for simultaneously producing an active layer and a compound film on a substrate in a simple process.

본 발명의 또 다른 목적은 기판상부에 형성되는 활성층과 화합물 막간에 양호한 인터페이스가 얻어지도록 활성층 상부의 표면 거칠기를 적게 할 수 있는 방법을 제공함에 있다.It is still another object of the present invention to provide a method for reducing the surface roughness on the top of the active layer so that a good interface is obtained between the active layer formed on the substrate and the compound film.

도 1 내지 도 3은 본 발명의 일실시예에 따라 기판상부에 활성층 및 화합물 막을 제조하는 방법을 차례로 보여주는 제조 공정의 단면도들.1 to 3 are cross-sectional views of a manufacturing process sequentially showing a method of manufacturing an active layer and a compound film on a substrate according to an embodiment of the present invention.

도 4는 레이저 에너지의 밀도의 변화에 따른 제3도의 활성층과 화합물막간의 계면 거칠기의 변화를 보여주는 그래프도.4 is a graph showing a change in the interface roughness between the active layer and the compound film of FIG. 3 according to the change of the density of laser energy.

도 5는 본 발명의 일실시예에 따라 제조된 산화막의 브레이크 다운 전계를 통상의 방법으로 제조된 산화막의 그 것과 비교하여 나타낸 그래프도.5 is a graph showing breakdown electric fields of oxide films prepared according to one embodiment of the present invention in comparison with those of oxide films produced by conventional methods.

상기의 목적을 달성하기 위하여, 반도체 소자를 제작할 수 있도록 기판상부에 활성층 및 화합물 절연막을 제조하는 방법은: 상기 기판위에 상기 활성층 및 화합물 절연막의 재질이 될 반도체 막을 형성하는 단계와;In order to achieve the above object, a method of manufacturing an active layer and a compound insulating film on the substrate to manufacture a semiconductor device comprising the steps of: forming a semiconductor film on the substrate to be a material of the active layer and the compound insulating film;

상기 반도체 막의 상부표면에서 설정된 깊이까지의 내부로 상기 화합물 절연막의 성분을 이룰 불순물 이온을 이온주입법으로써 이온주입하는 단계와;Ion implanting impurity ions which form a component of the compound insulating film into the depth up to a set depth from an upper surface of the semiconductor film by an ion implantation method;

상기 상부표면에 설정된 에너지 밀도를 가지는 레이저 빔을 전면적으로 조사함에 의해, 상기 반도체 막내에 불순물 이온이 대체로 주입되지 않은 하부영역의 전기적 특성을 변화되게 하는 동시에 상기 반도체 막내에 상기 불순물 이온이 주입된 대체로 상부표면 근방의 영역을 상기 불순물 이온과 관련된 화합물 절연막으로 변화되게 하여, 상기 전기적 특성이 변화된 하부영역을 상기 반도체 소자의 활성층으로서 상기 불순물 이온과 관련된 화합물 절연막을 상기 화합물 절연막으로서 동시에 형성되게 하는 단계를 가짐을 특징으로 한다.By irradiating the laser beam having the energy density set on the upper surface in full, the electrical characteristics of the lower region where impurity ions are not generally injected into the semiconductor film are changed, and the impurity ions are generally injected into the semiconductor film. Causing the region near the upper surface to be changed into the compound insulating film associated with the impurity ions, and simultaneously forming the lower region with the changed electrical properties as the active layer of the semiconductor element as the compound insulating film as the compound insulating film. It is characterized by having.

이하에서는 본 발명의 바람직한 일 실시예에 따른 막 제조방법이 첨부된 도면과 함께 설명될 것이다. 첨부된 도면들내에서 서로 동일한 기능을 가지는 영역 또는 부분은 이해의 편의를 위해서 동일 내지 유사한 참조부호로 라벨링된다. 다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다. 또한, 본 분야에 너무나 잘 알려진 재질의 기본적 물성 및 전기적 특성, 그리고 동작들은 본 발명의 요지를 모호하지 않게 하기 위해 상세히 설명하지 않는다.Hereinafter, a method for manufacturing a film according to a preferred embodiment of the present invention will be described with the accompanying drawings. Areas or parts having the same functions as each other in the accompanying drawings are labeled with the same or similar reference numerals for ease of understanding. In the following description, specific details are set forth by way of example and in detail in order to provide a more thorough understanding of the present invention. However, for those skilled in the art, the present invention may be practiced only by the above description without these details. In addition, the basic physical and electrical properties, and operations of materials so well known in the art are not described in detail in order not to obscure the subject matter of the present invention.

상기한 본 발명의 막은 응용면에서 박막 트랜지스터 뿐 만 아니라 일반적인 모스(MOS)트랜지스터에도 적용가능하다. 또한, 불순물 이온의 주입에 따라 다양한 화합물 막이 제조될 수 있으며, 동일기판상에 엔형 및 피형 트랜지스터가 함께 형성되는 씨모스(CMOS)구조 또는 전력용 트랜지스터에도 적용될 수 있다.The film of the present invention described above can be applied not only to thin film transistors but also to general MOS transistors in view of application. In addition, various compound films may be manufactured by implantation of impurity ions, and may be applied to CMOS or power transistors in which N-type and P-type transistors are formed on the same substrate.

따라서, 이하의 설명에서는 본 발명의 바람직한 일 실시예가 박막 트랜지스터의 소자의 막에 대하여 한정되고 첨부된 도면을 위주로 예를들어 설명될 것이다.Therefore, in the following description, a preferred embodiment of the present invention is limited to the film of the device of the thin film transistor and will be described by way of example with reference to the accompanying drawings.

도 1 내지 도 3에는 본 발명의 일실시예에 따라 기판상부에 활성층 및 화합물 막을 제조하는 방법을 차례로 보여주는 제조 공정의 단면도들이 공정의 순서대로 도시된다. 이하에서 설명될 공정들의 순서에 따르면, 게이트 산화막의 형성과 폴리 실리콘 활성층의 결정화가 동시에 이루어짐을 알 수 있게 될 것이다. 제시된 방법의 일실시예에 따른 제조순서는 이하에서 예를들어 설명된다.1 to 3 are cross-sectional views of a manufacturing process sequentially showing a method of manufacturing an active layer and a compound film on a substrate according to an embodiment of the present invention in order of the process. According to the order of processes to be described below, it will be appreciated that the formation of the gate oxide film and the crystallization of the polysilicon active layer are simultaneously performed. The manufacturing sequence according to one embodiment of the presented method is described by way of example below.

먼저, 도 1을 참조하면, 유리기판 또는 실리콘 웨이퍼 2의 상부에 비정질 실리콘 막 4이 형성된 후, 이온주입이 행하여지는 것이 나타난다. 상기 비정질 실리콘 막 4은 상기 약 550도씨에서 LPCVD에 의해 형성되는데 이 경우에 약 3000옹스트롱의 두께로 증착하는 것이 바람직하다. 이어서, 상기 증착된 비정질 실리콘 막 4내에 5*1017cm-2농도의 산소 이온을 주입 에너지 10KeV로 주입한다. 그러면, 상기 막4의 상부표면에서 설정된 깊이까지의 내부로 불순물 이온인 산소가 주입된다.First, referring to FIG. 1, after the amorphous silicon film 4 is formed on the glass substrate or the silicon wafer 2, it is shown that ion implantation is performed. The amorphous silicon film 4 is formed by LPCVD at about 550 degrees Celsius, in which case it is desirable to deposit at a thickness of about 3000 Angstroms. Subsequently, 5 * 10 17 cm -2 concentration of oxygen ions is implanted into the deposited energy 10KeV into the deposited amorphous silicon film 4. Then, oxygen, which is impurity ions, is injected into the depth from the upper surface of the film 4 to the set depth.

도 2의 공정에서 엑사이머 레이저의 레이저 방출을 에너지 밀도 254mJ/cm2- 371mJ/cm2범위로 하여 상기 이온 주입된 비정질 실리콘 막 4에 전면적으로 조사하는 작업이 수행된다. 이에 따라 상기 비정질 실리콘 막 4내의 대체로 표면근방 영역 41은 제3도에서의 산화막 41S으로 변화되고 그 하부영역 40은 폴리실리콘 막 40P 으로 변화된다. 왜냐하면, 상기 주입된 산소이온은 상기 비정질 실리콘 막 4의 대체로 표면 근방 41에 위치되어 있기 때문에 표면근방의 영역내에 있는 산소이온들은 상기 조사되는 레이저 빔의 에너지에 의해 여기되어 아몰퍼스 실리콘 막내의 실리콘 원자들과 반응하여 산화규소(SiO2)막을 형성한다. 또한, 상기 표면근방 영역의 하부 40에 있는 비정질 실리콘 영역은 상기 레이저 에너지에 의해 결정화되어 다결정인 폴리 실리콘 막 40P으로 변화되는 것이다. 여기서, 상기 폴리 실리콘 막 40P는 전기 전도도가 양호한 층으로 변화되므로 활성층으로서 사용되며, 상기 산화규소막은 화합물 막으로서 사용된다. 이와 같이, 상기 엑사이머 레이저 방출의 작업에 의해 산화막의 형성과 폴리 실리콘막으로의 결정화는 동시에 수행되어지므로, 제조 공정의 간소화가 달성된다. 상기한 본 실시예에서는 상기 기판위에 비정질 실리콘 막을 형성하여 산화규소막 및 폴리 실리콘 막을 얻었으나, 상기 기판위에 통상의 실리콘 막을 형성하고 질소이온을 주입한 다음 레이저 빔을 조사함에 의해 상부영역을 질화막으로서 하부영역을 전기적 특성이 변화된 활성층으로서 얻을 수 있다.In the process of FIG. 2, the laser emission of the excimer laser is irradiated to the ion implanted amorphous silicon film 4 with the energy density in the range of 254 mJ / cm 2 to 371 mJ / cm 2 . As a result, the near-surface region 41 in the amorphous silicon film 4 is changed into the oxide film 41S in FIG. 3 and the lower region 40 is changed to the polysilicon film 40P. Because the implanted oxygen ions are located approximately 41 near the surface of the amorphous silicon film 4, the oxygen ions in the region near the surface are excited by the energy of the irradiated laser beam to form silicon atoms in the amorphous silicon film. To form a silicon oxide (SiO 2) film. In addition, the amorphous silicon region in the lower 40 of the near-surface region is crystallized by the laser energy and changed into a polysilicon film 40P that is polycrystalline. Here, the polysilicon film 40P is used as an active layer because it is changed into a layer having good electrical conductivity, and the silicon oxide film is used as a compound film. In this way, the formation of the oxide film and the crystallization to the polysilicon film are simultaneously performed by the operation of the excimer laser emission, thereby simplifying the manufacturing process. In this embodiment described above, an amorphous silicon film was formed on the substrate to obtain a silicon oxide film and a polysilicon film. However, an upper region was formed as a nitride film by forming a normal silicon film on the substrate, implanting nitrogen ions, and then irradiating a laser beam. The lower region can be obtained as an active layer whose electrical properties have changed.

이하에서는 상기한 제조방법에 의해 얻어진 산화막을 LI2Ox(LASER induced implanted oxide)라고 설명의 편의상 칭한다. 도 4에는 레이저 에너지의 밀도의 변화에 따른 제3도의 활성층 40P와 화합물막 41S간의 계면 거칠기의 변화를 보여주는 그래프도가 도시된다. 여기서, 사각형의 포인트 CONV는 종래 방법에 의해 제조된 계면 거칠기를 나타낸다. 그래프를 참조하면 종래의 표면 거칠기는 약 111 옹그스토롱인데 비하여 본 실시예의 평균 표면 거칠기는 23옹그스트롱 정도이다. 원형의 포인트 P1-P4는 각기 레이저 에너지 밀도에 따른 표면 거칠기의 변화를 보여준다. 따라서, 본 실시예에 의하면 표면 거칠기가 종래에 비해 약 5배정도로 더 평탄화되므로, 누설전류나 브레이크 다운 전계등의 전기적 특성이 보다 양호하게 되는 효과가 있다.Hereinafter, the oxide film obtained by the above manufacturing method is referred to as LI 2 Ox (LASER induced implanted oxide) for convenience of explanation. 4 is a graph showing the change of the interface roughness between the active layer 40P and the compound film 41S of FIG. 3 according to the change of the density of laser energy. Here, the rectangular point CONV represents the interface roughness produced by the conventional method. Referring to the graph, the conventional surface roughness is about 111 Angstroms, whereas the average surface roughness of this embodiment is about 23 Angstroms. Circular points P1-P4 show the change in surface roughness with respect to the laser energy density, respectively. Therefore, according to the present embodiment, since the surface roughness is flattened by about five times as compared with the conventional one, there is an effect that the electrical characteristics such as leakage current or breakdown electric field become better.

도 5에는 본 발명의 일실시예에 따라 제조된 산화막의 브레이크 다운 전계를 통상의 방법으로 제조된 산화막의 그 것과 비교하여 나타낸 그래프도가 나타난다. 수평축이 전계이고 수직축이 전류의 밀도를 의미할 경우에, 라인 번호 50은 본 발명의 실시예에 의한 특성을 나타내고, 라인 번호 51은 종래의 건식 산화에 의한 특성을 나타낸다. 또한, 라인번호 52는 종래의 APCVD 산화에 의한 특성을 가리킨다.5 is a graph showing a breakdown electric field of an oxide film prepared according to an embodiment of the present invention compared with that of an oxide film produced by a conventional method. When the horizontal axis represents the electric field and the vertical axis represents the density of the current, line number 50 represents the characteristic according to the embodiment of the present invention, and line number 51 represents the characteristic by conventional dry oxidation. In addition, the line number 52 indicates the characteristic by the conventional APCVD oxidation.

상술한 바와 같은 본 발명에 따르면, 기판상부에 활성층 및 화합물 막을 간단한 공정으로 쉽게 제조할 수 있음은 물론 활성층 및 화합물 막을 동시에 제조할 수 있는 장점이 있다. 또한, 활성층과 화합물 막간에 표면 거칠기가 매우 평탄하게 되어 양호한 인터페이스를 얻으므로 제작된 소자의 전기적 특성에 대한 신뢰성을 보장하는 효과가 있다.According to the present invention as described above, the active layer and the compound film on the substrate can be easily manufactured in a simple process, as well as there is an advantage that can be simultaneously produced the active layer and the compound film. In addition, since the surface roughness is very flat between the active layer and the compound film to obtain a good interface, there is an effect of ensuring the reliability of the electrical properties of the fabricated device.

상기한 본 발명은 도면을 중심으로 예를들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다. 예를들어, 재질면에서 그래스, 사파이어, 무결정 실리콘 또는 다결정 실리콘중의 어느것을 기판으로 사용하는 것이 가능하며, 응용면에서 박막 트랜지스터 뿐 만 아니라 일반적인 모스 트랜지스터에도 적용가능하다. 또한, 불순물 이온의 주입에 따라 산화막외의 질화막 또는 타의 화합물 막을 임의로 얻을 수 있음을 밝혀둔다.Although the above-described invention has been described and limited by way of example with reference to the drawings, the same will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit of the invention. For example, it is possible to use any of grass, sapphire, amorphous silicon or polycrystalline silicon as a substrate in terms of materials, and in application, it is applicable to general MOS transistors as well as thin film transistors. It is also found that a nitride film or another compound film other than an oxide film can be obtained arbitrarily by implantation of impurity ions.

Claims (8)

(정정)반도체 소자를 제작할 수 있도록 기판상부에 활성층 및 화합물 절연막을 제조하는 방법에 있어서:In the method of manufacturing the active layer and the compound insulating film on the substrate so as to produce a (corrected) semiconductor device: 상기 기판위에 상기 활성층 및 화합물 절연막의 재질이 될 반도체 막을 형성하는 단계와;Forming a semiconductor film on the substrate to be a material of the active layer and the compound insulating film; 상기 반도체 막의 상부표면에서 설정된 깊이까지의 내부로 상기 화합물 절연막의 성분을 이룰 불순물 이온을 이온주입법으로써 이온주입하는 단계와;Ion implanting impurity ions which form a component of the compound insulating film into the depth up to a set depth from an upper surface of the semiconductor film by an ion implantation method; 상기 상부표면에 설정된 에너지 밀도를 가지는 레이저 빔을 전면적으로 조사함에 의해, 상기 반도체 막내에 불순물 이온이 대체로 주입되지 않은 하부영역의 전기적 특성을 변화되게 하는 동시에 상기 반도체 막내에 상기 불순물 이온이 주입된 대체로 상부표면 근방의 영역을 상기 불순물 이온과 관련된 화합물 절연막으로 변화되게 하여, 상기 전기적 특성이 변화된 하부영역을 상기 반도체 소자의 활성층으로서 상기 불순물 이온과 관련된 화합물 절연막을 상기 화합물 절연막으로서 동시에 형성되게 하는 단계를 가짐을 특징으로 하는 방법.By irradiating the laser beam having the energy density set on the upper surface in full, the electrical characteristics of the lower region where impurity ions are not generally injected into the semiconductor film are changed, and the impurity ions are generally injected into the semiconductor film. Causing the region near the upper surface to be changed into the compound insulating film associated with the impurity ions, and simultaneously forming the lower region with the changed electrical properties as the active layer of the semiconductor element as the compound insulating film as the compound insulating film. Characterized by having. 제1항에 있어서, 상기 불순물 이온은 산소나 질소임을 특징으로 하는 방법.The method of claim 1, wherein the impurity ions are oxygen or nitrogen. 제2항에 있어서, 상기 기판은 유리나 실리콘 재질임을 특징으로 하는 방법.The method of claim 2, wherein the substrate is made of glass or silicon. 제3항에 있어서, 상기 빔은 에너지 밀도 255mJ/cm2- 370mJ/cm2정도로 레이저 광을 방출하는 엑사이머 레이저로부터 발생됨을 특징으로 하는 방법.4. The method of claim 3 wherein the beam has an energy density 255mJ / cm 2 - Method according to claim balsaengdoem from the excimer which emits laser light so 370mJ / cm 2 laser. 제4항에 있어서, 상기 반도체 소자는 박막 트랜지스터임을 특징으로 하는 방법.The method of claim 4, wherein the semiconductor device is a thin film transistor. 제5항에 있어서, 상기 반도체 막이 비정질 실리콘 막일 경우에 상기 약 550도씨에서 LPCVD에 의해 형성되며 약 3000옹스트롱의 두께를 가짐을 특징으로 하는 방법.6. The method of claim 5, wherein the semiconductor film is formed by LPCVD at about 550 degrees C and has a thickness of about 3000 Angstroms when the silicon film is an amorphous silicon film. 제2항에 있어서, 상기 산소이온은 상기 반도체 막내에 5*1017cm-2농도로서 주입 에너지 약 10KeV로 주입됨을 특징으로 하는 방법.The method of claim 2, wherein the oxygen ion is implanted into the semiconductor film at an implantation energy of about 10 KeV at a concentration of 5 * 10 17 cm -2 . 제6항에 있어서, 상기 하부영역의 활성층은 폴리실리콘 재질로 됨을 특징으로 하는 방법.The method of claim 6, wherein the active layer of the lower region is made of polysilicon.
KR1019960033621A 1996-08-13 1996-08-13 Method for manufacturing layer for use in semiconductor device KR100222435B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960033621A KR100222435B1 (en) 1996-08-13 1996-08-13 Method for manufacturing layer for use in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960033621A KR100222435B1 (en) 1996-08-13 1996-08-13 Method for manufacturing layer for use in semiconductor device

Publications (2)

Publication Number Publication Date
KR19980014588A KR19980014588A (en) 1998-05-25
KR100222435B1 true KR100222435B1 (en) 2001-04-02

Family

ID=66250532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033621A KR100222435B1 (en) 1996-08-13 1996-08-13 Method for manufacturing layer for use in semiconductor device

Country Status (1)

Country Link
KR (1) KR100222435B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777317B2 (en) * 2001-08-29 2004-08-17 Ultratech Stepper, Inc. Method for semiconductor gate doping
KR101407652B1 (en) * 2014-03-07 2014-06-13 (주)대한중전기 A pump having buoyancy guide
KR101407653B1 (en) * 2014-03-18 2014-06-16 (주)대한중전기 a pump having buoyancy tank

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026437A (en) * 1994-12-23 1996-07-22 양승택 Manufacturing Method of Thin Film Transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026437A (en) * 1994-12-23 1996-07-22 양승택 Manufacturing Method of Thin Film Transistor

Also Published As

Publication number Publication date
KR19980014588A (en) 1998-05-25

Similar Documents

Publication Publication Date Title
KR100202122B1 (en) Thin film semiconductor device and manufacturing method thereof and display system
US6278132B1 (en) Semiconductor device and method of manufacturing the same
KR960001611B1 (en) Insulated gate type fet and its making method
JP2999271B2 (en) Display device
US7335540B2 (en) Low temperature polysilicon thin film transistor and method of manufacturing the same
JP2008147680A (en) Manufacturing method for thin film transistor
Hayashi et al. Fabrication of low-temperature bottom-gate poly-Si TFTs on large-area substrate by linear-beam excimer laser crystallization and ion doping method
US8603870B2 (en) Semiconductor device and method of manufacturing the same
KR19980080800A (en) Semiconductor device, manufacturing method of semiconductor device, and manufacturing method of thin film transistor
Chen et al. Polysilicon TFT technology will solve problems of mobility, pixel size, cost, and yield
KR100222435B1 (en) Method for manufacturing layer for use in semiconductor device
JP2717233B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
US6887745B2 (en) Polysilicon thin film transistor and method of forming the same
JPH0756189A (en) Thin-film semiconductor device and production thereof
KR100268064B1 (en) Method of fabrication active layer of semiconductoer device
CN100555587C (en) Low-temperature polysilicon film transistor and manufacture method thereof
JP2715282B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
Hanna et al. Materials in Active-Matrix Liquid-Crystal Displays
KR100366959B1 (en) crystallization method
KR100480552B1 (en) Method for crystallizing a silicon film
KR0155304B1 (en) Poly crystalline thin film transistor and fabrication method thereof
CN108231693B (en) Array substrate, manufacturing method thereof and display device
JP2652364B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
KR100192592B1 (en) Polysilicon thin film transistor and its fabrication method
JP3330910B2 (en) Electro-optical device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee