KR100221618B1 - Method for measuring semiconductor fuse destruction energy - Google Patents
Method for measuring semiconductor fuse destruction energy Download PDFInfo
- Publication number
- KR100221618B1 KR100221618B1 KR1019960049047A KR19960049047A KR100221618B1 KR 100221618 B1 KR100221618 B1 KR 100221618B1 KR 1019960049047 A KR1019960049047 A KR 1019960049047A KR 19960049047 A KR19960049047 A KR 19960049047A KR 100221618 B1 KR100221618 B1 KR 100221618B1
- Authority
- KR
- South Korea
- Prior art keywords
- energy beam
- constant
- fuse
- energy
- center
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 여분의 회로가 구비되어 있는 메모리 디바이스의 퓨즈 파괴시 사용되는 퓨즈 파괴용 에너지 빔의 정도를 산출하는 방법에 관한 것으로 특히, 여분의 회로가 구비되어 있는 메모리 디바이스에서 폴리 실리콘으로 구성되는 퓨즈의 파괴시 사용되는 에너지 빔의 최적 에너지 레벨은The present invention relates to a method of calculating the degree of energy beam for fuse breaking used in the fuse breakdown of a memory device provided with a redundant circuit, and in particular, The optimum energy level of the energy beam used in the destruction of
단, X는 파괴영역의 중심을 지나는 횡축의 크기이고, Y는 파괴영역의 중심을 지나는 종축의 크기이며, P는 각종 에너지 빔 발생장치의 에너지 발생 최대 레벨로 정의된 상기 식에 따라 산정된다.Where X is the magnitude of the horizontal axis passing through the center of the failure region, Y is the magnitude of the vertical axis passing through the center of the failure region, and P is calculated according to the above equation defined as the maximum energy generation level of the various energy beam generators.
Description
제1도는 에너지 빔을 조사하여 웨이퍼 상에 구비되어 있는 임의의 퓨즈를 커팅하는 개념을 설명하기 위한 예시도.FIG. 1 is an exemplary view for explaining a concept of cutting an arbitrary fuse provided on a wafer by irradiating an energy beam; FIG.
제2도는 퓨즈 파괴시 그 영역을 도시한 예시도.FIG. 2 is an illustration showing an area of the fuse when broken. FIG.
본 발명은 여분의 회로가 구비되어 있는 메모리 디바이스의 퓨즈 파괴시 사용되는 퓨즈 파괴용 에너지 빔의 정도를 산출하는 방법에 관한 것이다.The present invention relates to a method for calculating the degree of energy beam for fuse breaking used in the fuse breaking of a memory device equipped with redundant circuitry.
일반적으로, 반도체 디바이스에서는 제적 공정중에 발생되는 공정상의 에러로 인해 쇼트 또는 오픈되는 부분에 대비하여 여분의 회로를 더 구비하게 되는데, 그 이유는 여분의 회로가 구비되어 있지 않은 경우 전체 메모리 셀 영역중 몇 개의 어드레스 라인이 쇼트되어 있거나 오픈되어 있을 때 전체 메모리 칩을 낭비하게되는 문제점을 해소하기 위한 것이다.Generally, in a semiconductor device, a redundant circuit is provided in preparation for a short-circuit or an open portion due to a process error occurring during a fabrication process, because if there is no redundant circuit, This is to solve the problem of wasting an entire memory chip when several address lines are opened or shorted.
그에따라 반도체 디바이스의 최종 점검을 하는 과정에서 오픈 또는 쇼트되어 있는 부분이 발견되면 이 부분을 주변의 구동회로나 전체 메모리셀과 격리시키는 과정을 거치게 된다.Accordingly, when an open or shorted portion is found in the final inspection of the semiconductor device, the portion is separated from the surrounding driver circuit or the entire memory cell.
상술한 바와같이 공정상의 에러가 발생되어 진 부분을 격리시키는 과정에서 사용되는 방식이 퓨즈 파괴(fuse blowing) 방식으로써, 각 메모리 셀에 구비되어 있는 어드레스 구동라인에 각각 하나씩의 퓨즈를 구비시키고 메모리 셀중 임의의 부분에 어떤 공정상의 에러가 발생하면 그 부분을 억세스하기 위해 구비되어 있던 어드레스 라인에 연결되어 있는 퓨즈를 파괴하여 해당 어드레스 라인과 메모리 셀의 해당 부분을 격리시키는 방식인데, 이때 퓨즈의 커팅 또는 파괴시 사용되는 것을 에너지 빔을 사용하게 된다.As described above, a method used in a process of isolating a part where a process error has occurred is a fuse blowing method, in which one fuse is provided for each address driving line provided in each memory cell, If a certain process error occurs in an arbitrary part, the fuse connected to the address line, which is provided for accessing the part, is broken to isolate the corresponding address line and the corresponding part of the memory cell. At this time, The energy beam is used for the destruction.
이상과 같은 퓨즈 파괴 방식을 첨부한 제1도를 참조하여 살펴보면, 제1도는 에너비 빔(EB)을 조사하여 웨이퍼 상에 구비되어 있는 임의의 퓨즈(F)를 커팅하는 개념을 설명하기 위한 예시도이다.Referring to FIG. 1, which illustrates a fuse breakdown method as described above, FIG. 1 illustrates an example of explaining a concept of cutting an arbitrary fuse F provided on a wafer by irradiating an energis Be EB. .
제1도에서 살펴보면 에너지 빔의 강도에 의해 웨이퍼(W) 내부에 형성되어진 퓨즈(F)의 절단정도를 나타내고 있는데 가장 이상적인 경우는 실선으로 도시되어 있는 참조번호 A에 해당하는 것이다.Referring to FIG. 1, the degree of severance of the fuse F formed in the wafer W due to the intensity of the energy beam is shown. In the most ideal case, it corresponds to the reference number A shown by the solid line.
그러나, 에너지 빔의 에너지 정도가 낮아 참조번호 B에 대응하는 일점쇄선으로 도시되어 있는 정도가 되면 퓨즈가 절당되지 않은 상태가 되어 시스템의 에러상태가 유발될 수 있으며, 반면에 점선으로 도시되어 있는 정도를 에너지 빔의 정도가 강하면 웨이퍼 칩 자체가 손상되어 전체 시스템을 사용할 수 없는 경우가 발생된다.However, when the energy level of the energy beam is low and is represented by a one-dot chain line corresponding to reference numeral B, the fuse may not be divided and an error state of the system may be caused. On the other hand, If the degree of the energy beam is high, the wafer chip itself may be damaged and the entire system can not be used.
그러므로, 반도체 칩의 생산 공정중 퓨즈의 절단을 위한 에너지 빔의 최적의 에너지 레벨(제1도의 참조번호 A)을 산출하는 과정을 필수적이며 매우 중요한 과정이라 할 수 있다.Therefore, the process of calculating the optimum energy level (reference numeral A in FIG. 1) of the energy beam for cutting the fuse during the production process of the semiconductor chip is an essential and very important process.
이와같은 최적의 에너지 레벨을 산출하기 위한 종래의 방식을 간략히 살펴보면 다음과 같다.A conventional method for calculating the optimum energy level will be briefly described below.
퓨즈 파괴를 위한 에너지 빔의 에너지 정도를 산출하기 위한 종래의 방식은 다음과 같은 과정을 통해 수행된다.The conventional method for calculating the energy level of the energy beam for destruction of the fuse is performed through the following process.
(a) 임의의 실험용 웨이퍼에 구비되어 있는 퓨즈에 임의의 에너지 빔을 주사하여 해당 퓨즈를 블루우잉(Blowing)한 후 커팅상태를 정밀검사(inspection)한 후 최적이라 예상되는 퓨즈 파괴용 에너지를 선택한다.(a) An arbitrary energy beam is injected into a fuse provided in an arbitrary wafer to inspect the cutting state after blowing the fuse, and then the energy for destroying the fuse is selected do.
(b) 상기 (a)과정에서 선택된 퓨즈 파괴용 에너지를 사용하여 1매의 웨이퍼에 재 적용하여 본다.(b) The energy for destroying the fuse selected in the process (a) is used to reapply to one wafer.
(c) 상기 (b)과정에서 퓨즈 파괴용 에너지로 선택된 에너지 빔에 의해 커팅되어진 웨이퍼를 다시 정밀 검사하여 적합한 에너지 줌위를 갖는다를 판단하고 이때 적합하다고 판단되지 않으면 상기 (b)과정으로 재진핸하여 상술한 과정을 반복하게 된다.(c) The wafer cut by the energy beam selected as the energy for destroying the fuse in the step (b) is inspected again to determine that the wafer has an appropriate energy zoom level. If it is determined that the wafer has an appropriate energy zoom level, The above-described process is repeated.
(d) 상기 (c)의 과정에서 적합하다고 판단되면 적합한 퓨즈파괴의 경우가 전체 퓨즈파괴의 경우에 비하여 95이상이 되면 생산현장에 해당에 에너지 빔의 정도를 통보한다.(d) If it is deemed appropriate in the process of (c) above, the case of suitable fuse breakdown is 95 If it is abnormal, the degree of energy beam is notified to the production site.
이상과 같은 과정을 통해 얻어진 퓨즈파괴를 위한 에너지 빔의 정도는 에너지 빔 발생장치의 모델과 종류에 따라 각각 반복적으로 수행하여져야 한다.The degree of the energy beam for the fuse breakdown obtained through the above process should be repeatedly performed according to the model and type of the energy beam generator.
그러나, 상술한 바와같은 종래의 시행착오를 통한 접근방식은 많은 시간과 노력을 투자하였음에도 불구하고 실제 생산라인에서 이를 적용하는데 주변의 여러 가지 요인에 의해 오차가 발생되는 경우가 자주 발생되고, 그에따라 만은 시간의 누수 현상이 발생되어 생산 효율의 저하가 발생된다는 문제점이 발생되었다.However, although the conventional trial and error approach has invested a great deal of time and effort, it often occurs that an error is caused by various factors in the actual production line in applying it, There has been a problem that a leakage phenomenon occurs over time and the production efficiency is lowered.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 현재까지의 시행착오로 발생되었던 각종 실험 데이터를 참조하여 최적의 에너지 빔의 정도를 현장에서 직접 통계적으로 산출할 수 있는 반도체 퓨즈 파괴 에너지 산출 방법을 제공하는 데 있다.An object of the present invention to overcome the above problems is to provide a semiconductor fuse breakdown energy calculating method capable of statistically calculating the degree of an optimum energy beam directly in the field by referring to various experimental data that have been generated by trial and error .
상기 목적을 달성하기 위한 본 발명의 특징은, 여분의 회로가 구비되어 있는 메모리 디바이스에서 폴리실리콘으로 구성되는 퓨즈의 파괴시 사용되는 에너지 빔의 최적 레벨을 산정하는 방법에 있어서, 에너지 빔에 의한 퓨즈 파괴영역의 중심을 지나는 횡축의 크기와 종축의 크기 및 제1상수를 승산하는 제1과정과, 제1과정에서 승산되어진 계사치에서 제2상수를 가산하는 제2과정과, 상기 제2과정을 통해 얻어진 연산치에서 에너지 빔 발생장치의 종류에 따른 변화의 량을 보정하는 제3과정을 포함하는데 있다.According to another aspect of the present invention, there is provided a method of estimating an optimum level of an energy beam used in the destruction of a fuse made of polysilicon in a memory device having an extra circuit, A first step of multiplying the magnitude of the horizontal axis passing through the center of the destruction region by the magnitude of the vertical axis and the first constant, a second step of adding a second constant in the multiplied value in the first step, And a third step of correcting the amount of change according to the type of the energy beam generator in the calculation value obtained through the third step.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징은, 여분의 회로가 구비되어 있는 메모리 디바이스에서 폴리 실리콘으로 구성되어 퓨즈의 파괴시 사용되는 에너지 빔의 최적 에너지 레벨은 아래의 식에 따라 산정되는 것을 특징으로 하는 반도체 퓨즈 파괴 에너지 산출 방법:In order to achieve the above object, an additional feature of the present invention is that the optimum energy level of an energy beam, which is formed of polysilicon in a memory device having redundant circuits, is used to break a fuse is calculated according to the following equation A method for calculating a semiconductor fuse breakdown energy characterized by:
단, X는 파괴영역의 중심을 지나튼 횡축의 크기이고, Y는 파괴영역의 중심을 지나는 종축의 크기이며, P는 각종 에너지 빔 발생장치의 에너지 발생 최대 레벨를 정의하는 데 있다.Where X is the size of the horizontal axis passing through the center of the fracture zone, Y is the size of the vertical axis passing through the center of the fracture zone, and P is the maximum energy generation level of the various energy beam generators.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments according to the present invention will be described with reference to the accompanying drawings.
우선, 본 발명에 따른 반도체 퓨즈 파괴 에너지 산출 방법을 설명하기에 앞서, 본 발명은 종래 여러 가지 방식에 따른 실험과 현장에서 발생되어진 시험결과를 토대로 반도체 퓨즈 파괴를 위한 최적의 에너지 레벨을 통계적으로 산출할 수 있는 방법을 제안한 것이다.Before describing the method of calculating the semiconductor fuse breakdown energy according to the present invention, the present invention calculates the optimum energy level for destroying semiconductor fuses statistically based on the experiment according to various conventional methods and the test results generated in the field I have suggested a way to do it.
본 발명에서 제공하고자 하는 산출방법은 아래의 식(1)과 같다.The calculation method to be provided in the present invention is expressed by the following equation (1).
따라서, 상기 식에 따른 본 발명에 필요한 파라메타를 첨부한 제2도를 참조하여 살펴보면, 제2도는 임의의 제1도회로도선(10)과 제2회 로도선(20)을 연결하는 퓨즈(F)를 파괴하기 위한 에너지 빔의 주사시 그에 따른 웨이퍼 파괴영역을 도시하고 있다.2 is a cross-sectional view of a fuse F (FIG. 2) connecting an arbitrary first conductor wire 10 and a second conductor line 20 to each other. FIG. ) Of the energy beam for destruction of the wafer.
이때, 파괴영역의 중심을 지나는 횡축의 크기를 X라하고, 반면에 중심을 지나는 중축의 크기를 Y라 가정한다.In this case, let X be the size of the horizontal axis passing through the center of the fracture zone, and Y be the size of the center axis passing through the center.
상기 X와 Y는 본 발명에서 가장 중용시되는 파라메타이다.X and Y are the most important parameters in the present invention.
또한, 상기 X와 Y의 상관관계는 아래의 관계식과 같다.The correlation between X and Y is expressed by the following relational expression.
즉, 상기 관계식에서 살펴보면 파괴영역의 중심을 지나는 종층과 횡축의 크기가 거의 동일하다는 것을 알 수 있다.That is, it can be seen from the above relational expression that the sizes of the longitudinal layer and the transverse axis passing through the center of the fracture region are almost the same.
또한, 상기 식(1)에서의 파라메타 P는 각종 에너지 빔 발생장치의 에너지 발생 최대 레벨을 나타내고 있다.The parameter P in the above equation (1) represents the maximum energy generation level of the various energy beam generators.
이때, 상기 변수 P는 각종 장비의 모델마다 매뉴얼을 참조하면 쉽게 알 수 있다.At this time, the variable P can be easily found by referring to the manual for each model of various equipments.
이와같은 식(1)에 따른 산출량과 실제 실험으로 얻을 수 있는 최적의 에너지량을 비교하여 보면 다음의 표와 같다.The following table shows the comparison between the yield according to equation (1) and the optimum amount of energy that can be obtained from actual experiments.
상기 표에서는 본 발명에 따른 식(1)에서 파라메터 P의 크기를 5.5[J]이라고 가정한 상태에서의 실험데이터이다.In the above table, in the equation (1) according to the present invention, the size of the parameter P is 5.5 [ J], respectively.
상기 표에서 살펴본 바와같이 실제 에너지 레벨과 산출에 따른 에너지 레벨의 데이터간의 오차는 미세한 정도이며, 모든 장치의 모델별 파라메터 P의 크기를 감안한 상태의 평균 오차는 약 0.02[J]을 갖지만 이는 실제 튜즈 파괴의 경우에 큰 영향을 미치지 않는 것이다.As shown in the above table, the error between the actual energy level and the data of the energy level according to the calculation is minute, and the average error of the state considering the parameter P of each device model is about 0.02 [ J], but this does not have a significant effect in the case of actual toughening.
상술한 바와같은 본 발명에 다른 반도체 퓨즈 파괴 에너지 산출 방법을 제공하면 생산 현장에서 각 공정 장치의 모델별로 손쉽게 퓨즈 파괴 에너지의 최적량을 산출할 수 있어 생산 효율의 증가와 수율의 증가를 기대할 수 있다.It is possible to easily calculate the optimal amount of fuse breakdown energy for each model of each processing apparatus at the production site and to increase the production efficiency and increase the yield rate by providing the method of calculating the semiconductor fuse breakdown energy according to the present invention as described above .
그러나, 본 발명에 따른 산출 방정식은 퓨즈의 물질이 폴리실리콘의 경우에 한정되는 것을 밝혀둔다.However, the calculation equation according to the present invention reveals that the material of the fuse is limited to the case of polysilicon.
또한, 상기 표에 예를들지 않은 경우 즉, 축의 크기가 5.7㎛ 이상의 경우는 현실적으로 사용하지 않기 때문에 제외시킨 것이다.In the case where the example is not shown in the above table, that is, when the axis is 5.7 탆 or more, it is excluded because it is not actually used.
또한, 본 발명에 따른 산출식은 퓨지가 웨이퍼 내면에 위치하는 깊이를 6000Å~9000Å의 범위인 것에 한하여 설정된 것인데, 이는 일반적인 반도체 칩의 설계시 상술한 범위를 벗어나는 제품이 생산되지 않기 때문이다.The calculation formula according to the present invention is set only when the depth at which the fuse is positioned on the inner surface of the wafer is in the range of 6000 Å to 9000 Å. This is because products which are out of the above range are not produced when designing a general semiconductor chip.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049047A KR100221618B1 (en) | 1996-10-28 | 1996-10-28 | Method for measuring semiconductor fuse destruction energy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049047A KR100221618B1 (en) | 1996-10-28 | 1996-10-28 | Method for measuring semiconductor fuse destruction energy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980029726A KR19980029726A (en) | 1998-07-25 |
| KR100221618B1 true KR100221618B1 (en) | 1999-10-01 |
Family
ID=19479233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960049047A KR100221618B1 (en) | 1996-10-28 | 1996-10-28 | Method for measuring semiconductor fuse destruction energy |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100221618B1 (en) |
-
1996
- 1996-10-28 KR KR1019960049047A patent/KR100221618B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980029726A (en) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4665295A (en) | Laser make-link programming of semiconductor devices | |
| DE102012202351A1 (en) | Method for separating a wafer | |
| KR100972917B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR101068571B1 (en) | Semiconductor memory device | |
| US6057221A (en) | Laser-induced cutting of metal interconnect | |
| EP0435469B1 (en) | Method for laser link blowing in integrated circuit fabrication | |
| KR100221618B1 (en) | Method for measuring semiconductor fuse destruction energy | |
| CN1320640C (en) | Semiconductor wafer | |
| JPH0383361A (en) | Semiconductor device | |
| Arndt et al. | Reliability of laser activated metal fuses in DRAMs | |
| KR20100044571A (en) | Fuse in the semiconductor device and method for fabricating the same | |
| US6448095B1 (en) | Circuit access and analysis for a SOI flip-chip die | |
| Cohen et al. | Laser beam processing and wafer-scale integration | |
| KR100301806B1 (en) | Semiconductor device | |
| US20010007794A1 (en) | Method for fabricating a repair fuse box for a semiconductor device | |
| CN101350226B (en) | Method for verifying whether detection result of detection device is correct or not | |
| KR101177483B1 (en) | Fuse of semiconductor device and method for forming the same | |
| KR100520537B1 (en) | Alumimum hillock momitoring pattern using dummy area in chip corner | |
| Swenson | Laser redundancy: past, present, and future | |
| JPS63306635A (en) | Method of marking semiconductor chip | |
| KR20050055424A (en) | Method for forming fuse box of semiconductor device | |
| Ruprecht et al. | Is product screen enough to guarantee low failure rate for the customer? | |
| KR101052873B1 (en) | Fuse box of semiconductor device and repair method using same | |
| KR20050103841A (en) | Testing method of semiconductor memory device | |
| JPH08321531A (en) | Manufacture of semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070518 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |