KR100218350B1 - Flicker subpressing apparatus - Google Patents
Flicker subpressing apparatus Download PDFInfo
- Publication number
- KR100218350B1 KR100218350B1 KR1019960077498A KR19960077498A KR100218350B1 KR 100218350 B1 KR100218350 B1 KR 100218350B1 KR 1019960077498 A KR1019960077498 A KR 1019960077498A KR 19960077498 A KR19960077498 A KR 19960077498A KR 100218350 B1 KR100218350 B1 KR 100218350B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- average value
- demultiplexer
- output
- multiplexer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명의 플리커(flicker) 억제장치는, 외부로부터 인가된 기준전압(Tth)에 따라 인접한 세라인 L+1, L, L-1을 비교하여 선택신호(sell, sel2)를 출력하기 위한 비교부와, 라인 L+1을 지연하기 위한 라인 지연부와, 상기 비교부의 선택신호에 따라 L+1, L-1중 하나를 선택하여 평균값을 취하도록 출력하기 위한 제1멀티플렉서와, 상기 비교부의 선택신호에 따라 라인 L값을 평균값 연산부와 제2멀티플렉서 중 하나를 선택하여 출력하는 디멀티플렉서와, 상기 제1멀티플렉서와 디멀티플렉서의 출력을 입력으로 평균값을 산출하기 위한 평균값 연산부와, 상기 비교부의 선택신호에 따라 디멀티플렉서의 출력과 평균값 연산부의 출력중 하나를 선택, 출력하기 위한 제2멀티플렉서를 포함하여 구성되며, 상기 비교부를 통해 플리커와 해상도간의 상보관계를 적절히 이용하여 화면특성에 따라 문자를 표시해야 하는 해상도가 중요한 화면에서는 해상도에 중점을 두어 표시하며, 플리커 제거가 중요한 화면에서는 플리커를 억제하도록 함으로써 화질을 개선할 수 있는 효과가 있다.The flicker suppressing apparatus of the present invention compares adjacent thin lines L + 1, L, and L-1 according to a reference voltage Tth applied from the outside and outputs a selection signal (sell, sel2). And a line delay unit for delaying line L + 1, a first multiplexer for outputting one of L + 1 and L-1 to take an average value according to the selection signal of the comparison unit, and selecting the comparison unit. A demultiplexer for selecting one of the average value calculator and the second multiplexer and outputting the line L value according to the signal, an average value calculator for calculating an average value by inputting the outputs of the first multiplexer and the demultiplexer, and the selection signal of the comparator And a second multiplexer for selecting and outputting one of the output of the demultiplexer and the output of the average value calculator, and using the comparator to properly use the complementarity relationship between the flicker and the resolution. For example, screens where the resolution of characters should be displayed in accordance with the characteristics of the screen are focused on the resolution, and on screens where flicker removal is important, the flicker is suppressed to improve image quality.
Description
본 발명은 플리커(flicker) 억제 장치에 관한 것으로, 특히 화면특성에 따라 해상도와 플리커 억제를 적절하게 구현하여 화질을 높일 수 있는 플리커(flicker) 억제 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flicker suppression apparatus, and more particularly, to a flicker suppression apparatus that can improve image quality by appropriately implementing resolution and flicker suppression according to screen characteristics.
제1도는 종래의 기술 중 가장 일반적으로 사용되는 서로 인접한 두라인 또는 세라인을 더하여 그 평균값에 따라 단말기에 뿌려주는 플리커 억제장치를 도시한 것으로, 크게 서로 인접한 라인들을 라인별(수평적)로 평균해주는 부분(A)과, 인접 픽셀간(수평적)으로 평균해주는 부분(B)으로 구분된다.FIG. 1 illustrates a flicker suppression device which adds two adjacent lines or three lines which are most commonly used in the prior art and sprinkles them on the terminal according to their average values. And a portion B that averages between adjacent pixels (horizontally).
상기 서로 인접한 라인들을 라인별(수평적)로 평균해주는 부분(A), 각 라인(L-1, L, L+1)을 저장하기 위한 버퍼(10)와, 라인 L-1과 L+1을 더하여 일정부분을 다음 연산에 사용하도록 하는 제1가산기(20)와, 상기 제1가산기(20)의 가산결과와 L값을 더하여 최종적으로 평균하는 제2가산기(30)로 구성되며, 상기 인접 픽셀간(수평적)으로 평균해주는 부분(B)은, 제1지연기(41) 및 제2지연기(42)로 이루어져 픽셀값을 지연하기 위한 지연부(40)와, 픽셀 P-1과 제2지연기(42)의 출력인 P+1을 가산하기 위한 제3가산기(50)와, 상기 제3가산기(50)의 출력과 픽셀 P를 가산하여 최종평균하기 위한 제4가산기(60)로 구성된다.A portion A for averaging the adjacent lines by line (horizontal), a buffer 10 for storing each line (L-1, L, L + 1), and lines L-1 and L + 1 The first adder 20 adds a predetermined portion to the next operation, and the second adder 30 finally adds the result of adding the first adder 20 to the L value and finally averages the adjacent value. The portion B for averaging between pixels (horizontal) is composed of a first delay unit 41 and a second delay unit 42, and a delay unit 40 for delaying pixel values, and a pixel P-1; A third adder 50 for adding P + 1, which is the output of the second delayer 42, and a fourth adder 60 for adding and finally averaging the output of the third adder 50 and the pixel P; It consists of.
상기 도1의 플리커 억제장치는, 도2에 도시한 바와 같은 식 PL = E + W(B+D+F+H) + W2(A+C+G+J)을 구현한 것으로, 동작을 살펴보면 상기 버퍼(10)에서 나온 라인 L-1과 L+1은 제1가산기(20)에서 서로 더해지며, 이 값을 적절한 팩티(factor)로 나누어 라인 L과 더해 줌으로써 수직적 평균을 취하게 되는 것이다.The flicker suppression apparatus of FIG. 1 implements the formula PL = E + W (B + D + F + H) + W 2 (A + C + G + J) as shown in FIG. As shown, lines L-1 and L + 1 from the buffer 10 are added to each other in the first adder 20, and this value is divided by an appropriate factor and added to the line L to obtain a vertical average. .
이때 상기 제1가산기(20)의 출력을 적절한 팩터로 나누어 준다는 것은 출력의 일정부분을 취한다는 의미다.In this case, dividing the output of the first adder 20 into an appropriate factor means taking a certain portion of the output.
이어서 상기 수직적 평균과 픽셀 P+1을 제3가산기(50)에서 더하여 제1가산기에서와 마찬가지로 적절한 팩터로 나누어 픽셀 P와 더해줌으로써 다시 수평적으로 인접한 픽셀간의 평균을 취한다.Subsequently, the vertical average and the pixel P + 1 are added by the third adder 50 and divided by the appropriate factor as in the first adder, and added to the pixel P to obtain an average between horizontally adjacent pixels.
그러나 상기와 같은 평균값을 이용한 플리커 억제장치는, 화면의 해상도를 감소킴으로써 예를들어 단말기를 통해 서로 떨어져 있는 상대방과 문자통신을 하는 경우 해상도가 감소되면 화면에 표시되는 문자들이 배경속으로 번지게 되어 거의 알아볼 수 없게 되는 문제점이 있다.However, the flicker suppression apparatus using the average value as described above reduces the resolution of the screen, for example, when text communication is performed with the far-off party through the terminal, when the resolution is reduced, the characters displayed on the screen are smeared in the background. There is a problem that is almost impossible to recognize.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하여 화면특성에 따라 해상도가 중요한 화면에서는 해상도를 높이고, 해상도가 중요하지 않은 화면에서는 플리커를 억제하도록 함으로써 화질을 개선할 수 있는 플리커(flicker) 억제 장치를 제공하는 것이다.Accordingly, an object of the present invention is to solve the above problems and to improve image quality by improving the resolution on a screen where resolution is important and suppressing the flicker on a screen where resolution is not important according to the characteristics of the flicker. To provide.
제1도는 종래의 기술에 의한 플리커(flicker) 억제 장치의 구성도.1 is a block diagram of a flicker suppression apparatus according to the prior art.
제2도는 제1도의 플리커 억제 원리도.2 is a flicker suppression principle of FIG.
제3도는 본 발명의 제1실시예에 의한 플리커(flicker) 억제 장치의 구성도.3 is a block diagram of a flicker suppressing apparatus according to a first embodiment of the present invention.
제4도는 제3도의 비교부의 출력에 따른 평균값 산출 원리표.4 is a principle table for calculating the average value according to the output of the comparison unit of FIG.
제5도는 제3도의 라인 지연부의 동작 개념도.5 is a conceptual diagram of the operation of the line delay unit of FIG.
제6도는 본 발명의 제2실시예에 의한 플리커(flicker) 억제 장치의 구성도.6 is a block diagram of a flicker suppressing apparatus according to a second embodiment of the present invention.
제7도는 제6도의 비교부의 출력에 따른 평균값 산출 원리표.7 is an average value calculation principle table according to the output of the comparison unit of FIG.
제8도는 제6도의 라인 지연부의 동작 개념도.8 is a conceptual diagram of the operation of the line delay unit of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
110 : 비교부 120 : 라인 지연부110: comparison unit 120: line delay unit
130 : 제1멀티플렉서 140 : 디멀티플렉서130: first multiplexer 140: demultiplexer
150 : 평균값 연산부 160 : 제2멀티플렉서150: average value calculation unit 160: second multiplexer
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
본 발명의 플리커(flicker) 억제 장치는, 세라인을 처리하기 위한 제1실시예의 경우 제3도에 도시한 바와 같이 외부로부터 실험에 의한 적절한 기준전압(Tth)을 받아 인접한 라인 L+1, L, L-1을 비교하여 화면특성, 즉 해상도가 중요한 화면인지 아닌지를 판단하여 선택신호(sel1, sel2)를 출력하기 위한 비교부(110)와, 라인 L+1을 다음번 L-1로 사용하도록 지연하기 위한 라인 지연부(120)와, 도5에 따라 상기 비교부(110)에서 출력된 선택신호sel1, sel2가 모두 0이면 다른 인접하인과의 평균값 산출없이 바이패스(bypass)하여 그대로 D/A변환 시키도록 하고 0,1이면 L-1, L을, L, L+1을 평균하도록 라인을 맵핑(mapping)시켜주기 위한 제1멀티플렉서(130)와, 상기 비교부의 선택신호에 따라 라인 L값을 평균값 연산부와 제2멀티플렉서 중 하나를 선택하여 출력하는 디멀티플렉서(140)와, 상기 제1멀티플렉서(130)의 출력과 디멀티플렉서(140)의 출력을 입력으로 하여 평균값을 산출하기 위한 평균값 연산부(150)와, 상기 디멀티플렉서(140)의 출력과 평균값 연산부(150)의 출력을 상기 도5에 맞게 맵핑시키기 위한 제2멀티플렉서(160)를 포함하여 구성된다.In the first embodiment for processing thin lines, the flicker suppressing apparatus of the present invention receives the appropriate reference voltage Tth from the outside as shown in FIG. To compare the L-1, and determine whether the screen characteristic, that is, the resolution is an important screen, to use the comparator 110 for outputting the selection signals sel1 and sel2 and the line L + 1 as the next L-1. If the line delay unit 120 for delaying and the selection signals sel1 and sel2 output from the comparator 110 according to FIG. 5 are both 0, bypasses without calculating an average value with other adjacent servants. A first multiplexer 130 for mapping A to convert A and 0 to 1 to L-1 and L to average L and L + 1, and a line L according to a selection signal of the comparator. A demultiplexer 140 for selecting and outputting a value from an average value calculator and a second multiplexer; The output of the first multiplexer 130 and the output of the demultiplexer 140 as an input, the average value calculating unit 150 for calculating the average value, the output of the demultiplexer 140 and the output of the average value calculating unit 150 is shown in FIG. And a second multiplexer 160 for mapping to 5.
동작방법을 살펴보면, 외부로부터 인접한 세 라인 L-1, L, L+1을 인가받은 비교부(110)는 |(L-1)i-Li|Tth AND |Li-(L+1)i|Tth 또는 |(L-1)i-Li|≤Tth AND |Li-(L+1)i|≤Tth이면 선택신호 sel1에 0을 주고, slel2에 0을 주며, |(L-1)i-Li|Tth AND |(L-1)i-Li|≤Tth 이면 선택신호 sel1에 1을 주고, slel2에 1을 주며, |(L-1)i-Li|≤Tth AND |Li-(L+1)i|≥Tth이면 선택신호 sel1에 1을 주고, slel2에 10을 준다.Referring to the operation method, the comparison unit 110 receives three adjacent lines L-1, L, and L + 1 from the outside, and | (L-1) i-Li | Tth AND | Li- (L + 1) i | Tth or | (L-1) i-Li | ≤Tth AND | Li- (L + 1) i | ≤Tth gives the selection signal sel1 0, slel2 gives 0, | (L-1) i- Li | Tth AND | (L-1) i-Li | ≤Tth gives the selection signal sel1 1, slel2 gives 1, | (L-1) i-Li | ≤Tth AND | Li- (L + 1) If i | ≥Tth, the selection signal sel1 is 1 and slel2 is 10.
이에따라 상기 비교부로부터 상기 선택신호 sel1, sel2가 각각 0,00이면 현재 표시 될 라인 L은 다른 인접 라인과 평균됨 없이 D/A변환부로 입력되고, sel1, sel2가 각각 1, 01이면 라인 L에 라인 L-1의 일정부분이 더해져 D/A변환부로 입력되며, sel1, sel2가 각각 1, 10이면 라인 L에 라인 L+1의 일정부분이 더해져 D/A 변환부로 입력된다.Accordingly, if the selection signals sel1 and sel2 are each 0,00 from the comparator, the line L to be currently displayed is input to the D / A converter without being averaged with other adjacent lines, and if the sel1 and sel2 are 1 and 01, respectively, to the line L. A certain portion of the line L-1 is added to the D / A converter, and if sel1 and sel2 are 1 and 10, respectively, a certain portion of the line L + 1 is added to the line L and input to the D / A converter.
그리고 처리되어질 라인 순서는 도5에도시한 바와 같이 라인 L, L+1은 라인 메모리 또는 프레임 메모리로부터 입력되고, 라인 L-1은 라인 지연부(120)에 의해 입력된다.The line order to be processed is input from the line L, L + 1 from the line memory or the frame memory, and the line L-1 is input from the line delay unit 120 as shown in FIG.
한편 라인을 L, L+1로 두 개만 처리하는 경우에는 제2실시에의 경우에는 도6에 도시한 바와 같이 외부로부터 적절한 기준전압 Tth를 받아 라인 L과 L+1을 비교하기 위한 비교부(210)와, 라인 L+1을 다음 사용을 위해 지연시키기위한 라인 지연부(220)와, 상기 비교부(210)의 출력에 따라 도7의 모드를 맵핑하기 위한 디멀티플렉서(230)와, 라인 L+1과 디멀티플렉서(230)의 출력을 평균하기 위한 평균값 연산부(240)와, 상기 비교부(210)의 출력을 제어신호로 하여, 상기 디멀티플렉서(230)의 출력과 평균값 연산부(240)의 출력중 하나를 선택하기 위한 멀티플렉서(250)를 포함하여 구성된다.On the other hand, when only two lines are processed with L and L + 1, in the second embodiment, as shown in FIG. 6, a comparison unit for comparing the lines L and L + 1 receives an appropriate reference voltage Tth from the outside ( 210, a line delay unit 220 for delaying line L + 1 for the next use, a demultiplexer 230 for mapping the mode of FIG. 7 according to the output of the comparison unit 210, and a line L The output of the demultiplexer 230 and the output of the average value calculator 240 are the output signal of the demultiplexer 230 using the average value calculator 240 for averaging the output of the +1 and the demultiplexer 230 and the output of the comparator 210 as a control signal. It comprises a multiplexer 250 for selecting one.
동작방법을 살펴보면, 외부로부터 인접한 두 라인 L, L+1을 인가받은 비교부(210)는 각각의 라인을 비교하여 적당한 값으로 디멀티플렉서와 멀티플렉서를 제어하도록 한다.Looking at the operation method, the comparison unit 210 receives two adjacent lines L and L + 1 from the outside to compare the respective lines to control the demultiplexer and the multiplexer with appropriate values.
즉, |(L-1)i-Li|Tth 이고, FF가 0이면 sel과 FF를 모두 1로 하고, |Li-(L+1)i|Tth 이고, FF가 1이면 sel과 FF를 각각 0, 1로 하며, |Li-(L+1)i|≤Tth이면 sel과 FF를 모두 0으로 한다.That is, | (L-1) i-Li | Tth, if FF is 0, both sel and FF are 1, | Li- (L + 1) i | Tth is 1, and if FF is 1, sel and FF are respectively. It is 0 and 1, and if | Li- (L + 1) i | ≤Tth, both sel and FF are 0.
그리고 상기 sel이 0이면 플리커를 억제하기 위한 평균값 연산을 수행하지 않고, 현제 표시될 라인 L을 그대로 D/A변환부로 출력하며, sel이 1이면 인접한 라인과의 평균값 연산을 수행한 후 평균값을 D/A 변환부로 출력한다.If the sel is 0, the average value operation is not performed to suppress the flicker, and the currently displayed line L is output to the D / A converter as it is. If the sel is 1, the average value is calculated with the adjacent line. Output to / A converter.
즉, 본 발명에서는 현재 처리중인 라인을 인접한 라인들과 비교하여 그 차이가 Tth이상일때는 인접라인간의 차가 심하므로 플리커를 억제하기 위하여 평균값을 구하고, Tth 보다 작을때는 그대로 바이패스하며, 만일 비교되어진 라인의 픽셀값들이 연속하여 Tth를 넘을 경우에는 작은 캐릭터가 표시되는 등의 해상도가 더 중요할 확율이 높으므로 플리커 억제처리를 하지 않는다.That is, in the present invention, the current processing line is compared with the adjacent lines, and when the difference is greater than Tth, the difference between adjacent lines is severe, so that the average value is obtained to suppress the flicker, and when it is smaller than Tth, it is bypassed, and if the compared lines If the pixel values of T are continuously exceeding Tth, the flicker suppression process is not performed because the probability that the resolution is more important, such as displaying a small character, is high.
이상에서와 같이 본 발명의 의하면, 플리커와 해상도간의 상보관계를 적절히 이용하여 화면특성에 따라 문자를 표시해야 하는 해상도가 중요한 화면에서는 해상도에 중점을 두어 표시하며, 플리커 제거가 중요한 화면에서는 플리커를 억제하도록 함으로써 화질을 개선할 수 있는 효과가 있다As described above, according to the present invention, the display is focused on the resolution where the character should be displayed according to the screen characteristics by appropriately using the complementarity relationship between the flicker and the resolution, and the flicker is suppressed on the screen where the flicker removal is important. By doing so, there is an effect of improving image quality.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077498A KR100218350B1 (en) | 1996-12-30 | 1996-12-30 | Flicker subpressing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077498A KR100218350B1 (en) | 1996-12-30 | 1996-12-30 | Flicker subpressing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980058186A KR19980058186A (en) | 1998-09-25 |
| KR100218350B1 true KR100218350B1 (en) | 1999-09-01 |
Family
ID=19492538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077498A KR100218350B1 (en) | 1996-12-30 | 1996-12-30 | Flicker subpressing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100218350B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513335B1 (en) * | 1998-03-04 | 2006-02-28 | 엘지전자 주식회사 | How to display flicker reduction on text screen |
| KR100319640B1 (en) * | 1999-12-28 | 2002-01-05 | 박종섭 | Data processing method for display apparatus |
-
1996
- 1996-12-30 KR KR1019960077498A patent/KR100218350B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980058186A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4455513B2 (en) | Image processing method, image processing apparatus, and image display apparatus | |
| JP5008826B2 (en) | High-definition deinterlacing / frame doubling circuit and method thereof | |
| JP3333839B2 (en) | Interpolation line detection method and interpolation line detection device | |
| JPH0226484A (en) | Detector of movement of television picture | |
| JPH08275032A (en) | Flaw compensator of ccd camera | |
| KR100218350B1 (en) | Flicker subpressing apparatus | |
| US6476876B1 (en) | Contour emphasizing circuit | |
| US8013935B2 (en) | Picture processing circuit and picture processing method | |
| JP3006290B2 (en) | Noise reduction device | |
| KR100700017B1 (en) | Apparatus for color interpolation by using adjustable threshold | |
| US20040201722A1 (en) | Signal processing apparatus for eliminating ringing signal and method thereof, record medium, and program | |
| JP3348499B2 (en) | Cyclic noise reduction device | |
| US6219104B1 (en) | Picture processing apparatus and processing method | |
| JPH11203467A (en) | Display and its method | |
| EP1387319A2 (en) | Image processing apparatus | |
| US7580561B2 (en) | Image processing apparatus and method | |
| JP3753584B2 (en) | Image processing device | |
| KR100293717B1 (en) | Image enhancement circuit | |
| KR970009068B1 (en) | Pixel compensating device of the digital tv | |
| JP2004153848A (en) | Image processing circuit for image input apparatus | |
| KR100683383B1 (en) | A video display processor in digital broadcasting receiver system with reduced internal memory | |
| JPH04178094A (en) | Thinning filter device | |
| JPH0638024A (en) | Image processor | |
| JPH08149499A (en) | Image conversion device with gamma correction | |
| KR960012484B1 (en) | Aspect ratio conversion apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |