KR100217366B1 - Input balance controlling circuit - Google Patents
Input balance controlling circuit Download PDFInfo
- Publication number
- KR100217366B1 KR100217366B1 KR1019940038103A KR19940038103A KR100217366B1 KR 100217366 B1 KR100217366 B1 KR 100217366B1 KR 1019940038103 A KR1019940038103 A KR 1019940038103A KR 19940038103 A KR19940038103 A KR 19940038103A KR 100217366 B1 KR100217366 B1 KR 100217366B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- channel
- input signal
- signal
- channel input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/0806—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division the signals being two or more video signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Stereophonic System (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
입력 밸런스 제어회로에 관한 것이다.It relates to an input balance control circuit.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
화면의 종횡비가 다양하게 변화되어도 음성신호의 밸런스를 제어할 수 있도록 한다.Even if the aspect ratio of the screen varies, it is possible to control the balance of the audio signal.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
본 발명에 따른 입력 밸런스 제어회로는 화면의 종횡비가 변화됨에 대응하여 드레쉬홀드 전압을 각각 변화시킬 수 있는 가변저항을 구비한다.The input balance control circuit according to the present invention includes a variable resistor capable of varying the threshold voltages in response to changes in the aspect ratio of the screen.
4. 발명의 중요한 용도4. Important uses of the invention
화면의 종횡비가 다양하게 변화되어도 화면상에 표시되는 영상에 일치하는 음성을 송출할 수 있다.Even if the aspect ratio of the screen varies, audio corresponding to the image displayed on the screen can be transmitted.
Description
제1도는 종래의 입력 밸런스 제어회로에 대한 구성도.1 is a block diagram of a conventional input balance control circuit.
제2도는 방향성신호들 사이의 관계를 나타낸 도면.2 shows a relationship between directional signals.
제3도는 본 발명에 따른 입력 밸런스 제어회로에 대한 구성도.3 is a block diagram of an input balance control circuit according to the present invention.
제4도는 본 발명에 따라 음성신호가 밸런스 제어됨을 나타낸 도면.4 is a diagram illustrating that a voice signal is balanced controlled according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2 : 전압제어 증폭기(VCA) 4 : 프로로직 디코더2: Voltage Control Amplifier (VCA) 4: Pro Logic Decoder
6 : 에러증폭부 8 : 리미터6: error amplifier 8: limiter
10 : 스위칭부 12 : 루프필터10: switching unit 12: loop filter
14 : 인터페이싱부 16,18 : 스위칭 제어신호 발생부14: interface unit 16, 18: switching control signal generator
본 발명은 입력 밸런스 제어회로에 관한 것으로, 특히 화면의 종횡비가 다양하게 변화되어도 음성신호의 밸런스를 제어할 수 있는 입력 밸런스 제어회로에 관한 것이다.The present invention relates to an input balance control circuit, and more particularly, to an input balance control circuit capable of controlling the balance of an audio signal even when the aspect ratio of a screen varies.
일반적으로 가정에서 시청하는 텔레비젼에서 화면의 종횡비(애스펙트비:Aspect Ratio)가 변화하게 되면 화면에 표시되는 영상과 상기 영상에 일치되어 송출되는 음성이 서로 일치하지 않는 문제점이 있었다. 즉, 화면의 종횡비가 변화하게 되면 시청자는 영상과 일치하지 않는 음성을 청취하면서 텔레비젼을 시청하여야 하였다. 현재 이러한 문제점을 해결하기 위한 입력 밸런스 제어회로가 채택되어 이용되고 있는 추세이다. 여기서 입력 밸런스 제어회로란 화면의 종횡비가 변화하여도 영상과 음성을 일치시키기 위해 음성신호의 전압레벨을 변화시키는 회로이다.In general, when the aspect ratio (aspect ratio) of a screen is changed in a television watched at home, there is a problem in that an image displayed on a screen and an audio transmitted in accordance with the image do not coincide with each other. That is, when the aspect ratio of the screen changes, the viewer has to watch television while listening to a voice that does not match the image. Currently, an input balance control circuit is adopted and used to solve this problem. Here, the input balance control circuit is a circuit for changing the voltage level of the audio signal to match the video and audio even if the aspect ratio of the screen changes.
제1도는 종래의 입력 밸런스 제어회로에 대한 구성을 도시한 도면으로, 음성처리를 위해 엔코딩되어 입력되는 2채널의 신호(A,B)는 밸런스 제어된 후 방향성을 갖는 4채널의 신호(L,C,R,S)로서 출력된다.FIG. 1 is a block diagram of a conventional input balance control circuit, in which signals of two channels A and B encoded and input for voice processing are balanced and then four signals L, Output as C, R, S).
제1도를 참조하면, 프로로직 디코더(4)는 입력되는 신호(A,B)를 소정 처리한다. 즉, 제1채널신호(A)와 제2채널신호(B) 각각에 소정 전달특성을 가하여 레프트신호(L)와 라이트신호(R)로서 출력하고, 소정 전달특성이 가해진 레프트신호(L)와 라이트신호(R)를 가산하여 센터신호(C)로서 출력하고, 레프트신호(L)와 라이트신호(R)를 감산하여 써라운드신호(S)로서 출력한다. 또한 프로로직 디코더(4)는 통상적인 기준전압(VREF)을 발생하고, 레프트신호(L)와 라이트신호(R)의 전압차를 검출하여 제1차전압(VLR)을 발생하고, 센터신호(C)와 써라운드신호(S)의 전압차를 검출하여 제2차 전압(VCS)을 발생한다.Referring to FIG. 1, the pro logic decoder 4 processes the input signals A and B. That is, a predetermined transfer characteristic is applied to each of the first channel signal A and the second channel signal B and output as a left signal L and a write signal R, and the left signal L to which the predetermined transfer characteristic is applied is applied. The write signal R is added and output as the center signal C, and the left signal L and the write signal R are subtracted and output as the surround signal S. FIG. In addition, the pro logic decoder 4 generates a normal reference voltage VREF, detects a voltage difference between the left signal L and the write signal R, generates a first difference voltage VLR, and generates a center signal ( The voltage difference between C) and the surround signal S is detected to generate a second voltage VCS.
연산증폭기(OP1)로 구성되는 에러증폭부(6)는 연산증폭기(OP1)의 비반 전단자를 통해 제1차전압(VLR)을 수신하고 연산증폭기(OP1)의 반전단자를 통해 기준전압(VREF)을 수신하여 제1차전압(VLR)과 기준전압(VREF) 차이를 증폭한다. 저항(R1)과 다이오드들(D1, D2)로 구성되는 리미터(8)는 에러증폭부(6)에서 증폭되어 출력되는 제1차전압(VLR)과 기준전압(VREF)간의 차전압을 수신하여 소정 진폭을 갖는 전압으로 출력하는데, 이에 따라 제1채널 신호(A)와 제2채널신호(B)의 최대 동작영역이 설정된다.The error amplifier 6 configured as the operational amplifier OP1 receives the first difference voltage VLR through the non-inverted shear of the operational amplifier OP1 and receives the reference voltage VREF through the inverting terminal of the operational amplifier OP1. It receives and amplifies the difference between the primary voltage VLR and the reference voltage VREF. The limiter 8 composed of the resistor R1 and the diodes D1 and D2 receives a difference voltage between the primary voltage VLR and the reference voltage VREF amplified and output from the error amplifier 6. It outputs with a voltage having a predetermined amplitude, and thus the maximum operating area of the first channel signal A and the second channel signal B is set.
프로로직 디코더(4)와 접지단의 사이에 직렬접속된 저항(R4)과 저항(R5) 및 연산증폭기(OP2)로 구성되는 스위칭 제어신호 발생부(16)는 연산증폭기(OP2)의 반전입력단자를 통해 제2차전압(VCS)을 수신하고 연산증폭기(OP2)의 비반전입력단자를 통해 저항(R5)에 의해 분압되는 드레쉬홀드전압(VTH)을 수신한다. 이때 제2차전압(VCS)이 드레쉬홀드전압(VTH)보다 작다면 연산증폭기(OP2)는 아무런 출력신호를 발생하지 않으며, 제2차전압(VCS)이 드레쉬홀드전압(VTH)보다 크다면 스위칭부(10)의 스위칭 동작을 위한 제어신호를 발생한다. 상기에서 제2차전압(VCS)이 드레쉬홀드전압(VTH) 보다 큰 경우는 제1채널신호(A)와 제2채널신호(B)에 실제 음성이 실리는 경우에 해당한다.The switching control signal generator 16 comprising a resistor R4, a resistor R5, and an operational amplifier OP2 connected in series between the prologic decoder 4 and the ground terminal is an inverting input of the operational amplifier OP2. The second voltage VCS is received through the terminal and the threshold voltage VTH divided by the resistor R5 is received through the non-inverting input terminal of the operational amplifier OP2. At this time, if the second secondary voltage VCS is smaller than the threshold voltage VTH, the operational amplifier OP2 does not generate any output signal, and the second secondary voltage VCS is greater than the threshold voltage VTH. The control signal for the switching operation of the surface switching unit 10 is generated. In the case where the second secondary voltage VCS is greater than the threshold voltage VTH, it corresponds to a case where actual voice is carried on the first channel signal A and the second channel signal B. FIG.
스위치( SW)로 구성되는 스위칭부(10)가 스위칭 제어신호 발생부(16)에서 발생되는 제어신호에 의해 스위칭되면, 리미터(8)와 루프필터(12)가 연결된다. 루프필터(12)는 스위칭부(10)가 스위칭되었을 때 제1채널신호(A)와 제2채널신호(B)의 평균화 시간을 제공하고, 스위칭부(10)가 차단되었을 때 제1채널신호(A)와 제2채널신호(B)의 홀드시간을 제공한다. 버퍼로 구성되는 인터페이싱부(14)는 루프필터(12)의 출력을 수신하여 버퍼링한 후 제어를 위한 전압이득으로 전압제어 증폭기(Voltage Control Amplifier)(2)에 인가한다. 이에 따라 전압제어 증폭기(2)는 제1채널신호(A) 및 제2채널신호(B)의 전압레벨을 가변시켜 프로로직 디코더(4)로 출력한다.When the switching unit 10 composed of the switch SW is switched by the control signal generated by the switching control signal generator 16, the limiter 8 and the loop filter 12 are connected. The loop filter 12 provides an averaging time between the first channel signal A and the second channel signal B when the switching unit 10 is switched, and the first channel signal when the switching unit 10 is cut off. The hold time of (A) and the second channel signal B is provided. The interfacing unit 14 configured as a buffer receives and buffers the output of the loop filter 12 and applies it to a voltage control amplifier 2 with a voltage gain for control. Accordingly, the voltage control amplifier 2 varies the voltage levels of the first channel signal A and the second channel signal B and outputs them to the pro logic decoder 4.
제2도는 프로로직 디코더(4)에서 출력되는 4채널의 방향성신호들(L,C,R,S) 사이의 관계를 나타낸 도면이다.FIG. 2 is a diagram showing a relationship between four channels of directional signals L, C, R, and S output from the prologic decoder 4.
제1채널신호(A) 및 제2채널신호(B)가 밸런스 되었다면 제1차전압(VLR)은 기준점(0)에 위치할 것이고, 제1채널신호(A) 및 제2채널신호(B)가 밸런스되지 않았다면 제1차전압(VLR)은 기준점(0)으로부터 벗어나게 될 것이다. 기준점(0)과의 차이는 에러증폭부(6)에서 증폭되고, 리미터(8)에 의해 동작영역이 설정되며, 루프필터(12)에 의해 평균화시간이 제공된다. 이렇게 처리된후 인터페이싱부(14)를 통해 전압제어 증폭기(2)로 인가되면, 제1채널신호(A) 및 제2채널신호(B)의 전압레벨이 제어된다.If the first channel signal A and the second channel signal B are balanced, the first differential voltage VLR will be located at the reference point 0, and the first channel signal A and the second channel signal B will If is not balanced, the primary voltage VLR will deviate from the reference point (0). The difference from the reference point 0 is amplified by the error amplifier 6, the operating area is set by the limiter 8, and the averaging time is provided by the loop filter 12. After the processing is applied to the voltage control amplifier 2 through the interface unit 14, the voltage levels of the first channel signal A and the second channel signal B are controlled.
상기와 같이 2채널 입력신호(A,B)의 전압레벨이 제어되는 밸런스동작은 드레쉬홀드전압(VTH)의 제어에 의해 스위칭부(10)가 스위칭되는 경우에 수행된다. 그러면 2채널의 입력신호(A,B)는 밸런스 제어된후 방향성을 갖는 4채널의 신호(L,C,R,S)로서 출력되고, 이에 따라 종횡비가 변화한 화면상에는 영상이 표시되고 아울러 영상에 일치하는 음성이 송출된다.As described above, the balancing operation in which the voltage levels of the two-channel input signals A and B are controlled is performed when the switching unit 10 is switched by the control of the threshold voltage VTH. Then, the input signals A and B of two channels are balanced and then output as four signals L, C, R, and S having directionality. Accordingly, an image is displayed on the screen in which the aspect ratio is changed. The voice corresponding to is sent out.
그러나 밸런스동작의 수행을 제어하는 드레쉬홀드전압(VTH)은 기준전압(VREF)과, 저항(R4) 및 저항(R5)에 의해 고정적으로 설정되는 전압이기 때문에 화면의 종횡비를 다양하게 변화시킬 경우에는 적용할 수 없는 문제점이 있었다. 즉, 고정적으로 설정되는 드레쉬홀드전압(VTH)에 의해 밸런스 동작을 수행하는 밸런스 제어회로는 종횡비를 달리하는 하나의 화면에만 이용되었다.However, since the threshold voltage VTH controlling the performance of the balancing operation is a voltage that is fixedly set by the reference voltage VREF and the resistors R4 and R5, the aspect ratio of the screen is varied. There was an issue not applicable. That is, the balance control circuit which performs the balancing operation by the fixed threshold voltage VTH is used only for one screen having a different aspect ratio.
따라서 본 발명의 목적은 화면의 종횡비가 다양하게 변화되는 경우에도 적용할 수 있는 입력 밸런스 제어회로를 제공함에 있다.Accordingly, an object of the present invention is to provide an input balance control circuit that can be applied even when the aspect ratio of a screen varies.
상기와 같은 목적에 따라, 본 발명은 화면의 종횡비가 변화됨에 대응하여 드레쉬홀드 전압을 각각 변화시키는 입력 밸런스 제어회로를 향한 것이다.In accordance with the above object, the present invention is directed to an input balance control circuit for varying the threshold voltage in response to a change in the aspect ratio of the screen.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면을 참조하여 설명될 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings.
제3도는 본 발명에 따른 입력 밸런스 제어회로에 대한 구성을 도시한 것으로, 종래의 입력 밸런스 제어회로에서의 구성요소와 동일한 구성요소들에 대해서는 동일한 참조부호로서 표시하였음을 유의하여야 한다. 이때 종래의 입력 밸런스 제어회로에 대해 본 발명의 입력 밸런스 제어회로가 갖는 차이점은 스위칭 제어신호 발생부(18)이다.3 shows the configuration of the input balance control circuit according to the present invention, and it should be noted that the same components as those in the conventional input balance control circuit are denoted by the same reference numerals. At this time, the difference between the input balance control circuit of the present invention and the conventional input balance control circuit is the switching control signal generator 18.
화면의 종횡비를 달리하는 시스템으로 공급되는 즉, 신호의 밸런스 동작이 요구되는 제1채널신호(A)와 제2채널신호(B)가 인가되면, 프로로직 디코더(4)는 제1채널신호(A) 및 제2채널신호(B)를 수신한후 소정 전달특성을 가하여 레프트신호(L), 라이트신호(R), 센터신호(C) 및 써라운드신호(S)로서 출력한다. 또한 프로로직 디코더(4)는 기준전압(VREF), 제1차전압(VLR) 및 제2차전압(VCS)을 발생한다.When the first channel signal A and the second channel signal B, which are supplied to a system having a different aspect ratio of the screen, that is, a signal balancing operation is applied, the pro logic decoder 4 receives the first channel signal ( A) and the second channel signal B are received and then output as a left signal L, a write signal R, a center signal C and a surround signal S by applying a predetermined transfer characteristic. In addition, the pro logic decoder 4 generates the reference voltage VREF, the primary voltage VLR, and the secondary voltage VCS.
에러증폭부(6)는 연산증폭기(OP1)의 비반전단자를 통해 제1차전압(VLR)을 수신하고 연산증폭기(OP1)의 반전단자를 통해 기준전압(VREF)을 수신하여 제1차전압(VLR)과 기준전압(VREF)간의 차전압을 증폭한다. 리미터(8)는 에러증폭부(6)에서 증폭되어 출력되는 제1차전압(VLR)과 기준전압(VREF)간의 차전압을 수신하여 최대 동작영역내의 진폭을 갖는 신호를 출력한다.The error amplifier 6 receives the first differential voltage VLR through the non-inverting terminal of the operational amplifier OP1 and receives the reference voltage VREF through the inverting terminal of the operational amplifier OP1. The difference voltage between VLR and reference voltage VREF is amplified. The limiter 8 receives a difference voltage between the primary voltage VLR and the reference voltage VREF amplified and output from the error amplifier 6 and outputs a signal having an amplitude within the maximum operating region.
스위칭 제어신호 발생부(16)는 연산증폭기(OP2)의 반전입력단자를 통해 제2차전압(VCS)을 수신하고 연산증폭기(OP2)의 비반전입력단자를 통해 가변저항(VR)에 의해 분압되는 드레쉬홀드전압(VTH)을 수신한다. 이때 만일 제1채널신호(A) 및 제2채널신호(B)내에 실제 음성이 실린다면 제2차전압(VCS)이 드레쉬홀드전압(VTH)보다 크게 되므로, 스위칭 제어신호 발생부(16)의 연산증폭기(OP2)는 출력신호를 발생시켜 스위칭부(10)가 스위칭되도록 한다.The switching control signal generator 16 receives the second voltage VCS through the inverting input terminal of the operational amplifier OP2 and divides the voltage by the variable resistor VR through the non-inverting input terminal of the operational amplifier OP2. Receive the threshold voltage VTH. At this time, if the actual voice is carried in the first channel signal A and the second channel signal B, the second control voltage VCS is greater than the threshold voltage VTH, so that the switching control signal generator 16 The operational amplifier OP2 generates an output signal so that the switching unit 10 is switched.
스위칭부(10)의 스위치(SW)가 연결되므로, 리미터(8)에서 설정되어 출력되는 제1채널신호(A)와 제2채널신호(B)의 동작영역내의 진폭을 갖는 신호는 루프필터(12)로 인가된다. 루프필터(12)는 스위칭부(10)가 스위칭되는 동안 제1채널신호(A)와 제2채널신호(B)의 동작영역내의 진폭을 갖는 신호를 필터링한후 인터페이싱부(14)로 인가한다. 인터페이싱부(14) 루프필터(12)로부터의 출력신호를 수신하여 버퍼링한후 전압제어 증폭기(2)로 인가한다.Since the switch SW of the switching unit 10 is connected, a signal having an amplitude in the operating region of the first channel signal A and the second channel signal B, which is set and output from the limiter 8, is loop filter ( 12) is applied. The loop filter 12 filters the signals having the amplitudes in the operating regions of the first channel signal A and the second channel signal B while the switching unit 10 is switched, and then applies them to the interface unit 14. . The interfacing unit 14 receives the output signal from the loop filter 12, buffers it, and applies it to the voltage control amplifier 2.
이때 전압제어 증폭기(2)로 인가되는 신호는 전압제어 증폭기(2)의 전압이득을 변화시켜 제1채널신호(A) 및 제2채널신호(B)의 전압레벨을 변화시킨다. 이렇게 변화된 전압레벨을 갖는 제1채널신호(A) 및 제2채널신호(B)는 프로로직 디코더(4)로 다시 인가되며, 프로로직 디코더(4)는 변화된 전압레벨을 갖는 제1채널신호(A) 및 제2채널신호(B)에 전달특성을 가하여 밸런싱 제어된 레프트신호(L), 라이트신호(R), 센터신호(C) 및 써라운드신호(S)를 출력시킨다. 그러면 종횡비를 달리하는 화면상에는 영상신호가 표시되며, 아울러 표시되는 영상신호에 대응하는 음성신호가 스피커를 통해 송출된다. 이에 따라 시청자는 영상에 일치하는 음성을 청취할 수 있다.At this time, the signal applied to the voltage control amplifier 2 changes the voltage gain of the voltage control amplifier 2 to change the voltage levels of the first channel signal A and the second channel signal B. The first channel signal A and the second channel signal B having the changed voltage level are applied back to the pro logic decoder 4, and the pro logic decoder 4 is applied to the first channel signal having the changed voltage level. The transfer characteristic is applied to A) and the second channel signal B to output the balanced controlled left signal L, the write signal R, the center signal C and the surround signal S. FIG. Then, a video signal is displayed on the screen having a different aspect ratio, and an audio signal corresponding to the displayed video signal is transmitted through the speaker. Accordingly, the viewer can listen to the voice corresponding to the image.
제4도는 본 발명에 따라 음성신호가 밸런스 제어됨을 나타낸 도면으로, 영역(A)에 포함되는 데이터들(2∼6)은 밸런스 제어된 데이터들을 나타내며, 데이터(1) 및 데이터(7)은 밸런스 제어되지 않은 데이터들을 나타낸다. 이때 데이터들(2∼6)은 실제 음성에 대응하는 데이터들로서 밸런스 제어되어 데이터들의 영역이 변화하게 된다. 즉, 종횡비가 변화됨에 대응하여 데이터들의 영역들도 변화된 것이다.4 is a view showing that the voice signal is balanced-controlled according to the present invention, in which the data 2 to 6 included in the area A represent balance controlled data, and the data 1 and data 7 are balanced. Represents uncontrolled data. At this time, the data 2 to 6 are balanced as the data corresponding to the actual voice, so that the area of the data is changed. In other words, the regions of the data have changed in response to the change in aspect ratio.
상술한 바와 같이 드레쉬홀드 전압을 변화시킬 수 있는 가변저항을 갖는 입력 밸런스 제어회로를 구성함으로써 화면의 종횡비가 다양하게 변화되는 경우에도 화면상에 표시되는 영상에 일치하는 음성을 송출할 수 있는 잇점이 있다.As described above, by constructing an input balance control circuit having a variable resistor capable of changing the threshold voltage, it is possible to send out a voice corresponding to the image displayed on the screen even when the aspect ratio of the screen varies. There is this.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038103A KR100217366B1 (en) | 1994-12-28 | 1994-12-28 | Input balance controlling circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038103A KR100217366B1 (en) | 1994-12-28 | 1994-12-28 | Input balance controlling circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960028385A KR960028385A (en) | 1996-07-22 |
KR100217366B1 true KR100217366B1 (en) | 1999-09-01 |
Family
ID=19404419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940038103A KR100217366B1 (en) | 1994-12-28 | 1994-12-28 | Input balance controlling circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100217366B1 (en) |
-
1994
- 1994-12-28 KR KR1019940038103A patent/KR100217366B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960028385A (en) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4890065A (en) | Relative time delay correction system utilizing window of zero correction | |
US5742687A (en) | Signal processing circuit including a signal combining circuit stereophonic audio reproduction system including the signal processing circuit and an audio-visual reproduction system including the stereophonic audio reproduction system | |
JPH0720319B2 (en) | Center mode control circuit | |
KR100217366B1 (en) | Input balance controlling circuit | |
EP0638997B1 (en) | Servo circuit | |
US5151939A (en) | Adaptive audio processor for am stereo signals | |
US4054905A (en) | Automatic chrominance gain control system | |
US4600947A (en) | Television sound mute circuit | |
EP0496449A1 (en) | Switching bridge amplifier | |
US4550424A (en) | PM Decoder sample and hold circuit | |
US4827153A (en) | Circuit arrangement for optionally connecting signal sources to a signal sink | |
US4392114A (en) | Audio device having a tone control cancelling circuit | |
JP3266203B2 (en) | Automatic gain control circuit | |
US4280101A (en) | Stereophonic signal demodulation circuit | |
US4689506A (en) | Control circuit for use with electronic attenuators and method for providing a control signal proportional to absolute temperature | |
JPS5873290A (en) | Video signal processing circuit | |
JPS5933977A (en) | Video mixing and amplifying device | |
KR930004589Y1 (en) | Switching circuit for audio system | |
KR100238813B1 (en) | Gamma control circuit of a broadcasting camera | |
JPS6221301B2 (en) | ||
KR200212467Y1 (en) | Audio signal over input prevention device of external device_ | |
JPH05161091A (en) | High vision audio changeover device | |
KR100193595B1 (en) | Satellite broadcast decoder output video circuit | |
KR200165528Y1 (en) | Audio line autput circuit of a television receiver | |
JP3281788B2 (en) | Level attenuation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080529 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |