KR100211962B1 - Mono input/output sequence generating method - Google Patents

Mono input/output sequence generating method Download PDF

Info

Publication number
KR100211962B1
KR100211962B1 KR1019960064197A KR19960064197A KR100211962B1 KR 100211962 B1 KR100211962 B1 KR 100211962B1 KR 1019960064197 A KR1019960064197 A KR 1019960064197A KR 19960064197 A KR19960064197 A KR 19960064197A KR 100211962 B1 KR100211962 B1 KR 100211962B1
Authority
KR
South Korea
Prior art keywords
output
sequence
uio
single input
place
Prior art date
Application number
KR1019960064197A
Other languages
Korean (ko)
Other versions
KR19980045945A (en
Inventor
오행석
진병문
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960064197A priority Critical patent/KR100211962B1/en
Publication of KR19980045945A publication Critical patent/KR19980045945A/en
Application granted granted Critical
Publication of KR100211962B1 publication Critical patent/KR100211962B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/02Standardisation; Integration
    • H04L41/022Multivendor or multi-standard integration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/02Standardisation; Integration
    • H04L41/0213Standardised network management protocols, e.g. simple network management protocol [SNMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 시험하고자 하는 임의의 상태에 대한 가장 짧은 길이의 단일 입력/출력(UIO) 시퀀스를 생성하기 위한 방법으로서, 종래의 벙법은 스텝 1의 시험하고자 하는 상태까지 도달하는 방법에 대한 체계적인 정보를 제공하지 못하며, 스텝 2의 주어진 입력에 대한 출력을 판단하기에 사용하는 UIO 시퀀스의 생성 방법도 다양하며 생성된 UIO 시퀀스의 길이가 길어 시험기간 및 시험비용이 크므로, 상기 문제점을 해결하기 위해 본 발명은 병렬성과 비동기적 속성이 우수한 페트리네트를 이용하여 UIO 시퀀스를 생성함으로 제품에 대한 시험기간 및 시험비용을 줄이고 시험결과를 구현물에 적용하여 제품의 품질을 향상시킨다.The present invention is a method for generating a single input / output (UIO) sequence of shortest length for any state to be tested, and the conventional method provides systematic information on how to reach the state to be tested in step 1. In addition, there are various methods of generating the UIO sequence used to determine the output for a given input in Step 2, and because the length of the generated UIO sequence is long, the test period and the test cost are large. The invention generates a UIO sequence using Petri nets with excellent parallelism and asynchronous properties, reducing test periods and costs for products, and applying test results to implementations to improve product quality.

Description

단일 입/출력 시퀀스 생성방법How to create a single input / output sequence

본 발명은 시스템이 복잡하고 병렬성과 비동기적 속성을 지닌 페트리네트를 이용하여 적합성 시험계열을 생성하는 방법에 관한 것으로써, 정보통신 프로토콜의 크기가 커지고 복잡해짐에 따라 프로토콜의 설계 및 구현과정에서 오류가 발생할 가능성이 높아졌다.The present invention relates to a method for generating a conformance test sequence using a Petri net having a complex, parallel and asynchronous property, and the error in the design and implementation of the protocol as the size and complexity of the information communication protocol increases. Is more likely to occur.

적합성시험(COnfrmance Testing)이란 IUT(Implementation Under Test)가 명세서(Sepcification)와 일치하는지를 평가하기 위하여 시험 스위트(Test Suite)를 사용하며 시험 스위트는 프로토콜 명세서에서 추출해낸 입출력쌍으로 상기 IUT의 상태 (State)나 전이(Transition)을 시험하기 위한 입력기호의 열(Sequence)이다.Conformance testing refers to the use of a test suite to evaluate whether an IUT (Implementation Under Test) conforms to a specification, and a test suite is an input / output pair extracted from protocol specifications. ) Or a sequence of input symbols to test transitions.

자연어로 기술된 프로토콜의 규격 또는 국제표준은 기술된 명세 자체의 모호성(ambiguity)과, 모순성(inconsistency) 및 불안정성 등으로 구현자의 해석에 따라 다르게 구현될 수 있다.Protocol specifications or international standards described in natural language may be implemented differently depending on the interpretation of the implementer due to ambiguity, inconsistency, and instability of the described specification itself.

따라서 자연어로 기술된 명세서로부터 생성된 시험계열을 가지고 시험을 하는 경우는 시험 수행자에 따라 시험 결과가 달라지고 시험과정에서의 오류도 내포하게 된다.Therefore, in case of testing with the test sequence generated from the specification written in natural language, the test result varies according to the test performer and also includes errors in the test process.

상기 자연어의 단점을 극복하기 위하여 형식기술기법(Formal Description Technique, FDT)에 의한 명세규격 및 형식기술기법으로 기술된 명세로부터 시험 스위트의 생성과 자동화를 통하여 시험기간과 비용이 감소된다.In order to overcome the shortcomings of the natural language, the test period and cost are reduced through the generation and automation of test suites from the specification described by the formal description technique (FDT) and the specification described by the formal description technique.

그러나 Estelle와 LOTOS 그리고 S 등의 형식기술기법(FDT)은 프로토콜을 기술하는데는 충분한 기능을 제공하나 적합성시험 측면의 고려가 부족하여 상기 IUT를 시험하기 위하여 명세서의 내용과 직접적인 비교가 불가능하다.However, formal description techniques (FDT), such as Estelle, LOTOS, and S, provide sufficient functionality to describe the protocol, but lack the consideration of conformance testing aspects, and therefore cannot be directly compared with the contents of the specification for testing the IUT.

따라서 종래의 프로토콜 시험을 위한 스위트의 생성방법은 상기 FDT를 유한상태 기계(FSM)로 변환하여 시험계열을 생성하는 연구가 진행되고 있다.Therefore, in the method of generating a suite for a conventional protocol test, a research is being conducted to generate a test sequence by converting the FDT into a finite state machine (FSM).

상기 목적을 달성하기 위하여 본 발명은 프로토콜 적합성 시험을 위해 사용하는 시험계열의 길이를 줄이고 시험하고자 하는 상태까지 가장 짧은 경로로 도달이 가능하도록 하는 방법을 제안하여 시험기간 및 시험비용을 감소시킨다.In order to achieve the above object, the present invention proposes a method for shortening the length of the test sequence used for protocol conformance testing and reaching the shortest path to the state to be tested to reduce the test period and the test cost.

제1도는 본 발명에 적용되는 프로토콜 시험 과정도.1 is a protocol test procedure diagram applied to the present invention.

제2도는 본 발명에 따른 출력오류의 예시도.2 is an illustration of an output error according to the present invention.

제3도는 본 발명에 따른 전이오류의 예시도.Figure 3 is an illustration of a transition error in accordance with the present invention.

제4도는 본 발명의 단일 입/출력(UIO) 시퀀스 생성을 위한 페트리네트 구성도.4 is a Petri net configuration diagram for generating a single input / output (UIO) sequence of the present invention.

제5(a)도에서 제5(d)도는 본 발명의 길이 1에 대한 점화 트리(Firing Tree) 구성도.5 (a) to 5 (d) are diagrams of a firing tree for length 1 of the present invention.

제6(a)도에서 제6(d)도는 본 발명의 길이 2에 대한 점화 트리(Firing Tree) 구성도.6 (a) to 6 (d) are diagrams of a firing tree for length 2 of the present invention.

제7(a)도에서 제7(d)도는 본 발명에 적용되는 단일 입/출력(UIO) 시퀀스 생성을 위한 점화 트리(Firing Tree) 구성도.7 (a) to 7 (d) are diagrams of a firing tree for generating a single input / output (UIO) sequence according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 명세서 2 : 시험계열 생성1: specification 2: test series generation

3 : 시험계열부 4,5,9,10,15,16,24,...,30,43,...,50 : 입력/출력3: Test Sequence 4,5,9,10,15,16,24, ..., 30,43, ..., 50: Input / Output

6 : 구현물 7,8,11,12,13,14,17,...,22,31,...,42 : 장소6: implementation 7,8,11,12,13,14,17, ..., 22,31, ..., 42: place

본 발명은 시험하고자 하는 임의의 상태에 대한 가장 짧은 길이의 단일 입력/출력(Unique Input/Output, UIO) 시퀀스를 생성하기 위한 방법으로써, 특히 프로토콜 시험 분야에서 구현물의 오류를 검사하기 위하여 사용하는 시험하고자 하는 상태에만 유일하게 존재하며 존재한 단일 입력/출력(UIO) 시퀀스 중에서 가장 짧은 길이의 단일 입력/출력 시퀀스의 생성에 관한 것이다.The present invention is a method for generating the shortest length of a unique input / output (UIO) sequence for any state to be tested, and in particular for testing errors in implementations in the field of protocol testing. It exists only in the desired state and relates to the generation of a single input / output sequence of the shortest length among the existing single input / output (UIO) sequences.

본 발명은 프로토콜 시험 분야에서 구현물의 오류를 검사하기 위하여 사용하는 시험하고자 하는 상태에만 유일하게 존재하며, 존재한 단일 입력/출력 시퀀스 중에서 가장 짧은 길이의 단일 입력/출력 시퀀스 생성에 대한 상세 설명이다.The present invention exists solely in the state to be tested used to check for errors in implementations in the field of protocol testing, and is a detailed description of the generation of a single input / output sequence of the shortest length among the single input / output sequences present.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 적용되는 프로토콜 시험 과정도이다.1 is a protocol test procedure diagram applied to the present invention.

상기 과정을 보면 초기상태(19)에서 명세서(1)에 해당하는 시험하고자 하는 상태로 구현물(6)을 위치시킨다.Looking at the above process, the implementation 6 is placed in the state to be tested corresponding to the specification 1 in the initial state 19.

상기 명세서(1)에서 얻어진 시험계열 입력(4)을 구현물에 적용시켜 생성되는 출력(5)을 판단한다.The output 5 generated by applying the test sequence input 4 obtained in the specification 1 to the implementation is determined.

상기 구현물에서 생성된 출력(5)이 명세서(1)에서 기술된 출력(1)과 같은지를 확인하고 도착한 상태가 상기 명세서의 그것과 같은지를 검사한다.Check that the output 5 produced in the implementation is equal to the output 1 described in specification 1 and check that the state of arrival is the same as that of the specification.

상기 과정 수행 후 다음 시험을 위하여 초기 상태(19)로 구현물을 위치시킨다.After performing the procedure, the implementation is placed in an initial state 19 for the next test.

상기 프로토콜 시험분야는 구현물(6)의 오류를 검사하기 위하여 사용하는 시험하고자 하는 상태에만 유일하게 존재하며, 존재한 단일 입력/출력(UIO) 시퀀스 중에서 가장 짧은 길이의 단일 입력/출력 시퀀스의 생성(2)에 대한 설명이다.The protocol test field exists only in the state to be tested used to check for errors in the implementation 6, and generates the shortest length single input / output sequence among the single input / output (UIO) sequences present. 2) is the description.

상기 프로토콜 시험과정에서 출력오류와 전이오류를 걸러내기 위한 상기 단계 1에서 단계 3의 적합성 시험 단계에서 일반적으로 다음 두가지 문제가 발생한다.In the protocol testing process, the following two problems generally occur in the conformance test step of step 1 to step 3 to filter out output errors and transition errors.

상기 단계 1에서 일반적으로 구현 페트리네트를 원하는 스테이트로 위치시킬 수 없다는 것이고, 두 번째로 상기 단계 3에서 시험 계열의 입력을 적용한 후에 원하는 출력을 구현 페트리네트로부터 얻은 경우라도 구현 페트리네트가 해당 스테이트에 위치하였는지 알 수가 없다는 것이다.In the above step 1, the implementation petrinet cannot be placed in the desired state, and secondly, even if the desired output is obtained from the implementation petrinet after applying the input of the test series in the step 3, the implementation petrinet can be placed in the state. It is not known if it is located.

또한 상기 단계 4에서의 다음 시험을 위하여 초기 장소로 전이가 가능한지를 확인할 수가 없다는 것이다.In addition, it is not possible to confirm whether the transition to the initial site is possible for the next test in step 4.

상기 첫번째 문제는 제어능력 그리고 두 번째 문제는 관찰능력이며, 마지막 문제는 복원능력이라 한다.The first problem is controllability and the second problem is observability, and the last problem is resilience.

일반적으로 제어문제를 해결하기 위하여 초기 장소 P0로부터 시작하여 원하는 장소까지 가장 짧은 패스를 이용하여 장소에 도착한 후 해당 전이를 시험하고, 관찰문제를 해결하기 위하여 시험하는 전이 후에 도착한 장소의 유일한 입력/출력 시퀀스를 시험계열에 포함시켜 적용한 후 구현 페트리네트의 전이 집합을 확인하는 방법을 사용한다.In general, the first input of the place arrived after the transition to test the problem after the arrival at the place using the shortest pass from the initial place P 0 to the desired place to solve the control problem, and to solve the observation problem. The output sequence is included in the test sequence and then applied to determine the transition set of the implementation Petri net.

상기 유일한 입력/출력 시퀀스로 단일 입력/출력(Unique Input/Output,UIO) 시퀀스와, 구별 시퀀스(Distinguish Sequence, DS)와, 특징 세트(Characterizing Set, DS) 시퀀스 등을 사용한다.A unique input / output (UIO) sequence, a distinguish sequence (DS), a character set (DS) sequence, or the like is used as the unique input / output sequence.

상기 단일 입력/출력 시퀀스는 대부분의 모든 장소들에 대해 존재하며 길이도 구별 시퀀스(DS)나 특징 시퀀스(CS)에 비해 짧기 때문에 결과적으로 짧은 시험계열 생성을 보장하므로 관찰 문제를 해결하기 위하여 많이 사용된다.The single input / output sequence exists for most of the places and is shorter than the distinguishing sequence (DS) or the feature sequence (CS), so as a result, short test sequences are generated, which is often used to solve observation problems. do.

다음 제2도는 본 발명에 따른 출력오류의 예시도이다.2 is an exemplary view of an output error according to the present invention.

상기 예는 프로토콜 시험과정에서 확인이 요구되는 출력오류로 주어진 입력(9)에 대한 예상되지 않은 출력(10)이 나타나는 경우를 나타내는 것이다.This example illustrates a case where an unexpected output 10 for a given input 9 appears as an output error requiring confirmation during protocol testing.

상기 제1도과 같은 블랙박스 시험(black box testing)에서의 관찰 문제를 해결하기 위하여 사용하는 가장 짧은 길이의 단일 입력/출력(UIO) 시퀀스 생성 방법을 아래와 같이 제안한다.A method of generating the shortest length single input / output (UIO) sequence used to solve the observation problem in black box testing as shown in FIG. 1 is proposed as follows.

여기서 상기 단일 입력/출력(UIO) 시퀀스는 주어진 페트리네트의 장소 Pi를 위해 UIO(Pi)로 표기하는데 즉, Pi 장소에서 순방향 아크의 집합 즉 전이(predicate/action)의 시퀀스를 의미한다.Here, the single input / output (UIO) sequence is denoted as UIO (Pi) for place Pi of a given Petri net, that is, a set of forward arcs or a sequence of predicates / actions at place Pi.

이때 상기 예측(predicate)는 기존의 입력(input)에 해당하며 동작(action)은 출력(output)에 해당하여 다음과 같이 나타내어진다.In this case, the prediction corresponds to an existing input and an action corresponds to an output.

다음의 제3도는 본 발명에 따른 전이오류의 예시도이다.3 is a diagram illustrating a transition error according to the present invention.

상기 에는 프로토콜 시험과정에서 확인이 요구되는 전이오류로 주어진 입력(15)에 대해 예기치 않은 장소(18)로 전이가 일어나는 경우를 보여주는 예이다.The above example shows a case where a transition to an unexpected place 18 occurs for an input 15 given as a transition error that requires confirmation during a protocol test.

또한 상기 예는 본 발명에서 사용한 모델인 페트리네트의 특성을 고려하여 다음과 같은 단일 입력/출력 시퀀스 생성을 위한 방법을 사용한다.In addition, the above example uses a method for generating a single input / output sequence in consideration of the characteristics of the Petri net, which is a model used in the present invention.

먼저 초기에는 길이 1에 대한 각 장소에서의 전이를 에지(edge)로 하고 다음 장소를 리프(leaf)로 하는 트리를 생성한다.First, we create a tree with the transition at each place for length 1 as the edge and the leaf as the next place.

생성된 트리에서 유일한 전이를 갖는 장소가 존재하면 그 장소에서의 단일 입력/출력(UIO) 으로 인식한다.If a place with a unique transition in the generated tree exists, it is recognized as a single input / output (UIO) at that place.

만약 인식 과정에서의 길이 1의 단일 입력/출력(UIO)과 장소가 존재하지 않으면 단일 입력/출력으로 선정된 전이를 제외한 전이에 대해 길이 2로써 상기 트리 생성 과정의 과정을 반복한다.If there is no single input / output (UIO) and a location of length 1 in the recognition process, the process of the tree generation process is repeated with length 2 for the transition except for the transition selected as the single input / output.

상기 구해진 트리에서 동일한 도달트리 집합을 갖거나 동일한 점화(firing) 시퀀스를 가지는 에지(edge)를 제거한다.In the obtained tree, edges having the same set of arrival trees or having the same firing sequence are removed.

상기 모든 장소에 에지(edge)가 존재하는 경우는 다음 과정을 수행하고, 임의의 장소에 에지(edge)가 존재하지 않는 경우는 다음 마지막 과정을 수행한다.If there is an edge in all the places, the following process is performed, and if there is no edge in any place, the next last process is performed.

상기 각 장소에서 에지(edge) 시퀀스를 그 장소에서의 단일 입력/출력(UIO)로 간주하고 임의의 장소에서 여러개의 단일 입력/출력(UIO)이 존재하는 경우에 가장 짧은 길이로 초기 상태에 도달하는데 단일 입력/출력(UIO)을 그 장소에서의 단일 입력/출력(UIO)으로 선정한다.Consider the edge sequence at each location as a single input / output (UIO) at that location and reach the initial state with the shortest length if there are multiple single inputs / outputs (UIO) at any location. A single input / output (UIO) is chosen as the single input / output (UIO) at that location.

상기 제거한 에지(edge)에 다시 복귀하여 상기 세 번째와, 네 번째와, 다섯 번째의 과정을 반복한다.Returning to the removed edge again, the third, fourth and fifth processes are repeated.

제4도는 본 발명의 단일 입력/출력(UIO) 시퀀스 생성을 위한 페트리네트 구성도이다.4 is a Petri net configuration for generating a single input / output (UIO) sequence of the present invention.

상기 본 발명의 타당성과 효율성을 입증하기 위하여 사용한 페트리네트 모델로 정의는 다음과 같다.The definition of the Petri net model used to prove the validity and efficiency of the present invention is as follows.

상기 P는 유한한 장소의 집합으로 {P1,P2,...,PN}을 가진다.P is a set of finite places and has {P1, P2, ..., PN}.

또한 상기 T는 유한한 전이의 집합으로 {T1,T2,...,TN}을 가진다.In addition, T is a set of finite transitions and has {T1, T2, ..., TN}.

그리고 상기 A는 유한한 아크(arc)의 집합으로 {P×T} ∪ {T×P}의 순방향 아크의 집합과 {T×P}의 역방향 아크의 집합을 가진다.A is a set of finite arcs and has a set of forward arcs of {P × T} ∪ {T × P} and a set of reverse arcs of {T × P}.

다음 상기 M0는 P → {0,1,...} 토큰의 초기상태 집합으로 P∩T = 0 와 P∪T ≠ 0 의 집합을 가진다.Next, M0 is an initial state set of P → {0,1, ...} tokens and has a set of P∩T = 0 and P∪T ≠ 0.

이 같은 페트리네트의 구조적 표현은 방향성 그래프 표현 방법에 근거하여 장소와 전이 그리고 아크들로 구성된다.This structural representation of Petri nets consists of places, transitions and arcs based on the directional graph representation.

상기와 같이 각각의 장소 P[19,20,21,22]는 원으로 그리고 전이 T[23,...,30]는 바(bar)로써 표현된다.As above, each place P [19,20,21,22] is represented by a circle and the transition T [23, ..., 30] is represented by a bar.

여기서 상기 T의 기능은 사건의 발생 조건과 발생 후의 조건을 나타내는 유한 입·출력의 위치이다.Here, the function of T is a position of a finite input / output indicating a condition of occurrence of an event and a condition after occurrence.

그리고 아크 A는 상기 P와 T를 연결하여 T의 입력과 출력 장소를 결정하여 주는 기능을 수행한다.Arc A connects P and T to determine the input and output locations of T.

상기 페트리네트의 각 장소에는 하나 이상의 토큰들이 존재가 가능하며, 이들 각각은 하나의 검은 점(19)으로 표현된다.There may be one or more tokens in each place of the Petri net, each of which is represented by one black dot 19.

그리고 임의의 장소에서 토큰의 상태에 따라 시스템의 현재 동작 상태를 표현하는데, 만약 한 전이의 입력 장소에 토큰이 존재할 경우의 전이를 점화가능(enabling)한 전이라고 한다.It expresses the current operating state of the system according to the state of the token at any place, which is called before enabling a transition if the token exists at the input site of a transition.

그리고 이런 토큰을 점화가능토큰(enabling token)이라고 한다.These tokens are called enabling tokens.

한편 상기 페트리네트는 단순하고 분석하기에 간단한 Black White net 에서 Colored net처럼 다양한 페트리네트가 존재하는데 본 발명에서는 프리드키트/액션 네트를 사용하였다.On the other hand, there are a variety of petri nets, such as the colored net from the Black White net to the simple and simple to analyze, the present invention used a free kit / action net.

상기 프리드키트/액션 네트는 각 트랜지션마다 레이블이 붙는다.The FriedKit / Action Net is labeled for each transition.

상기 레이블은 프리드키트와 액션으로 구성되는데 한 트랜지션이 점화하기 위해서는 점화가능 상태에서의 프레디키트가 참이 되어야 하며, 점화와 함께 액션을 하게 된다.The label consists of a free kit and an action. In order for a transition to ignite, the Freddie kit in the ignitable state must be true, and the action is performed with the ignition.

상기 프레디키트는 단순명제이거나 또는 ?M으로 표시되어 M을 받았는가를 판단할 수 있다.The Freddie kit is a simple proposition or marked with? M to determine whether it received M.

또한 상기 액션은 !M으로 표시되어 메시지 M을 보낸다.The action also sends a message M, denoted by! M.

제5(a)도에서 제5(d)도는 본 발명의 길이 1에 대한 점화 트리(Firing Tree) 구성도이다.5 (a) to 5 (d) are diagrams illustrating a firing tree for length 1 of the present invention.

상기 구성도는 상기 제5도에 대한 점화 트리로 각 장소(19,20,21,22)에 대하여 토큰을 사용하여 다음에 도달하는 상태를 나타낸다.The schematic shows the state of reaching the next using the token for each location 19, 20, 21, 22 as the ignition tree for FIG. 5.

먼저 길이 1에 대한 Firing Tree를 생성하는데 이때 각 장소[31,36,41,46]에 대한 Firing Tree를 나타내었다.First, a firing tree for length 1 is created, and the firing tree for each place [31, 36, 41, 46] is shown.

상기 장소 P1(31)에 대해서만 전이 T4(33)가 유일하게 존재한다.Transition T4 33 is uniquely present only for place P1 31.

상기 장소 P1(33)에서의 전이 T4(33)를 제외한 길이 2에 대한 Firing Tree를 생성한다.A Firing Tree having a length of 2 except for the transition T4 33 at the place P1 33 is generated.

이때 각 장소에 대한 Firing Tree 는 제6도와 같다.At this time, the firing tree for each place is shown in FIG.

제6(a)도에서 제6(d)도는 본 발명의 길이 2에 대한 Firing Tree 구성도이다.6 (d) to 6 (d) is a configuration diagram Firing Tree for the length 2 of the present invention.

상기 구성은 동일한 점화트리를 갖는 에지(edge)(56,65,62,74,81,92)를 제거하여 다음 제7도와 같은 Firing Tree를 생성한다.This configuration removes the edges 56, 65, 62, 74, 81, 92 having the same ignition tree to create a firing tree as shown in the next seventh degree.

여기서 점선 화살표는 제거된 에지(104,110,113,122,129,140)를 나타낸다.The dashed arrows here indicate the removed edges 104, 110, 113, 122, 129, 140.

제7(a)도에서 제7(d)도는 본 발명에 적용되는 단일 입력/출력(UIO) 시퀀스 생성을 위한 점화트리(Firing Tree) 구성도이다.7 (d) to 7 (d) is a configuration diagram of a firing tree for generating a single input / output (UIO) sequence applied to the present invention.

상기 Firing Tree 구성의 각 장소(19,20,21,22)에 대한 단일 입력/출력(UIO) 시퀀스는 P1(T4,T3 T3)와, P2(T1 T4)와, P3(T3 T1)와, P4(T1, T2 T2, T2 T1) 중에서 선택된다.The single input / output (UIO) sequence for each location (19, 20, 21, 22) of the firing tree configuration is P1 (T4, T3 T3), P2 (T1 T4), P3 (T3 T1), P4 (T1, T2 T2, T2 T1) is selected from.

상기 P1의 경우는 단일 입력/출력(UIO) 시퀀스의 길이를 고려하여 T4(23)를 P1(19)에서의 단일 입력/출력(UIO) 시퀀스로 선택한다.In the case of P1, T4 23 is selected as a single input / output (UIO) sequence in P1 19 in consideration of the length of a single input / output (UIO) sequence.

상기 P4(22)의 경우는 3가지의 경우가 존재하는데 상기 제5도에서 보는 바와 같이 리셋(reset)하여 초기 장소로 복귀하는 경로의 길이가 동일하므로 3가지 단일 입력/출력(UIO) 모두 같은 결과를 갖는다.In the case of P4 (22), there are three cases. As shown in FIG. 5, the lengths of the paths to reset and return to the initial place are the same, so that all three single input / output (UIO) are the same. Has a result.

따라서 상기 단일 입력/출력(UIO) 시퀀스 생성 알고리즘을 이용하여 구한 결과는 다음과 같다.Therefore, the results obtained using the single input / output (UIO) sequence generation algorithm are as follows.

P1 : T4, P2 : T1, T4, P3 : T3 T1, P4 : T1 T2, T2 T2, T2 T1P1: T4, P2: T1, T4, P3: T3 T1, P4: T1 T2, T2 T2, T2 T1

본 발명은 프로토콜 시험자에게 체계적인 적합성 시험방법을 제공하여 제품에 대한 시험기간 및 시험비용을 줄이고 시험결과를 구현물에 적용하여 제품의 품질을 향상시킨다.The present invention provides a protocol tester with a systematic conformity test method to reduce the test period and the test cost for the product and to improve the quality of the product by applying the test results to the implementation.

상기 프로토콜 시험은 많은 시간과 비용을 투자해야 하는 분야이나 개방화된 시장 환경에서 상호운용성을 증진시키고 사용자를 보호하기 위하여 반드시 수행되어야 한다.The protocol test must be performed to protect the user and to improve interoperability in an open market environment or in areas that require a lot of time and money.

그러므로 개발 비용 및 기간을 단축하고 품질을 향상시키기 위한 연구가 필요하다.Therefore, research is needed to shorten development costs and periods and to improve quality.

본 발명은 이와 같은 연구환경을 제공함으로써 개방화된 프로토콜 분야의 기술력 확보에 기여하리라 판단된다.The present invention is expected to contribute to securing technology in the open protocol field by providing such a research environment.

본 발명은 국제표준기관(ITU,ISO 등)에서 권고하거나 표준화된 프로토콜 규격과 구현한 제품이 일치하는지 확인하는 적합성시험에 관한 것으로써, 종래 유한 상태 기계(Finite State Machine, FSM) 보다 병렬성 비동기적 속성이 우수한 페트리네트로부터 시험계열을 생성하는 방법을 사용하여, 적합성시험에 적용하는 경우 기존의 시험계열보다 길이가 짧아 시험기간 및 비용이 감소된다.The present invention relates to a conformance test that confirms whether a product implemented with a protocol standard recommended or standardized by an international standard organization (ITU, ISO, etc.) matches, and is more parallel and asynchronous than a conventional finite state machine (FSM). Using a method of generating test sequences from Petri nets with excellent properties, the length of the test sequence and the cost are reduced because the length of the test series is shorter than that of the existing test series.

Claims (4)

페트리네트의 특성을 고려하여 UIO 시퀀스 방법에 있어서, 초기에는 1인 시퀀스의 길이(ℓ)에 대한 각 장소에서의 전이를 에지(edge)로 하고 다음 장소를 리프(leaf)로 하는 트리를 생성하는 제1단계와; 생성된 트리에서 유일한 전이를 갖는 장소가 존재하면 그 장소에서의 단일 입력/출력(UIO)로 인식하는 제2단계와; 상기 인식과정에서의 시퀀스의 길이(ℓ)의 단일 입력/출력(UIO)과 장소가 존재하지 않으면 단일 입력/출력(UIO)으로 선정된 전이를 제외한 전이에 대해 시퀀스의 길이 (ℓ + 1)로써 상기 트리 생성 과정의 과정을 반복하는 제3단계와; 상기 구해진 트리에서 동일한 도달트리 집합을 갖거나 동일한 점화(firing) 시퀀스를 가지는 edge를 제거하는 제4단계와; 상기 모든 장소에 에지(edge)가 존재하는 경우는 다음 과정을 수행하고, 임의의 장소에 에지(edge)가 존재하지 않는 경우는 다음 마지막 과정을 수행하는 제5단계와; 상기 각 장소에서 에지(edge) 시퀀스를 그 장소에서의 단일 입력/출력(UIO)으로 간주하고 임의의 장소에서 여러개의 단일 입력/출력(UIO)이 존재하는 경우에 가장 짧은 길이로 초기 상태에 도달하는데 단일 입력/출력(UIO)을 그 장소에서의 단일 입력/출력(UIO)로 선정하는 제6단계와; 상기 제거한 에지(edge)를 다시 복귀하여 상기 제3단계와, 제4단계와, 제5단계를 반복하는 제7단계를 포함하는 것을 특징으로 하는 단일 입력/출력(UIO) 시퀀스 생성방법.In the UIO sequencing method in consideration of the characteristics of the Petri net, a tree in which a transition at each place with respect to the length (l) of a sequence of 1 is used as an edge and a next place is a leaf is generated. A first step; A second step of recognizing a place having a unique transition in the generated tree as a single input / output (UIO) at that place; If the single input / output (UIO) and the location of the sequence length (ℓ) in the recognition process does not exist, the length of the sequence (ℓ + 1) for the transition except for the transition selected as the single input / output (UIO) A third step of repeating the process of generating the tree; Removing an edge having the same set of arrival trees or having the same firing sequence in the obtained tree; A fifth step of performing the following process when the edges exist in all the places, and performing the next last process when the edges do not exist in any place; Consider the edge sequence at each location as a single input / output (UIO) at that location and reach the initial state with the shortest length when there are multiple single inputs / outputs (UIO) at any location. A sixth step of selecting a single input / output (UIO) as the single input / output (UIO) at the place; And returning the removed edge again to repeat the third, fourth, and fifth steps. 제1항에 있어서, 상기 제3단계는 어떤 상태에서 유일한 단일 입력/출력(UIO) 시퀀스를 찾기 위하여 동일의 도달경로 또는 점화 시퀀스를 갖는 에지(edge)를 제거하는 것을 특징으로 하는 단일 입력/출력 시퀀스 생성방법.2. The single input / output of claim 1, wherein the third step removes edges having the same arrival path or ignition sequence to find a unique single input / output (UIO) sequence in a state. How to create a sequence. 제1항에 있어서, 상기 제4단계는 어떤 상태에서 유일한 단일 입력/출력(UIO) 시퀀스를 찾기 위하여 동일의 도달경로 또는 점화 시퀀스를 갖는 에지(edge)를 제거하는 것을 특징으로 하는 단일 입력/출력(UIO) 시퀀스 생성방법.4. The single input / output of claim 1, wherein the fourth step removes edges having the same arrival path or ignition sequence to find a unique single input / output (UIO) sequence in a state. (UIO) Sequence generation method. 제1항에 있어서, 상기 제6단계는 어떤 상태에 존재하는 복수의 단일 입력/출력(UIO) 시퀀스 중에서 초기 상태로 복귀하는 경로가 짧은 시퀀스를 대표적인 단일 입력/출력(UIO)으로 선정하는 것을 특징으로 하는 단일 입력/출력 시퀀스 생성방법.The method as claimed in claim 1, wherein the sixth step selects a sequence having a short path returning to an initial state from among a plurality of single input / output (UIO) sequences present in a state as a representative single input / output (UIO). Single input / output sequence generation method.
KR1019960064197A 1996-12-11 1996-12-11 Mono input/output sequence generating method KR100211962B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064197A KR100211962B1 (en) 1996-12-11 1996-12-11 Mono input/output sequence generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064197A KR100211962B1 (en) 1996-12-11 1996-12-11 Mono input/output sequence generating method

Publications (2)

Publication Number Publication Date
KR19980045945A KR19980045945A (en) 1998-09-15
KR100211962B1 true KR100211962B1 (en) 1999-08-02

Family

ID=19487167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064197A KR100211962B1 (en) 1996-12-11 1996-12-11 Mono input/output sequence generating method

Country Status (1)

Country Link
KR (1) KR100211962B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428890B1 (en) * 2001-12-21 2004-04-29 주식회사 포스코 Method for Drafting Ladder Diagram Using Petri Net
KR100489330B1 (en) * 2002-06-26 2005-05-12 학교법인 한국정보통신학원 Method and apparatus for testing interoperability of communication protocols based on multiple stimuli principle
KR20110012342A (en) * 2009-07-30 2011-02-09 경상대학교산학협력단 Method of designing programmable logic controller ladder logic and generating ladder code

Also Published As

Publication number Publication date
KR19980045945A (en) 1998-09-15

Similar Documents

Publication Publication Date Title
US5937181A (en) Simulation of a process of a concurrent system
Barnett et al. Towards a tool environment for model-based testing with AsmL
Ara et al. A proposal for transaction-level verification with component wrapper language
KR100211962B1 (en) Mono input/output sequence generating method
Uyar et al. Modeling VHDL specifications as consistent EFSMs
Gueraichi et al. Derivation of Test Cases for LAP-B from a LOTOS Specification.
Ulrich et al. Specification-based testing of concurrent systems
US8156395B2 (en) Methods for generating test patterns for sequential circuits
Kokash et al. Input-output conformance testing for channel-based service connectors
Tabourier et al. A GSM-MAP protocol experiment using passive testing
van Weelden et al. On-the-fly formal testing of a smart card applet
Podlovchenko et al. Equivalence problem solvability in gateway program models
Murray et al. Specification-based class testing with ClassBench
Burdonov et al. Safe simulation testing of systems with refusals and destructions
Boroday et al. Techniques for Abstracting SDL Specifications
KR100216589B1 (en) Method of checking unique input/output sequence by using mutual exclusive relation
Zhu et al. Evaluation of test coverage for embedded system testing
Dubuc et al. Translation from TTCN to LOTOS and the Validation of Test Cases.
Deussen et al. Formal test purposes and the validity of test cases
Pommereau Causal time calculus
Buonanno et al. An extended-UIO-based method for protocol conformance testing
Koopman et al. Fully automatic testing with functions as specifications
Mhanna et al. Generation of Context-Based Usage Scenario Test from UML Sequence Diagrams
CN117891742A (en) RUCM-based system test case automatic generation method
KR20020054239A (en) A transformation method from SDL into CPN by data flow and self-loop analysis

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee