KR100211751B1 - Muting circuit for preventing output d.c. voltage fluctuation - Google Patents
Muting circuit for preventing output d.c. voltage fluctuation Download PDFInfo
- Publication number
- KR100211751B1 KR100211751B1 KR1019960021064A KR19960021064A KR100211751B1 KR 100211751 B1 KR100211751 B1 KR 100211751B1 KR 1019960021064 A KR1019960021064 A KR 1019960021064A KR 19960021064 A KR19960021064 A KR 19960021064A KR 100211751 B1 KR100211751 B1 KR 100211751B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- terminal
- signal
- amplifier
- output
- Prior art date
Links
- 230000005236 sound signal Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs
뮤팅 회로.Muting circuit.
2. 발명이 해결하려고 하는 기술적 과제2. Technical Challenges to be Solved by the Invention
뮤팅 회로에서 출력 직류 전압의 변동을 방지한다.Prevents the output DC voltage from fluctuating in the muting circuit.
3. 발명의 해결 방법의 요지3. The point of the solution of the invention
음성신호와 기준전압을 입력받아 증폭하여 출력하는 제1증폭기와 기준전압만 입력받아 증폭하여 출력하는 제2증폭기로 구성되는 뮤팅 회로로서, 출력전압의 직류값 변동을 방지한다.A first amplifier for receiving a voice signal and a reference voltage and for amplifying and outputting the same, and a second amplifier for receiving only a reference voltage and amplifying and outputting the reference voltage.
4. 발명의 중요한 용도4. Important Uses of the Invention
뮤팅 회로에서 출력 직류 전압 변동을 방지하여 출력 오프셋과 팝 노이즈의 유발을 억제한다.The muting circuit prevents output DC voltage fluctuations and suppresses output offset and pop noise.
Description
제1도는 종래의 뮤팅 회로.Figure 1 shows a conventional muting circuit.
제2도는 본 발명에 따른 출력 직류 전압 변동 방지를 위한 뮤팅 회로의 블럭 구성도.FIG. 2 is a block diagram of a muting circuit for preventing output DC voltage fluctuation according to the present invention. FIG.
제3도는 본 발명의 구체적인 실시예에 따른 뮤팅 회로.Figure 3 shows a muting circuit according to a specific embodiment of the present invention.
본 발명은 뮤팅 회로에 관한 것으로, 특히 출력 직류 전압의 변동을 방지하기 위한 뮤팅 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a muting circuit, and more particularly, to a muting circuit for preventing fluctuation of an output DC voltage.
통상적으로 뮤팅(muting) 회로는 뮤팅 온동작시 음성신호를 감쇄하여 출력하고, 뮤팅 오프동작시 음성신호를 증폭하여 출력한다.Generally, a muting circuit attenuates and outputs a voice signal during a muting-on operation, and amplifies and outputs a voice signal during a muting-off operation.
제1도는 종래의 뮤팅 회로로서 뮤트신호(Vmute)에 따른 스위치(SW1)의 온/오프동작에 의해 증폭기(102)의 피드백 이득이 달라지므로 출력되는 음성 신호의 증폭도가 변한다.FIG. 1 is a conventional muting circuit, in which the feedback gain of the amplifier 102 is changed by on / off operation of the switch SW1 according to the mute signal Vmute, so that the amplification degree of the output speech signal is changed.
뮤트신호(Vmute)에 의해 스위치(SW1)가 오프되는 경우 즉, 뮤팅 오프동작이 수행되는 경우 출력전압(Vout)은 증폭기(102)의 피드백 이득에 의해 입력전압(Vin)이 증폭되어 출력된다. 출력전압(Vout)은 -(R2/R1)·Vin으로 저항(R1)값과 저항(R2)값에 따른 증폭도에 의해 입력전압(Vin)이 증폭되어 출력된다. 예를 들어 저항(R1)의 값과 저항(R2)의 값이 같으면 출력전압(Vout)은 입력전압(Vin)이 반전되어 출력된다.When the switch SW1 is turned off by the mute signal Vmute, that is, when the muting off operation is performed, the output voltage Vout is amplified by the feedback gain of the amplifier 102 to output the input voltage Vin. The output voltage Vout is amplified and outputted by the amplification degree according to the value of the resistor R1 and the value of the resistor R2 by - (R2 / R1) - Vin. For example, if the value of the resistor R1 is equal to the value of the resistor R2, the output voltage Vout is inverted and outputted as the input voltage Vin.
이와 달리 뮤트신호(Vmute)에 의해 스위치(SW1)가 온되는 경우 즉, 뮤팅 온동작이 수행되는 경우 출력전압(Vout)은 증폭기(102)의 피드백 이득에 의해 입력전압(Vin)이 감쇄되어 출력된다. 출력전압(Vout)은 -{(R2∥SW1의 온저항)/R1}·Vin이므로 스위치(SW1)가 온된 상태의 저항값에 의해 증폭기(102)의 피드백 이득 감소하므로 입력전압(Vin)이 감쇄되어 출력된다. 예를 들어 저항(R1)값이 100kΩ이고, 스위치(SW1)의 온저항값이 10Ω이면 증폭기(102)의 피드백 이득이 1/10000정도로 감소된다. 따라서 출력전압(Vout)은 입력전압(Vin)이 1/10000 정도로 감쇄되어 출력된다.In contrast, when the switch SW1 is turned on by the mute signal Vmute, that is, when the muting-on operation is performed, the output voltage Vout is attenuated by the feedback gain of the amplifier 102, do. Since the output voltage Vout is reduced by the resistance value of the amplifier 102 due to the resistance value of the switch SW1 being turned on since the output voltage Vout is equal to - (R1 R2SW1 on resistance) / R1} Vin, the input voltage Vin attenuates And output. For example, if the value of the resistor R1 is 100 kΩ and the ON resistance of the switch SW1 is 10Ω, the feedback gain of the amplifier 102 is reduced to about 1/10000. Therefore, the output voltage Vout is attenuated to about 1/10000 of the input voltage Vin.
이와 같이 뮤트신호(Vmute)에 의해 스위치(SW1)가 온/오프됨에 따라 증폭기(102)의 피드백 이득이 변하므로 출력전압(Vout)이 변동된다. 증폭기(102)의 피드백 이득 변화에 따라 음성 신호와 직류 전압으로 이루어진 입력 전압(Vin)이 증폭되거나 감쇄되어 출력되므로 출력전압(Vout)의 직류 전압 변동이 발생한다. 그런데 이러한 출력 직류 전압의 변동으로 인해 출력 오프셋이 발생되는 문제점이 있다. 또한 출력 직류 전압의 변동에 의해 팝 노이즈(pop noise)가 유발되는 문제점이 있다.As the switch SW1 is turned on / off by the mute signal Vmute in this way, the feedback gain of the amplifier 102 changes, and the output voltage Vout fluctuates. The input voltage Vin composed of the voice signal and the DC voltage is amplified or attenuated according to the change of the feedback gain of the amplifier 102 and the DC voltage fluctuation of the output voltage Vout occurs. However, there is a problem that an output offset occurs due to the fluctuation of the output DC voltage. In addition, there is a problem that pop noise is caused by fluctuation of the output DC voltage.
따라서 본 발명의 목적은 출력 직류 전압의 변동을 방지하기 위한 뮤팅 회로를 제공함에 있다.It is therefore an object of the present invention to provide a muting circuit for preventing variations in output DC voltage.
본 발명의 다른 목적은 출력 오프셋의 발생을 억제하기 위한 뮤팅 회로를 제공함에 있다.It is another object of the present invention to provide a muting circuit for suppressing the occurrence of an output offset.
본 발명의 또 다른 목적은 팝 노이즈의 유발을 억제하기 위한 뮤팅 회로를 제공함에 있다.It is still another object of the present invention to provide a muting circuit for suppressing the generation of pop noise.
이러한 목적들을 달성하기 위한 본 발명은 뮤팅오프신호에 응답하여 입력되는 음성신호와 기준전압을 입력받아 증폭하는 제1증폭기와, 뮤팅 온신호에 응답하여 상기 기준전압만을 입력받아 증폭하는 제2증폭기와, 상기 뮤팅 온/오프신호에 따라 상기 제1증폭기 또는 상기 제2증폭기를 선택적으로 구동시키는 선택기와, 상기 제1증폭기 또는 상기 제2증폭기로부터 출력되는 신호를 입력받아 증폭하여 출력하는 제3증폭기로 구성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of driving a microwave oven comprising a first amplifier for receiving and amplifying a voice signal and a reference voltage input in response to a muting off signal, a second amplifier receiving and amplifying only the reference voltage in response to a muting- A selector for selectively driving the first amplifier or the second amplifier according to the muting on / off signal, and a third amplifier for receiving and amplifying a signal output from the first amplifier or the second amplifier, .
이하 본 발명의 구체적인 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 출력 직류 전압의 변동 방지를 위한 뮤팅 회로의 블럭 구성도로서, 입력선택기(202)와 제1입력증폭기(204)와 제2입력증폭기(206)와 신호증폭기(208)로 구성된다.FIG. 2 is a block diagram of a muting circuit for preventing variations in the output DC voltage according to the present invention. The input selector 202, the first input amplifier 204, the second input amplifier 206, and the signal amplifier 208, .
입력선택기(202)는 인가되는 뮤트신호(Vmute)에 따라 제1입력증폭기(204) 또는 제2입력증폭기(206)의 구동을 선택한다. 즉, 입력선택기(202)는 상기 뮤트신호(Vmute)가 하이상태인 경우 제1입력증폭기(204)가 구동되도록 선택하고, 상기 뮤트신호(Vmute)가 로우상태인 경우 제2입력증폭기(206)가 구동되도록 선택한다.The input selector 202 selects driving of the first input amplifier 204 or the second input amplifier 206 according to the mute signal Vmute applied thereto. That is, the input selector 202 selects the first input amplifier 204 to be driven when the mute signal Vmute is in the high state, and selects the second input amplifier 206 when the mute signal Vmute is low. Is selected.
제1입력증폭기(204)는 상기 뮤트신호(Vmute)가 하이상태인 경우 입력선택기(202)에 의해 선택되어 뮤팅 오프동작을 수행한다. 음성신호와 직류 전압으로 이루어진 입력전압(Vin)은 커패시터(C1)에 의해 직류 전압이 제거되고 음성신호만이 남는다. 그러면, 제1입력증폭기(204)는 차동 증폭 회로로서, 상기 음성신호와 기준전압(Vref)을 (+)입력단으로 입력받고, 출력전압(Vout)을 (-)입력단으로 입력받는다. 그런후 제1입력증폭기(204)는 상기 입력된 음성신호와 기준전압(Vref)을 증폭하여 신호증폭기 (208)로 출력한다.The first input amplifier 204 is selected by the input selector 202 to perform the muting off operation when the mute signal Vmute is in a high state. The input voltage Vin consisting of the voice signal and the DC voltage is removed by the capacitor C1 and only the voice signal is left. The first input amplifier 204 is a differential amplifier circuit that receives the audio signal and the reference voltage Vref at the (+) input terminal and receives the output voltage Vout at the (-) input terminal. The first input amplifier 204 amplifies the input voice signal and the reference voltage Vref and outputs the amplified voice signal to the signal amplifier 208.
한편, 제2입력증폭기(206)는 상기 뮤트신호(Vmute)가 로우상태인 경우 입력선택기(202)에 의해 선택되어 뮤팅 온동작을 수행한다. 이때, 제2입력증폭기(206)는 차동 증폭 회로로서 제1입력증폭기(204)와는 달리 음성 신호를 입력받지 않고 기준전압(Vref)만을 (+)입력단으로 입력받고, 출력전압(Vout)을 (-)입력단으로 피드백 입력받는다. 따라서, 제2입력증폭기(206)는 음성신호가 입력되지 않으므로 음성신호가 출력되지 않는다. 따라서, 제2입력증폭기(206)는 상기 입력된 기준전압(Vref)을 증폭하여 신호증폭기(208)로 전달한다.Meanwhile, when the mute signal Vmute is in a low state, the second input amplifier 206 performs a muting-on operation by being selected by the input selector 202. At this time, the second input amplifier 206 is a differential amplifier circuit which receives the reference voltage Vref only at the (+) input terminal without receiving the voice signal, unlike the first input amplifier 204, and outputs the output voltage Vout at -) feedback input to the input. Therefore, the second input amplifier 206 does not receive a voice signal, and therefore does not output a voice signal. Accordingly, the second input amplifier 206 amplifies the input reference voltage Vref and transmits the amplified reference voltage Vref to the signal amplifier 208.
신호증폭기(208)는 제1입력증폭기(204) 또는 제2입력증폭기(206)로부터 출력되는 신호를 입력받아 증폭하여 출력한다. 제1입력증폭기(204)로부터 증폭된 음성신호와 기준전압(Vref)을 입력받는 경우 신호증폭기(208)는 제1입력증폭기(204)로부터 입력된 음성신호와 기준전압(Vref)을 증폭하여 출력한다. 이와 달리, 제2입력증폭기(206)로부터 증폭된 기준전압(Vref)을 입력받는 경우 신호증폭기(208)는 제2입력증폭기(206)로부터 입력된 기준전압(Vref)을 증폭하여 출력한다. 그리고, 신호증폭기(208)의 출력전압(Vout)은 다시 제1입력증폭기(204) 및 제2입력증폭기(206)로 피드백되어 입력된다.The signal amplifier 208 receives a signal output from the first input amplifier 204 or the second input amplifier 206, amplifies the signal, and outputs the amplified signal. When the amplified voice signal and the reference voltage Vref are inputted from the first input amplifier 204, the signal amplifier 208 amplifies the voice signal inputted from the first input amplifier 204 and the reference voltage Vref, do. When the reference voltage Vref amplified from the second input amplifier 206 is input, the signal amplifier 208 amplifies the reference voltage Vref input from the second input amplifier 206 and outputs the amplified reference voltage Vref. The output voltage Vout of the signal amplifier 208 is fed back to the first input amplifier 204 and the second input amplifier 206 again.
제3도는 본 발명의 구체적인 실시예에 따른 뮤팅 회로로서, 캐패시터(C1)와 저항(R1∼R8)과 트랜지스터(Q1∼Q8)와 OP-AMP(208)로 구성된다.FIG. 3 is a mute circuit according to a specific embodiment of the present invention. It is composed of a capacitor C1, resistors R1 to R8, transistors Q1 to Q8, and an OP-AMP 208.
제3도를 참조하면, 본 발명에 따른 뮤팅 회로는 뮤트신호(Vmute)를 베이스단자와 컬렉터단자로 인가받고, 에미터단자가 접지되는 제1트랜지스터(Q1)와; 소정 전압을 베이스단자와 컬렉터단자로 인가받고, 에미터단자가 접지되는 제2트랜지스터(Q2)와; 상기 제2트랜지스터(Q2)의 컬렉터단자와 베이스단자가 연결되고, 에미터단자가 접지되는 제3트랜지스터(Q3)와; 상기 제1트랜지트터(Q1)의 베이스단자와 베이스단자가 연결되고, 에미터단자가 접지되는 제4트랜지스터(Q4)와; 베이스단자로 음성 신호와 기준 전압을 인가받고, 상기 제3트랜지스터(Q3)의 컬렉터단자와 에미터단자가 연결되고, 컬렉터 단자로 전원을 인가받는 제5트랜지스터(Q5)와; 에미터단자가 상기 제3트랜지스터(Q3)의 컬렉터단자와 연결되고, 출력신호를 베이스단자로 인가받고, 컬렉터 단자로 전원을 인가받는 제6트랜지스터(Q6)와, 상기 기준전압을 베이스단자로 인가받고, 에미터단자가 상기 제4트랜지스터(Q4)의 컬렉터단자와 연결되고, 상기 제5트랜지스터(Q5)의 컬렉터단자와 컬렉터단자가 연결되는 제7트랜지스터(Q7)와; 상기 출력전압을 베이스단자로 인가받고, 에미터단자가 상기 제4트랜지스터(Q4)의 컬렉터단자와 연결되고, 상기 제6트랜지스터(Q6)의 컬렉터단자와 컬렉터단자가 연결되는 제8트랜지스터(Q8)와; 상기 제5트랜지스터(Q5)의 컬렉터단자 또는 상기 제7트랜지스터(Q7)의 컬렉터단자의 신호를 입력받아 증폭하여 출력전압을 출력하는 증폭기(OP-AMP)로 구성된다.Referring to FIG. 3, a muting circuit according to the present invention includes a first transistor Q1 to which a mute signal Vmute is applied to a base terminal and a collector terminal, and an emitter terminal is grounded; A second transistor (Q2) to which a predetermined voltage is applied to the base terminal and the collector terminal and to which the emitter terminal is grounded; A third transistor Q3 having a collector terminal connected to the base terminal of the second transistor Q2 and an emitter terminal grounded; A fourth transistor Q4 having a base terminal connected to the base terminal of the first transistor Q1 and an emitter terminal grounded; A fifth transistor (Q5) receiving a voice signal and a reference voltage as a base terminal, a collector terminal and an emitter terminal of the third transistor (Q3), and a collector terminal; A sixth transistor Q6 having an emitter terminal connected to the collector terminal of the third transistor Q3 and receiving an output signal from the base terminal and receiving power from the collector terminal, A seventh transistor Q7 having an emitter terminal connected to the collector terminal of the fourth transistor Q4 and a collector terminal connected to the collector terminal of the fifth transistor Q5; An eighth transistor Q8 having an emitter terminal connected to the collector terminal of the fourth transistor Q4 and a collector terminal connected to the collector terminal of the sixth transistor Q6, Wow; And an amplifier OP-AMP for receiving and amplifying a signal of a collector terminal of the fifth transistor Q5 or a collector terminal of the seventh transistor Q7 to output an output voltage.
제2도 및 제3도를 참조하여 본 발명에 따른 뮤팅 회로의 동작을 설명한다. 입력선택기(202)는 제1트랜지스터 내지 제4트랜지스터(Q1∼Q4)와 저항(R5∼R8)로 구성되며, 뮤트신호와 2.5V전압을 인가받는다. 그리고, 입력선택기(202)는 상기 인가되는 뮤트신호와 2.5V전압의 크기에 의해 턴온 또는 턴오프되는 트랜지스터에 따라 제1입력증폭기(204) 또는 제2입력증폭기(206)의 구동을 선택한다. 입력선택기(202)의 뮤트신호(Vmute)는 2.5V이상 이면 하이상태이고, 2.5V미만이면 로우상태를 나타내는 신호로서, 뮤팅 회로의 동작을 결정한다. 상기 뮤트신호(Vmute)가 하이상태이면 제2트랜지스터(Q2)의 베이스단자와 제3트랜지스터(Q3)의 베이스단자로 전류가 입력되어 제3트랜지스터(Q3)가 턴온되므로 제1입력증폭기(204)가 동작하게 된다. 이와 반대로 상기 뮤트신호(Vmute)가 로우상태이면, 제1트랜지스터(Q1)의 베이스단자와 제4트랜지스터(Q4)의 베이스단자로 전류가 입력되어 제4트랜지스터(Q4)가 턴온되므로 제2입력증폭기(206)가 동작하게 된다.The operation of the muting circuit according to the present invention will be described with reference to FIGS. 2 and 3. The input selector 202 includes first to fourth transistors Q1 to Q4 and resistors R5 to R8 and receives a mute signal and a voltage of 2.5V. The input selector 202 selects the driving of the first input amplifier 204 or the second input amplifier 206 according to the applied mute signal and the transistor turned on or off by the magnitude of the 2.5V voltage. The mute signal Vmute of the input selector 202 is in a high state when it is 2.5 V or more, and when it is less than 2.5 V, it indicates a low state and determines the operation of the muting circuit. When the mute signal Vmute is high, a current is inputted to the base terminal of the second transistor Q2 and the base terminal of the third transistor Q3, and the third transistor Q3 is turned on, . On the contrary, when the mute signal Vmute is low, the current is inputted to the base terminal of the first transistor Q1 and the base terminal of the fourth transistor Q4, and the fourth transistor Q4 is turned on, The controller 206 operates.
제1입력증폭기(204)는 음성신호와 기준전압을 베이스단자로 인가받고, 상기 제3트랜지스터(Q3)의 컬렉터단자와 에미터단자가 연결되고, 전원을 컬렉터단자로 인가받는 제5트랜지스터(Q5)와; 에미터단자가 상기 제3트랜지스터(Q3)의 컬렉터단자와 연결되고, 출력신호를 베이스단자로 인가받고, 전원을 컬렉터단자로 인가받는 제6트랜지스터(Q6)로 구성된다. 이때, 출력전압(Vout)은 상기 제6트랜지스터(Q6)의 베이스단자로 피드백되어 입력된다. 제1입력증폭기(204)는 뮤트신호가 하이상태일 때 입력선택기(202)의 의해 제5트랜지스터(Q5) 및 제6트랜지스터(Q6)가 턴온되어 차동 증폭 회로가 구동되므로 상기 입력된 음성신호와 기준전압(Vref)을 증폭하여 신호증폭기(208)로 출력한다.The first input amplifier 204 receives a voice signal and a reference voltage as a base terminal, a collector terminal and an emitter terminal of the third transistor Q3 are connected, and a fifth transistor Q5 )Wow; And a sixth transistor Q6 having an emitter terminal connected to the collector terminal of the third transistor Q3, an output signal applied to the base terminal, and a power supply to the collector terminal. At this time, the output voltage Vout is fed back to the base terminal of the sixth transistor Q6. Since the fifth transistor Q5 and the sixth transistor Q6 are turned on by the input selector 202 when the mute signal is in the high state, the first input amplifier 204 drives the differential amplifier circuit, Amplifies the reference voltage Vref and outputs it to the signal amplifier 208.
한편, 제2입력증폭기(206)는 상기 기준전압을 베이스단자로 인가받고, 에미터단자가 상기 제4트랜지스터(Q4)의 컬렉터단자와 연결되고, 상기 제5트랜지스터(Q5)의 컬렉터단자와 컬렉터단자가 연결되는 제7트랜지스터(Q7)와; 상기 출력전압을 베이스단자로 인가받고, 에미터단자가 상기 제4트랜지스터(Q4)의 컬렉터단자와 연결되고, 상기 제6트랜지스터(Q6)의 컬렉터단자와 컬렉터단자가 연결되는 제8트랜지스터(Q8)로 구성된다. 그리고, 제2입력증폭기(206)는 뮤트신호(Vmute)가 로우상태인 경우 입력선택기(202)에 의해 선택되어 구동한다. 즉, 제2입력증폭기(206)는 제7트랜지스터(Q7) 및 제8트랜지스터(Q8)가 턴온되므로 차동 증폭 회로가 구동되어 상기 입력된 기준전압(Vref)을 증폭하여 신호증폭기(208)로 출력한다.Meanwhile, the second input amplifier 206 receives the reference voltage as a base terminal, the emitter terminal is connected to the collector terminal of the fourth transistor Q4, the collector terminal of the fifth transistor Q5, A seventh transistor Q7 to which a terminal is connected; An eighth transistor Q8 having an emitter terminal connected to the collector terminal of the fourth transistor Q4 and a collector terminal connected to the collector terminal of the sixth transistor Q6, . The second input amplifier 206 is selected and driven by the input selector 202 when the mute signal Vmute is in a low state. That is, since the seventh transistor Q7 and the eighth transistor Q8 are turned on, the second input amplifier 206 drives the differential amplification circuit to amplify the input reference voltage Vref and output the amplified reference voltage Vref to the signal amplifier 208 do.
신호증폭기(208)는 OP AMP로 구현되며, 제1입력증폭기(204) 또는 제2입력증폭기(206)로부터 출력되는 신호를 입력받아 증폭하여 출력한다. 신호증폭기(208)는 뮤트신호(Vmute)가 하이상태인 경우 즉 뮤팅 오프동작시에는 제1입력증폭기(204)로부터 출력되는 신호를 입력받아 증폭하여 출력전압(Vout)으로 출력한다. 또한 신호증폭기(208)는 뮤트신호(Vmute)가 로우상태인 경우 즉 뮤팅 온동작시에는 제2입력증폭기(206)로부터 출력되는 신호를 입력받아 증폭하여 출력전압(Vout)으로 출력한다. 출력전압(Vout)은 뮤트신호(Vmute)에 따라 기준전압(Vref)에 음성신호가 중첩되는지의 여부만 다를 뿐이므로 저항(R1)값과 저항(R2)값이 같으면 출력되는 직류 전압은 입력되는 기준전압(Vref)에 의해 결정되므로 그 값이 같다. 따라서 출력전압(Vout)의 직류값은 변동되지 않는다.The signal amplifier 208 is implemented as an OP AMP, receives a signal output from the first input amplifier 204 or the second input amplifier 206, and amplifies and outputs the signal. The signal amplifier 208 amplifies a signal output from the first input amplifier 204 when the mute signal Vmute is in a high state, that is, in a muting off operation, and outputs the amplified signal as an output voltage Vout. The signal amplifier 208 amplifies the signal output from the second input amplifier 206 when the mute signal Vmute is in the low state, that is, when the mute on operation is performed, and outputs the amplified signal as the output voltage Vout. Since the output voltage Vout is different only depending on whether the voice signal is superimposed on the reference voltage Vref according to the mute signal Vmute, if the value of the resistor R1 is equal to the value of the resistor R2, It is determined by the reference voltage Vref and therefore the value thereof is the same. Therefore, the DC value of the output voltage Vout does not fluctuate.
상술한 바와 같이 본 발명은 출력되는 전압의 직류값이 변동되는 것을 방지하기 위한 뮤팅 회로이다. 따라서, 본 발명은 출력 직류 전압의 변동으로 인해 발생되는 출력 오프셋과 팝 노이즈를 억제할 수 있는 잇점이 있다.As described above, the present invention is a muting circuit for preventing the DC value of the output voltage from fluctuating. Therefore, the present invention has the advantage of suppressing the output offset and pop noise caused by the fluctuation of the output DC voltage.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에서 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments. Therefore, the scope of the present invention should not be limited by the illustrated embodiments, but should be determined by the scope of the appended claims and equivalents thereof.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021064A KR100211751B1 (en) | 1996-06-12 | 1996-06-12 | Muting circuit for preventing output d.c. voltage fluctuation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021064A KR100211751B1 (en) | 1996-06-12 | 1996-06-12 | Muting circuit for preventing output d.c. voltage fluctuation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006817A KR980006817A (en) | 1998-03-30 |
| KR100211751B1 true KR100211751B1 (en) | 1999-08-02 |
Family
ID=19461631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960021064A KR100211751B1 (en) | 1996-06-12 | 1996-06-12 | Muting circuit for preventing output d.c. voltage fluctuation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100211751B1 (en) |
-
1996
- 1996-06-12 KR KR1019960021064A patent/KR100211751B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006817A (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424683A (en) | Differential amplification circuit wherein a DC level at an output terminal is automatically adjusted and a power amplifier wherein a BTL drive circuit is driven by a half wave | |
| JP3133659U (en) | Automatic gain control circuit | |
| JP2001358544A (en) | Amplifier circuit | |
| KR100931548B1 (en) | Gain variable amplifier circuit | |
| JP3340250B2 (en) | Buffer circuit | |
| US5196807A (en) | Amplifying circuit | |
| JPH06261386A (en) | Muting control circuit | |
| US4367419A (en) | Analog switch | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| US20060103472A1 (en) | Light receiving amplification circuit | |
| KR100211751B1 (en) | Muting circuit for preventing output d.c. voltage fluctuation | |
| CN113676144A (en) | Class D amplifier | |
| JP3049999B2 (en) | Preamplifier | |
| CN113381709A (en) | Class D amplifier | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| GB2334841A (en) | Class A audio amplifier with current sink controlled by feedback in dependence on speaker current | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| JPS6016103Y2 (en) | power amplifier | |
| US8243957B2 (en) | Audio control apparatus | |
| JPH0145152Y2 (en) | ||
| JP3115612B2 (en) | Amplifier circuit | |
| JP3365936B2 (en) | Amplifier circuit | |
| KR0181893B1 (en) | Circuit for controlling automatic gain of microphone | |
| JPH0374044B2 (en) | ||
| KR950008185Y1 (en) | Power supplying circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |