KR100210783B1 - Apparatus for duplication of switch - Google Patents

Apparatus for duplication of switch Download PDF

Info

Publication number
KR100210783B1
KR100210783B1 KR1019960035050A KR19960035050A KR100210783B1 KR 100210783 B1 KR100210783 B1 KR 100210783B1 KR 1019960035050 A KR1019960035050 A KR 1019960035050A KR 19960035050 A KR19960035050 A KR 19960035050A KR 100210783 B1 KR100210783 B1 KR 100210783B1
Authority
KR
South Korea
Prior art keywords
switch
interface unit
highway
space division
control data
Prior art date
Application number
KR1019960035050A
Other languages
Korean (ko)
Other versions
KR19980015643A (en
Inventor
성도상
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960035050A priority Critical patent/KR100210783B1/en
Publication of KR19980015643A publication Critical patent/KR19980015643A/en
Application granted granted Critical
Publication of KR100210783B1 publication Critical patent/KR100210783B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2203/00—Aspects of automatic or semi-automatic exchanges
    • H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 전전자 교환기에 관한 것으로서, 프로세서(101a,b)의 제어 데이터에 따라 입력 하이웨이(in1ainNa,in1binNb)를 통하여 수신된 타임 스위치(105-1105-N)의 스피치 데이터에 대한 출력 하이웨이(out1aoutNa,out1boutNb)를 결정하여 출력하는 공간 분할 스위치(104a,b)를 구비하는 전전자 교환기에 있어서, 프로세서(101a,b)의 콘트롤 데이터를 저장하는 콘트롤 메모리를 구비하며, 타임 스위치(105-1105-N)로부터의 소정 타임 슬롯의 스피치 데이터를 입력 서브 하이웨이를 통하여 콘트롤 데이터와 함께 상기 공간 분할 스위치(104a,b)에 인가하며, 출력 서브 하이웨이를 통하여 인가되는 공간 분할 스위치(104a,b)에 인가하며, 출력 서브 하이웨이를 통하여 인가되는 공간 분할 스위치(104a,b)의 스피치 데이터를 타임 스위치(105-1105-N)에 인가하는 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)를 구비하며, 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)는 공간 분할 스위치(104a,b)와 이중화 연결된다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an electronic switch, wherein the input highway (in1a) is in accordance with the control data of the processors 101a and b. inNa, in1b time switch 105-1 received via inNb) Output Highway (out1a) for Speech Data of 105-N outNa, out1b An all-electronic exchanger having space division switches 104a and b for determining and outputting outNb, comprising: a control memory for storing control data of the processors 101a and b, and a time switch 105-1. Speech data of a predetermined time slot from 105-N is applied to the space division switches 104a and b together with the control data through an input sub highway, and space division switches 104a and b applied through an output sub highway. Speech data of the spatial division switches 104a and b applied through the output sub highway to the time switch 105-1. Interface unit 103-1a applied to 105-N 103-Na) and (103-1b) 103-Nb, the interface unit 103-1a 103-Na) and (103-1b) 103-Nb is redundantly connected to the space division switches 104a and b.

따라서, 본 발명은 인터페이스부와 공간 분할 스위치 간을 이중화 구성함으로써 안전한 스피치 통로를 확보할 수 있으며, 프로세서의 제어데이타가 인터페이스부를 통하여 공간 분할 스위치에 인가됨으로써 인터페이스부의 탈장/장애시 공간 분할 스위치가 불필요한 스피치 통로를 확보할 우려가 없다는 효과가 있다.Therefore, the present invention can secure a safe speech path by dual configuration between the interface unit and the space division switch, and since the control data of the processor is applied to the space division switch through the interface unit, the space division switch is unnecessary when the interface unit is disconnected / disturbed. There is no effect of securing a speech passage.

Description

전전자 교환기의 스위치 이중화 장치Switch redundancy device of electronic exchanger

제1도는 종래의 전전자 교환기의 공간 분할 스위치 이중화 회로의 블럭도.1 is a block diagram of a space division switch redundancy circuit of a conventional all-electronic exchange.

제2도는 본 발명에 따른 전전자 교환기의 공간 분할 스위치 이중화 회로의 블럭도.2 is a block diagram of a space division switch redundancy circuit of an electronic switching system according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

101a,101b : 프로세서로서 102a,b : 메모리101a, 101b: processor 102a, b: memory

104a,b : 공간 분할 스위치 105-1N : 타임 스위치104a, b: space division switch 105-1 N: time switch

103-1a103-Na,103-1b103-Nb : 인터페이스부103-1a 103-Na, 103-1b 103-Nb: interface unit

본 발명은 전전자 교환기에 관한 것으로서, 더욱 상세하게는 스위치 네트워크의 상태를 테스트하는 전전자 교환기의 스위치 이중화 장치에 관한 것이다.The present invention relates to an electronic switchboard, and more particularly, to a switch duplication apparatus of an electronic switchboard for testing the state of the switch network.

제1도에는 종래의 전전자 교환기의 공간, 분할 스위치를 이중화한 상태가 도시되어 있다.FIG. 1 shows a state in which a space and a split switch of a conventional all-electronic exchanger are duplicated.

도면에서 xxxa로 도시된 부호는 이중화의 A측이며 xxxb로 도시된 부호는 B측을 의미한다.In the drawing, the symbol shown by xxxa is the A side of redundancy and the symbol shown by xxxb means the B side.

여기서 부호(101a,101b)는 프로세서로서 메모리(102a,b)와 인터페이스하여 콘트롤 데이터(스위칭 제어 데이터)를 메모리(102a,102b)에 저장한다.Here, reference numerals 101a and 101b interface with the memories 102a and b as processors to store control data (switching control data) in the memories 102a and 102b.

메모리(102a)는 N개의 콘트롤 메모리를 가지며 이 메모리 데이터는 각 입력 하이웨이의 타임 슬롯에 대한 출력 하이웨이를 결정하는 제어 데이터이다. 이 제어 데이터는 케이블(C4-a,b)를 통하여 공간 분할 스위치(104a,b)로 공급되어 입력 하이웨이에 대한 출력 하이웨이를 결정한다. 기존 하이웨이의 구성은 예컨데 1024 타임 슬롯으로 구성되며 각 제어 메모리의 용량은 1KXbite이다.Memory 102a has N control memories and this memory data is control data that determines the output highway for the time slot of each input highway. This control data is supplied to the space dividing switches 104a, b via cables C4-a, b to determine the output highway for the input highway. The existing highway consists of 1024 time slots, for example, and each control memory has a capacity of 1KXbite.

한편, 부호(103-1a103-Na)와 (103-1b103-Nb)는 타임 스위치(105-1105-N)와 인터페이스하는 인터페이스부로서 1024K 타임 슬롯의 용량을 갖는다. 여기서 타임 스위치(105-1105-N)는 데이터 링크를 포함한다.On the other hand, reference numeral 103-1a 103-Na) and (103-1b) 103-Nb) is a time switch 105-1. 105-N) is an interface unit that has a capacity of 1024K time slots. Where time switch (105-1 105-N) includes a data link.

공간 분할 스위치(104a,b)는 타임 스위치 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)에서 수신한 입력 하이웨이(in1ainNa, in1binNb)(1024 타임 슬롯)를 수신하고 케이블(C4-a,b)을 통하여 메모리(102a,102b)로부터 수신한 콘트롤 데이터의 제어를 받아 출력 하이웨이(out1aoutNa,out1boutNb)를 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)에 송신하는 역할을 수행한다.Space division switch 104a, b is time switch interface part 103-1a. 103-Na) and (103-1b) Input highway in1a received at 103-Nb inNa, in1b inNb (1024 time slots) and under control of the control data received from memory 102a, 102b via cables C4-a, b, output highway out1a. outNa, out1b outNb) is an interface unit 103-1a. 103-Na) and (103-1b) 103-Nb).

한편, 타임 스위치(105-1N)의 A측은 인터페이스부(103-1a103-Na)로 연결되고 타임 스위치(105-1N)의 B측은 인터페이스부(103-1b103-Nb)로 연결되므로 인하여 케이블(C3)을 두어 입력 하이웨이를 이중화하였다.On the other hand, the time switch 105-1 A side of N is the interface unit 103-1a. 103-Na) and time switch (105-1) The B side of N) is the interface unit 103-1b. 103-Nb), the cable (C3) was placed to duplicate the input highway.

그러나, 이러한 종래 기술은 타임 스위치(105-1N)와 인터페이스부(103-1a103-Na)측은 케이블(C3)로 이중화되어 있으나 인터페이스부(103-1a103-Na, 103-1b103-Nb) 와 공간 분할 스위치(104a,b) 사이에는 이중화가 되어 있지 않으므로 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)가 동시에 장애가 발생하거나 탈장시에는 타임 스위치(105-1105-N)간의 스피치 통로가 형성되지 않는다는 문제가 있었다.However, this conventional technique is a time switch 105-1. N) and interface unit 103-1a 103-Na side is duplexed with cable C3, but interface portion 103-1a 103-Na, 103-1b Since there is no redundancy between 103-Nb) and space division switches 104a and b, the interface unit 103-1a 103-Na) and (103-1b) When the 103-Nb) fails at the same time or hernia, the time switch 105-1 There was a problem that no speech passage between 105-N) was formed.

또한, 종래의 기술에서는 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)들이 쌍으로 탈장/장애가 발생한 경우에 공간 분할 스위치(104a,b)에서 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)들중 하나로부터 수신되는 스피치 통로가 형성되지 않게 된다. 그러나, 이 경우에도 제어 데이터는 수신되므로 프로세서에서 연결 통로에 대해 해제하기 전까지는 그전에 점유하고 있는 통로를 점유하고 있음으로 인해 연결 요구시 연결을 할 수 없다는 문제가 있었다.Also, in the related art, the interface unit 103-1a 103-Na) and (103-1b) Interface portion 103-1a at the space divider switch 104a, b in the case of hernia / fault in pairs 103-Nb 103-Na) and (103-1b) Speech passages received from one of 103-Nb) are not formed. However, even in this case, since the control data is received, the processor occupies the previously occupied path until the processor releases the connection path.

본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 공간 분할 스위치와 인터페이스부를 이중화 연결구성함으로써, 인터페이스부의 탈장/장애시에도 안전한 스피치 통로를 확보할 수 있게 한 전전자 교환기의 스위치 이중화 장치를 구성하는데 있다.The present invention has been made to solve such a problem, and an object of the present invention is to provide a redundant speech switch and interface unit by connecting redundantly, to ensure a safe speech passage in the event of hermetic / disengagement of the interface unit switch It is to construct a redundant device.

본 발명에 따른 전전자 교환기의 공간 분할 스위치 이중화 장치는, 프로세서의 제어 데이터에 따라 입력 하이웨이를 통하여 수신된 타임 스위치의 스피치 데이터에 대한 출력 하이웨이를 결정하여 출력하는 공간 분할 스위치를 구비하는 전전자 교환기에 있어서, 프로세서의 콘트롤 데이터를 저장하는 콘트롤 메모리를 구비하며, 타임 스위치로부터의 소정 타임 슬롯의 스피치 데이터를 상기 입력 서브 하이웨이를 통하여 상기 콘트롤 데이터와 함께 상기 공간 분할 스위치에 인가하며, 상기 출력 서브하이웨이를 통하여 인가되는 상기 공간 분할 스위치의 스피치 데이터를 상기 타임 스위치에 인가하는 인터페이스부를 구비하여, 인터페이스부는 공간 분할 스위치와 이중화 연결되는 구성을 갖는다.According to an embodiment of the present invention, an apparatus for redundancy of a space split switch of an electronic switch is provided with a space split switch configured to determine and output an output highway for speech data of a time switch received through an input highway according to control data of a processor. And a control memory for storing control data of a processor, wherein speech data of a predetermined time slot from a time switch is applied to the space division switch together with the control data through the input sub highway, and the output sub highway The interface unit may include an interface unit configured to apply speech data of the space division switch to the time switch. The interface unit may be redundantly connected to the space division switch.

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 전전자 교환기의 공간 분할 스위치 이중화 장치의 블럭도로서, 프로세서(101a,101b)는 케이블(C1)을 통하여 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)에 제어 데이터를 저장한다.2 is a block diagram of a space division switch redundancy device of an electronic switching system according to the present invention, wherein the processors 101a and 101b are connected to the interface unit 103-1a through a cable C1. 103-Na) and (103-1b) Control data is stored in 103-Nb).

여기서, 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)는 각각 2KX8bite의 콘트롤 메모리를 갖는다. 그리고, 인터페이스부 (103-1a103-Na)와 (103-1b103-Nb)는 타임 스위치(105-1105-N)으로부터 2K 타임 슬롯의 스피치 데이터를 수신한다. 한편, 인터페이스부 (103-1a103-Na) 및 (103-1b103-Nb)와 타임 스위치(105-1105-N) 사이에는 2K의 타임 슬롯 입력 하이웨이로 이중화되어 있다.Here, the interface unit 103-1a 103-Na) and (103-1b) 103-Nb) each has a control memory of 2KX8bite. And the interface unit 103-1a 103-Na) and (103-1b) 103-Nb) is a time switch 105-1. Speech data of a 2K time slot is received from 105-N). On the other hand, the interface unit 103-1a 103-Na) and (103-1b 103-Nb) and time switch 105-1 105-N) is duplicated with a 2K time slot input highway.

그리고, 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)는 공간 분할 스위치(104a,b)로 콘트롤 데이터 및 2K타임 슬롯의 스피치 데이터를 송신한다.And the interface unit 103-1a 103-Na) and (103-1b) 103-Nb transmits control data and speech data of 2K time slots to the space division switches 104a and b.

한편, 공간 분할 스위치(104a,b)는 입력된 2K타임 슬롯의 스피치 데이터를 수신된 콘트롤 데이터의 제어에 따라 2K 타임 슬롯 출력 하이웨이로 출력하며, 이 N개의 출력 하이웨이는 케이블(C3)을 통하여 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)로 각각 이중화되어 송신된다.Meanwhile, the spatial division switches 104a and b output the speech data of the input 2K time slots to the 2K time slot output highways under the control of the received control data, and the N output highways are interfaced through the cable C3. Part (103-1a) 103-Na) and (103-1b) 103-Nb) is duplexed and transmitted respectively.

이와 같이 스위치계의 완전 이중화를 구현함으로써 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)들의 어느 PBA의 탈장시에도 스피치 통로가 이루어질 수 있다.In this way, by implementing complete redundancy of the switch system, the interface unit 103-1a 103-Na) and (103-1b) Speech passages may occur upon hernia of any PBA of 103-Nb).

또한, 콘트롤 데이터를 분산 수용함으로써 해당되는 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)의 장애 또는 탈장시 공간 분할 스위치(104a,b)로 콘트롤 데이터가 송신되지 않음으로써 스피치 통로가 형성되지 않음에도 불구하고 공간 분할 스위치가 통로를 점유하는 문제가 발생되지 않게 된다.In addition, by distributing and receiving the control data, the corresponding interface unit 103-1a 103-Na) and (103-1b) In the event of failure or failure of 103-Nb), control data is not transmitted to the space dividing switches 104a and b so that the space dividing switch occupies the passage even though the speech passage is not formed.

이와 같이 본 발명은 인터페이스부와 공간 분할 스위치 간을 이중화 구성함으로써 안전한 스피치 통로를 확보할 수 있으며, 프로세서의 제어 데이타가 인터페이스부를 통하여 공간 분할 스위치에 인가됨으로써 인터페이스부의 탈장/장애시 공간 분할 스위치가 불필요한 스피치 통로를 확보할 우려가 없다는 효과가 있다.As described above, the present invention can secure a safe speech path by dually configuring the interface unit and the space dividing switch, and since the control data of the processor is applied to the space dividing switch through the interface unit, the space dividing switch is unnecessary when the interface unit is disconnected / disturbed. There is no effect of securing a speech passage.

Claims (1)

프로세서(101a,b)의 제어 데이터에 따라 입력 하이웨이(in1ainNa,in1binNb)를 통하여 수신된 타임 스위치(105-1105-N)의 스피치 데이터에 대한 출력 하이웨이(out1aoutNa,out1boutNb)를 결정하여 출력하는 공간 분할 스위치(104a,b)를 구비하는 전전자 교환기에 있어서, 상기 프로세서(101a,b)의 콘트롤 데이터를 저장하는 콘트롤 메모리를 구비하며, 상기 타임 스위치(105-1105-N)로부터의 소정 타임 슬롯의 스피치 데이터를 상기 입력 서브 하이웨이를 통하여 상기 콘트롤 데이터와 함께 상기 공간 분할 스위치(104a,b)에 인가하며, 상기 출력 서브하이웨이를 통하여 인가되는 상기 공간 분할 스위치(104a,b)의 스피치 데이터를 상기 타임 스위치(105-1105-N)에 인가하는 인터페이스부(103-1a103-Na)와(103-1b103-Nb)를 구비하며, 상기 인터페이스부(103-1a103-Na)와 (103-1b103-Nb)는 상기 공간 분할 스위치(104a,b)와 이중화 연결되는 전전자 교환기의 스위치 이중화 장치.The input highway in1a according to the control data of the processors 101a and b; inNa, in1b time switch 105-1 received via inNb) Output Highway (out1a) for Speech Data of 105-N outNa, out1b An all-electronic exchanger having space division switches 104a and b for determining and outputting outNb, comprising: a control memory for storing control data of the processors 101a and b; The spatial division switch applied to the spatial division switches 104a and b together with the control data through the input sub highway through the input sub highway; Speech data of 104a and b is transferred to the time switch 105-1. Interface unit 103-1a applied to 105-N 103-Na) and (103-1b) 103-Nb, the interface unit 103-1a 103-Na) and (103-1b) 103-Nb) is a switch redundancy device of the all-electronic switch that is redundantly connected to the space divider switch (104a, b).
KR1019960035050A 1996-08-23 1996-08-23 Apparatus for duplication of switch KR100210783B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960035050A KR100210783B1 (en) 1996-08-23 1996-08-23 Apparatus for duplication of switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960035050A KR100210783B1 (en) 1996-08-23 1996-08-23 Apparatus for duplication of switch

Publications (2)

Publication Number Publication Date
KR19980015643A KR19980015643A (en) 1998-05-25
KR100210783B1 true KR100210783B1 (en) 1999-07-15

Family

ID=19470489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035050A KR100210783B1 (en) 1996-08-23 1996-08-23 Apparatus for duplication of switch

Country Status (1)

Country Link
KR (1) KR100210783B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428660B1 (en) * 2000-10-30 2004-04-30 엘지전자 주식회사 A method of alternating handler for exchanger
KR20020069433A (en) * 2001-02-26 2002-09-04 삼성전자 주식회사 Switch network part device of electronic switching system

Also Published As

Publication number Publication date
KR19980015643A (en) 1998-05-25

Similar Documents

Publication Publication Date Title
CA2006489C (en) Distributed switching architecture for communication module redundancy
US5570345A (en) Protection switching system with single line control
CA2302257C (en) Communication device for the transmission of information signals
KR100210783B1 (en) Apparatus for duplication of switch
US5150355A (en) Relating exchanges
KR0175293B1 (en) Replacement switch
JPH06209284A (en) Optical switching module
KR19980075969A (en) Redundancy device to solve the problem of IPC path
KR100423488B1 (en) Redundancy Structure of Interprocessor Communication Network in Switching System
KR970004892B1 (en) Apparatus for doubling a communication bus
JPH06216923A (en) Communication system
JPH0666763B2 (en) Digital network switching system
KR200236879Y1 (en) IPC Redundant Path Structure
JP2977344B2 (en) Optical fiber transmission system
JP2583002B2 (en) Dual system time-division channel collation monitoring device
JP3405677B2 (en) Redundant system control system
JPH0398320A (en) Switching control system for active/standby package constituting redundant system
KR200150726Y1 (en) Control apparatus for duplication of guidance broadcast system in telephon exchange
KR100208261B1 (en) Doubling apparatus of common bus relay station in full electronic switching system
KR950016088A (en) Interconnecting device between each communication network between processors and its operation method
JPS5935242A (en) Switching control system
KR100210782B1 (en) Method for doubling ethernet port in full electronic switching system
KR0181117B1 (en) Serial communication apparatus
JP3150472B2 (en) Switching redundant system
KR980007340A (en) Redundant communication device between processor and device of electronic switching system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee