KR100210689B1 - Manufacture methode of PDP - Google Patents

Manufacture methode of PDP Download PDF

Info

Publication number
KR100210689B1
KR100210689B1 KR1019970003246A KR19970003246A KR100210689B1 KR 100210689 B1 KR100210689 B1 KR 100210689B1 KR 1019970003246 A KR1019970003246 A KR 1019970003246A KR 19970003246 A KR19970003246 A KR 19970003246A KR 100210689 B1 KR100210689 B1 KR 100210689B1
Authority
KR
South Korea
Prior art keywords
glass
protective layer
dielectric layer
electrode
interfacial reaction
Prior art date
Application number
KR1019970003246A
Other languages
Korean (ko)
Other versions
KR19980067292A (en
Inventor
김진영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970003246A priority Critical patent/KR100210689B1/en
Priority to US09/016,927 priority patent/US6215246B1/en
Publication of KR19980067292A publication Critical patent/KR19980067292A/en
Application granted granted Critical
Publication of KR100210689B1 publication Critical patent/KR100210689B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers

Abstract

본 발명은 플라즈마 디스플레이 판넬(PDP)의 전극구조 및 제조방법에 관한 것으로, 특히 판넬의 제조시 값싸고, 특성이 우수한 보호층을 절연기판상에 형성시킴으로서, 제품의 단가를 저감하고 수명을 증가시킬 수 있는 플라즈마 디스플레이 판넬을 구현하는데 목적이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode structure and a manufacturing method of a plasma display panel (PDP). In particular, in the manufacture of a panel, an inexpensive and excellent protective layer is formed on an insulating substrate, thereby reducing the cost of the product and increasing the service life. It is an object to implement a plasma display panel that can be.

이를 실현하기 위하여 본 발명은 평행한 상부글라스와 하부글라스가 프리트글라스에 의해 결합되고, 상기 상부글라스의 표시전극상에는 유전체층이 형성되며, 상기 유전체층 위에는 계면반응 방지막과 보호층이 각각 형성되고, 상기 하부글라스에는 어드레스전극이 배열되며, 상기 어드레스 전극 사이에는 격벽이 형성되는 칼라 플라즈마 표시소자 제조방법에 있어서, 상기 보호층을 스핀코팅법에 의해 형성시킨 것이다.In order to realize this, in the present invention, the parallel upper glass and the lower glass are combined by fritted glass, a dielectric layer is formed on the display electrode of the upper glass, and an interfacial reaction prevention layer and a protective layer are formed on the dielectric layer, respectively, In the method of manufacturing a color plasma display device in which an address electrode is arranged on glass and a partition is formed between the address electrodes, the protective layer is formed by spin coating.

Description

플라즈마 디스플레이 패널의 제조방법{Manufacture methode of PDP}Manufacture method of PDP

본 발명은 플라즈마 디스플레이 패널(이하 PDP)에 관한 것으로서, 특히 상부글라스에 형성되는 유전층을 방전시 발생하는 스퍼트링으로 부터 보호하기 위하여 전면에 형성되는 보호층 형성공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (hereinafter referred to as a PDP), and more particularly, to a protective layer forming process formed on an entire surface of a dielectric layer formed on an upper glass to protect it from sputtering generated during discharge.

일반적인 칼라 PDP는 도 1 에 도시된 바와같이 상부구조와 하부구조로 구성되는데, 상부구조는 상판글라스(1)와, 상기 상판글라스(1)에 형성되는 표시전극(3) 과, 상기 표시전극(3) 방전시에 발생한 표면전하를 유지하기 위한 유전체층(4)과, 보호층(5)으로 이루어지고, 하부구조는 하판글라스(2)와, 상기 하판글라스(2) 상에 형성되는 어드레스전극(6)으로 이루어지며, 상기 상판글라스(1)와 하판글라스(2) 사이에는 표면에 형광체(8)가 도포된 격벽(7)이 형성되고, 그 외에 상판글라스(1)와 하판글라스(2)를 결합시키기 위한 프리트글라스(9)가 형성된다.A general color PDP is composed of an upper structure and a lower structure, as shown in FIG. 1. The upper structure includes an upper glass 1, a display electrode 3 formed on the upper glass 1, and the display electrode ( 3) a dielectric layer 4 and a protective layer 5 for maintaining surface charges generated at the time of discharge, and a lower structure of the lower plate glass 2 and the address electrode formed on the lower plate glass 2; 6), a partition wall 7 having phosphor 8 coated on the surface is formed between the upper glass 1 and the lower glass 2, and the upper glass 1 and the lower glass 2 are formed. A fritted glass 9 is formed for bonding the.

도면중 미설명 부호 10 은 상부구조와 하부구조의 사이에 봉입되는 방전가스를 나타낸다.In the drawings, reference numeral 10 denotes a discharge gas enclosed between the upper structure and the lower structure.

PDP는 표시속도가 빠르고 대형크기의 판넬을 만들 수 있기 때문에 평판 표시소자로서 가장 적당하다고 판단된다. 과거에는 두 전극을 갖는 AC 및 DC형 PDP가 만들어졌다. 그중 면방전형 AC PDP가 칼라표시에 가장 적절한 것으로 알려졌다.PDP is most suitable as flat panel display device because of its fast display speed and large size panel. In the past, AC and DC type PDPs with two electrodes were made. Among them, surface discharge type AC PDP is known to be most suitable for color display.

종래 PDP 형성을 살펴보면, 먼저 투명전극으로 패턴을 형성한 후 그 투명전극의 측단부에 투명전극보다 저항이 낮은 금속물질을 덧 입혀서 전극의 끝단간의 선 저항을 떨어뜨려 구동전압 강하에 의한 표시품질의 저하를 방지하는 구조가 현재 대표적이며, 또다른 방법은 투명전극을 사용하지 않고 불투명의 금속전극 만으로 전극을 형성하는 방법도 있다. 그 전극들 위에 방전전류를 제한하기 위한 유전층(4)이 전체면에 형성되고, 상기 유전층(4)을 방전시 발생하는 스퍼트링으로 부터 보호하기 위하여 보호층(5)을 전면에 형성하며, 상기 보호층(5)은 일반적으로 산화마그네슘을 사용하며 E-BEAM증착법에 의해서 형성된다.Referring to the conventional PDP formation, first, a pattern is formed of a transparent electrode, and then a metal material having a lower resistance than the transparent electrode is coated on the side end of the transparent electrode to reduce the line resistance between the ends of the electrode, thereby reducing the display quality due to the driving voltage drop. A structure for preventing degradation is presently representative, and another method is to form an electrode using only an opaque metal electrode without using a transparent electrode. A dielectric layer 4 is formed on the entire surface to limit the discharge current on the electrodes, and a protective layer 5 is formed on the entire surface to protect the dielectric layer 4 from sputtering generated during discharge. The protective layer 5 generally uses magnesium oxide and is formed by E-BEAM deposition.

그리고 하부글라스(2)에는 상기 한쌍의 전극과 수직으로 배열된 하나의 전극(6)이 형성되고 방전에 의한 인접 방전영역의 오방전을 방지하기 위한 격벽(7)이 전극 사이에 형성되고 방전에 의한 인접 방전영역의 오방전을 방지하기 위한 격벽(7)이 전극 사이에 형성되며, 상부 및 하부글라스(1,2)를 프리트그라스(9)를 이용하여 결합시킨후 내부에는 방전가스(10)를 집어넣고 완전히 밀봉하여 제조하게 된다.The lower glass 2 is formed with one electrode 6 arranged perpendicularly to the pair of electrodes, and a partition wall 7 is formed between the electrodes to prevent mis-discharge of adjacent discharge regions due to discharge. A partition wall 7 is formed between the electrodes to prevent mis-discharge of adjacent discharge regions by the electrodes, and the upper and lower glasses 1 and 2 are combined using fritted glass 9, and then the discharge gas 10 is formed therein. It is prepared by inserting and sealing completely.

상기 보호층(5)을 형성하기 위한 방법으로는 전자빔법, 스퍼트링법, 인쇄법 등이 있다.Methods for forming the protective layer 5 include an electron beam method, a sputtering method, a printing method and the like.

특히 가장 실용화 되어 사용되고 있는것은 전자빔법인데, 이 전자빔에 의한 보호층 형성방법은 진공 및 열공정등 복잡한 프로세스로 인하여 생산성이 떨어지며, 진공장비등의 고가장비들로 인하여 제품의 생산단가가 상승하게 되는 문제점이 있었다.In particular, the most practically used is the electron beam method, the method of forming a protective layer by the electron beam is less productive due to complex processes such as vacuum and thermal processes, the production cost of the product is increased due to expensive equipment such as vacuum equipment There was a problem.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위하여 발명된 것으로서, 저가격의 스핀코팅법을 이용하여 다층의 산화마그네슘막을 형성시킴으로서, 제품의 단가를 저감하며 신뢰성이 향상된 PDP를 구현하도록 하는데 목적이 있다.The present invention is invented to solve the problems of the prior art as described above, by forming a multi-layered magnesium oxide film using a low-cost spin coating method, to reduce the unit cost of the product and to implement a PDP with improved reliability There is this.

도 1 은 종래 PDP의 단면 구성도.1 is a cross-sectional configuration diagram of a conventional PDP.

도 2 는 본 발명에 의한 PDP의 단면 구성도.2 is a cross-sectional configuration diagram of a PDP according to the present invention.

도 3 은 본 발명의 공정 흐름도.3 is a process flow diagram of the present invention.

도 4 는 본 발명의 공정을 세분화한 흐름도.4 is a flowchart detailing the process of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

101 : 상부기판 102 : 하부기판101: upper substrate 102: lower substrate

103 : 표시전극 104 : 유전체103: display electrode 104: dielectric

105 : 보호층 106 : 어드레스전극105: protective layer 106: address electrode

107 : 격벽 108 : 형광체107: partition 108: phosphor

109 : 프리트글라스 110 : 방전가스109: fritted glass 110: discharge gas

111 : 계면반응방지막111: interfacial reaction prevention film

본 발명을 도 2 내지 도 4를 참조하여 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to FIGS. 2 to 4.

두개의 나란한 절연기판(101,102)중 상부기판(101)위에 나란하게 배열된 한쌍의 표시전극(103)이 형성되고, 그 전극들 위에 방전전류를 제한하기 위한 유전층(104)이 전체면에 형성되며, 상기 유전층(104)은 산화납을 주성분으로 하는 저융점 글래스 물질이다. 그리고 상기 유전층과 보호층의 직접적인 접촉을 방지하기 위한 계면반응방지막(111)을 형성하며, 그 형성방법은 스핀코터를 이용하여 산화규소층을 스핀코팅시켜 형성하며, 그 두께는 1000∼2000

Figure pat00001
정도로 형성한다. 그리고 상기 계면반응 방지막(111) 상부에는 보호층(105)을 전면에 형성하며, 상기 보호층(105)은 산화마그네슘을 사용하고, 1∼5층의 산화마그네슘보호막을 역시 스핀코터를 이용하여 형성한다.A pair of display electrodes 103 arranged side by side on the upper substrate 101 of the two parallel insulating substrates 101 and 102 are formed, and a dielectric layer 104 is formed on the entire surface to limit the discharge current. The dielectric layer 104 is a low melting glass material mainly composed of lead oxide. In addition, an interfacial reaction prevention film 111 is formed to prevent direct contact between the dielectric layer and the protective layer. The method of forming the layer is formed by spin coating a silicon oxide layer using a spin coater, and the thickness thereof is 1000 to 2000.
Figure pat00001
Form to the extent. A protective layer 105 is formed on the entire surface of the interfacial reaction prevention film 111, and the protective layer 105 is formed of magnesium oxide, and 1 to 5 layers of magnesium oxide protective film are formed using a spin coater. do.

그리고 하부기판(102)에는 종래기술과 동일하게 한쌍의 표시전극(103)과 수직으로 배열된 하나의 어드레스전극(106)이 형성되고, 방전에 의한 인접 방전 영역의 오방전을 방지하기 위한 격벽(107)이 전극 사이에 형성되며, 그 방전공간에는 형광체(108)가 배열되어 있고, 두 기판을 프리트글라스(109)를 이용하여 결합시킨후 내부에는 방전가스(110)를 집어넣어 완전히 밀봉한다.The lower substrate 102 is formed with one address electrode 106 arranged vertically with a pair of display electrodes 103 in the same manner as in the prior art, and has a partition wall for preventing mis-discharge of adjacent discharge regions due to discharge. 107 is formed between the electrodes, and the phosphor 108 is arranged in the discharge space, and the two substrates are joined using the fritted glass 109, and then the discharge gas 110 is inserted therein and completely sealed.

상기 제조과정중 계면반응 방지막(111) 및 보호층(105)을 형성하는 방법을 도면에 도시된 공정흐름을 참조하여 이하에서 상세히 설명한다.A method of forming the interfacial reaction preventing film 111 and the protective layer 105 during the manufacturing process will be described in detail below with reference to the process flow shown in the drawings.

기판상에 유전체를 소성하는 공정을 거치면 다시 유전층면을 예열하는데, 이때 유전층 표면의 온도는 40∼80℃로 한다. 예열된 유전층면에 산화규소층을 스핀코팅에 의해서 형성한다. 산화규소 용액은 알코올 또는 물에 고형분이 1∼5중량% 정도 포함된 산화규소졸 용액으로 전술의 계면반응방지막을 형성한다. 이때 막의 두께는 전술한 1000∼2000

Figure pat00002
정도로 형성한다. 다시 적외선램프를 이용하여 계면반응 방지막을 40∼80℃로 예열한후 산화마그네슘용액을 1∼5회 정도 스핀코팅하여 보호층을 형성하고 소성하는데, 소성조건은 400∼500℃에서 1시간을 소성하게된다.When the dielectric is fired on the substrate, the surface of the dielectric layer is preheated again. A silicon oxide layer is formed on the surface of the preheated dielectric layer by spin coating. The silicon oxide solution is a silicon oxide sol solution containing 1 to 5% by weight of solids in alcohol or water to form the above-described interfacial reaction prevention film. In this case, the thickness of the film is 1000 to 2000.
Figure pat00002
Form to the extent. After preheating the interfacial reaction prevention film to 40 ~ 80 ℃ by using infrared lamp, spin coating magnesium oxide solution about 1 ~ 5 times to form a protective layer and firing.The firing condition is 1 hour at 400 ~ 500 ℃. Will be done.

상기와 같은 공정을 통하여 상부기판상에 값싸고 특성이 우수한 보호층이 완성되는 것이다.Through the above process, a cheap and excellent protective layer is completed on the upper substrate.

이상에서 살펴본 바와같은 본 발명은 저가격의 스핀코팅법을 이용하여 다층의 산화마그네슘막을 형성하므로서 내스퍼트링 특성, 내열특성, 내전압특성이 우수한 보호층을 형성할 수 있으며, 저전압 구동의 실현이 가능하여 구동 IC 단가를 저감시킬 수 있는 효과가 있다.As described above, the present invention can form a protective layer having excellent sputtering, heat resistance, and withstand voltage characteristics by forming a multilayer magnesium oxide film using a low-cost spin coating method, and can realize low voltage driving. There is an effect that the cost of the driving IC can be reduced.

Claims (5)

평행한 상부글라스와 하부글라스가 프리트글라스에 의해 결합되고, 상기 상부글라스에는 표시전극이 형성되고, 상기 하부글라스에는 어드레스전극이 형성되며, 상기 어드레스 전극 사이에는 격벽이 형성되는 플라즈마 디스플레이 패널의 제조방법에 있어서,A parallel upper glass and a lower glass are joined by fritted glass, a display electrode is formed on the upper glass, an address electrode is formed on the lower glass, and a partition is formed between the address electrodes. To 상기 표시전극 상면에 유전층을 형성하고 소성하는 공정과,Forming and baking a dielectric layer on the upper surface of the display electrode; 상기 유전층을 예열하는 공정과,Preheating the dielectric layer; 상기 유전층 위에 계면반응방지막을 형성하는 공정과,Forming an interfacial reaction prevention film on the dielectric layer; 상기 계면반응방지막 위에 보호층을 형성하는 공정이 포함되어 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.And forming a protective layer on the interfacial reaction prevention film. 제 1 항에 있어서,The method of claim 1, 상기 계면반응방지막은 스핀코팅법에 의해 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.The interfacial reaction preventing film is formed by a spin coating method. 제 1 항에 있어서,The method of claim 1, 상기 계면반응방지막은 알코올 또는 물에 고형분이 1∼5중량% 포함된 산화규소졸 용액을 사용하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.The interfacial reaction preventing film is formed using a silicon oxide sol solution containing 1 to 5% by weight of solids in alcohol or water. 제 1 항에 있어서,The method of claim 1, 상기 보호층은 스핀코팅법에 의해 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.The protective layer is formed by a spin coating method. 제 1 항에 있어서,The method of claim 1, 상기 보호층은 산화마그네슘막을 스핀코팅시킴으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.The protective layer is formed by spin coating a magnesium oxide film.
KR1019970003246A 1997-02-03 1997-02-03 Manufacture methode of PDP KR100210689B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970003246A KR100210689B1 (en) 1997-02-03 1997-02-03 Manufacture methode of PDP
US09/016,927 US6215246B1 (en) 1997-02-03 1998-02-02 Substrate structure of plasma display panel and its fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970003246A KR100210689B1 (en) 1997-02-03 1997-02-03 Manufacture methode of PDP

Publications (2)

Publication Number Publication Date
KR19980067292A KR19980067292A (en) 1998-10-15
KR100210689B1 true KR100210689B1 (en) 1999-07-15

Family

ID=19496285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003246A KR100210689B1 (en) 1997-02-03 1997-02-03 Manufacture methode of PDP

Country Status (1)

Country Link
KR (1) KR100210689B1 (en)

Also Published As

Publication number Publication date
KR19980067292A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
JP3778223B2 (en) Plasma display panel
JP3442876B2 (en) AC type plasma display device
US6437507B2 (en) Hollow cathode type color PDP
JP2001084913A (en) Gas discharge type display panel
CN100466147C (en) Plasma display and method for producing same
WO1993016482A1 (en) Plasma display panel
JP4849452B2 (en) Plasma display panel partition wall paste composition, green sheet, and plasma display panel using the same
US6215246B1 (en) Substrate structure of plasma display panel and its fabricating method
JPH10334814A (en) Ac-type plasma display element
US6276980B1 (en) Method for forming electrode for plasma display panel
KR100210689B1 (en) Manufacture methode of PDP
JP2008251318A (en) Plasma display panel
JP2944367B2 (en) Plasma display panel
KR100813834B1 (en) Method of manufacturing display device comprising oxidized porous silicon material-based electron emission source
JP5202134B2 (en) Lead-free low-temperature glass frit, lead-free low-temperature glass frit paste material, image display device and IC ceramic package using the same
JP3946241B2 (en) Plasma display panel and manufacturing method thereof
JP3532557B2 (en) Method for manufacturing plasma display panel
KR100226863B1 (en) Color plasma display panel and the manufacturing method thereof
KR100270417B1 (en) A gas-discharge display panel, a display using the same, and a method of manufacturing the same
US7125304B2 (en) Method of manufacturing plasma display panel and firing apparatus
KR100312029B1 (en) Method for sealing plasma display panel by using electrostatic means
JP2000123743A (en) Plasma display panel
KR100331535B1 (en) Method manufacturing bus-electrode of Plasma Display Panel
JP4162692B2 (en) Plasma display panel
JP4197190B2 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100331

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee