KR100210633B1 - Multiple access up converter/modulator and method - Google Patents
Multiple access up converter/modulator and method Download PDFInfo
- Publication number
- KR100210633B1 KR100210633B1 KR1019960706895A KR19960706895A KR100210633B1 KR 100210633 B1 KR100210633 B1 KR 100210633B1 KR 1019960706895 A KR1019960706895 A KR 1019960706895A KR 19960706895 A KR19960706895 A KR 19960706895A KR 100210633 B1 KR100210633 B1 KR 100210633B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- coupled
- component
- communication
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Communication Control (AREA)
Abstract
다중 액세스 디지탈 업 변환/변조기는 입력(1602, 1604)과, 제1 및 제2 보간 필터(1610, 1626)에 연결된 출력을 가지는 셀렉터(1606, 1608)를 포함한다. 제1 보간 필터의 출력은 제1 믹서(1612) 및 제1 가산기(1622)에 선택적으로 연결되고, 제1 가산기는 또한 제1 위상값을 수신하며, 그의 출력은 제1 위상 누산기(1616)에 연결되고, 제1 위상 누산기의 출력은 제1 사인 곡선 발생기(1614)에 연결되고 제2 사인 곡선 발생기(1630)에는 선택적으로 연결된다. 제1 및 제2 믹서의 각 출력은 출력 가산기(1634)와 제1 및 제2 믹서의 입력에 선택적으로 연결된다. 제2 보간 필터(1626)의 출력은 제2 믹서(1628) 및 제2 가산기(1638)에 선택적으로 연결되고, 제2 가산기는 또한 제2 위상값을 수신하며, 그의 출력은 제2 위상 누산기(1640)에 연결되고, 이 제2 위상 누산기의 출력은 제2 사인 곡선 발생기에 선택적으로 연결된다.The multiple access digital up-converter / modulator includes selectors 1606, 1608 having inputs 1602, 1604 and outputs coupled to first and second interpolation filters 1610, 1626. An output of the first interpolation filter is selectively connected to the first mixer 1612 and the first adder 1622, the first adder also receiving a first phase value, the output of which is coupled to the first phase accumulator 1616. Coupled, the output of the first phase accumulator is coupled to a first sinusoidal generator 1614 and optionally coupled to a second sinusoidal generator 1630. Each output of the first and second mixers is selectively connected to an output adder 1634 and inputs of the first and second mixers. An output of the second interpolation filter 1626 is selectively connected to a second mixer 1628 and a second adder 1638, the second adder also receiving a second phase value, the output of which is a second phase accumulator ( 1640, the output of this second phase accumulator is optionally connected to a second sinusoidal generator.
Description
통신 시스템의 송신기 및 수신기는 통상적으로 폭넓은 각종 대역폭을 가지며, 특정 주파수 범위 내에 있을 수 있는 다수의 신호들 중의 하나를 송신 및 수신하도록 설계된다. 당업자라면 이들 송신기 및 수신기는 제각기 원하는 주파수 대역 내에 전자기 방사를 방사하거나 또는 차단한다는 것을 명백히 알 수 있을 것이다. 각각 송신기 및 수신기는 안테나, 도파관, 동축 케이블 및 광섬유를 포함하는 몇몇 유형의 장치에 의해 전자기 방사를 출력하거나 또는 입력할 수 있다.Transmitters and receivers in communication systems typically have a wide variety of bandwidths and are designed to transmit and receive one of a number of signals that may be within a particular frequency range. Those skilled in the art will readily appreciate that these transmitters and receivers each emit or block electromagnetic radiation within a desired frequency band. Each transmitter and receiver may output or input electromagnetic radiation by several types of devices, including antennas, waveguides, coaxial cables and optical fibers.
이들 통신 시스템의 송신기 및 수신기는 다수의 신호를 송신 및 수신할 수 있다. 그러나, 이러한 송신기 및 수신기는 통상적으로 상이한 주파수 또는 대역폭을 가지며 송신 또는 수신되는 각 신호에 대해 복제되는 회로를 사용한다. 이 회로 복제는 각 통신 채널에 대해 완전히 독립된 송신기 및/또는 수신기를 제조하는 것과 관련하여 부가 비용이 들고 복잡하기 때문에 최적의 다중 채널 통신 장치 설계 구조는 아니다.Transmitters and receivers of these communication systems can transmit and receive multiple signals. However, such transmitters and receivers typically use circuits having different frequencies or bandwidths and duplicated for each signal being transmitted or received. This circuit duplication is not an optimal multichannel communication device design architecture because of the added cost and complexity associated with manufacturing a completely independent transmitter and / or receiver for each communication channel.
원하는 다중 채널 넓은 대역폭을 가지는 신호를 송신 및 수신할 수 있는 또 다른 송신기 및 수신기 구조가 가능하다. 이 또 다른 구조의 송신기 및 수신기는 원하는 대역폭의 신호가 나이키스트 표준(Nyquist criteria)에 따라 디지탈화될 수 있도록 보장하기 위해 충분히 높은 샘플링율로 동작하는 디지타이저(예를 들면, 아날로그-디지탈 변환기)를 사용할 수 있다(예를 들면, 적어도 대역폭의 두배와 동일한 샘플링율로 디지탈화). 후속하여, 디지탈화된 신호는 바람직하게, 디지탈화된 대역폭 내의 다중 채널들 간을 구별하기 위한 디지탈 신호 처리 기법을 사용하여 사전처리되거나 또는 후속 처리된다.Another transmitter and receiver architecture is possible that can transmit and receive signals having a desired multi-channel wide bandwidth. This further structure of transmitters and receivers will use digitizers (eg, analog-to-digital converters) that operate at sufficiently high sampling rates to ensure that signals of the desired bandwidth can be digitized according to the Nyquist criteria. (Eg, digitizing at a sampling rate equal to at least twice the bandwidth). Subsequently, the digitalized signal is preferably preprocessed or subsequently processed using digital signal processing techniques to distinguish between multiple channels within the digitalized bandwidth.
도 1에는 종래의 광대역 트랜시버(100)가 도시되어 있다. 무선 주파수(RF) 신호가 안테나(102)에 수신되고, RF 변환기(104)를 통하여 처리된 후, 아날로그-디지탈 변환기(106)에 의해 디지탈화된다. 이 디지탈 신호는 이산 푸리에 변환(DFT: discrete fourier transform)(108), 채널 프로세서(110)을 통하여 처리된 후, 채널 프로세서(110)로부터 셀룰러망 및 공중 교환 전화망(PSTN)으로 전송된다. 송신 모드시에, 셀룰러망으로부터 수신된 신호는 채널 프로세서(110), 역 이산 푸리에 변환(IDFT)(114) 및 디지탈-아날로그 변환기(116)를 통하여 처리된다. 디지탈-아날로그 변환기(116)로부터의 아날로그 신호는 RF 업 변환기(118)에서 업 변환되어 안테나(120)로부터 방사된다.1 shows a conventional broadband transceiver 100. A radio frequency (RF) signal is received at the antenna 102, processed through the RF converter 104, and then digitalized by the analog-to-digital converter 106. This digital signal is processed through discrete Fourier transform (DFT) 108, channel processor 110, and then transmitted from channel processor 110 to a cellular network and a public switched telephone network (PSTN). In transmission mode, signals received from the cellular network are processed through channel processor 110, inverse discrete Fourier transform (IDFT) 114, and digital-to-analog converter 116. The analog signal from the digital to analog converter 116 is up converted in the RF up converter 118 and radiated from the antenna 120.
이 또 다른 유형의 통신 장치의 단점은 나이키스트 표준이 수신된 복합 전자기 방사 대역폭을 형성하는 개별 통신 채널의 합산과 동일한 수신된 전자기 방사의 최대 대역폭에 대하여 만족되도록 보장하기 위해 통신 장치의 디지탈 처리부가 충분히 높은 샘플링율을 가져야 한다는 것이다. 복합 대역폭 신호가 충분히 넓은 경우, 통신 장치의 디지탈 처리부는 상당히 고가이며 상당한 양의 전력을 소비한다. 또한, DFT 또는 IDFT 필터링 기법에 의해 생성된 채널은 전형적으로 서로 인접할 것이다.A disadvantage of this other type of communication device is that the digital processing unit of the communication device is added to ensure that the Nyquist standard is satisfied for the maximum bandwidth of the received electromagnetic radiation equal to the sum of the individual communication channels forming the received composite electromagnetic radiation bandwidth. It must have a sufficiently high sampling rate. If the composite bandwidth signal is wide enough, the digital processing portion of the communication device is quite expensive and consumes a significant amount of power. In addition, the channels generated by the DFT or IDFT filtering techniques will typically be adjacent to each other.
전술한 바와 같이, 동일한 송신기 또는 수신기 회로로 대응하는 채널 내에 다수의 신호를 송신 및 수신할 수 있는 송신기 및 수신기가 필요하다. 그러나, 이 송신기 및 수신기 회로는 바람직하게 전술한 트랜시버 구조와 관련된 통신 장치 설계 제약을 감소시켜야만 한다. 이러한 송신기 및 수신기 구조가 개발될 수 있다면, 이는 셀룰러 무선전화 통신 시스템에 이상적으로 적합할 것이다. 셀룰러 기지국은 전형적으로 넓은 주파수 대역(예를 들면, 824 MHz 내지 894 MHz) 내에 다중 채널을 송신 및 수신할 필요가 있다. 또한, 셀룰러 하부조직 및 가입자 장비 제조자의 상업적인 압력으로 인해 이들 제조자는 통신 장치의 비용을 감소시키는 방법을 연구해왔다. 유사하게, 이러한 다중 채널 송신기 및 수신기 구조는 각 기지국에 대해 (그들의 상대 셀룰러 서비스 영역보다) 작은 서비스 영역인 개인 통신 시스템(PCS)에 아주 적합하고, 그런 연유로, 소정의 지리적 영역을 커버하기 위해서는 대응하는 보다 많은 수의 기지국이 필요할 것이다. 기지국을 사들인 오퍼레이터는 그들의 인가된 서비스 영역에 걸쳐 설치하는데 보다 덜 복잡하고, 적은 비용이기를 바랄 것이다.As described above, there is a need for a transmitter and receiver capable of transmitting and receiving multiple signals in corresponding channels with the same transmitter or receiver circuitry. However, this transmitter and receiver circuit should preferably reduce the communication device design constraints associated with the transceiver structure described above. If such a transmitter and receiver structure could be developed, it would be ideally suited for cellular radiotelephone communication systems. Cellular base stations typically need to transmit and receive multiple channels within a wide frequency band (eg, 824 MHz to 894 MHz). In addition, due to the commercial pressure of cellular infrastructure and subscriber equipment manufacturers, these manufacturers have been studying ways to reduce the cost of communication devices. Similarly, this multi-channel transmitter and receiver architecture is well suited for personal communication systems (PCSs), which are smaller service areas (than their relative cellular service area) for each base station, and for that reason, to cover a given geographic area, More corresponding base stations will be needed. Operators that purchase base stations will hope to be less complex and less expensive to install across their authorized service area.
부가적인 이점은 셀룰러 및 PCS 제조자가 동일한 아날로그 신호 처리부를 공유하는 다중 채널 통신 장치들을 설계하므로써 성취된다. 종래의 통신 장치는 단일 정보신호 코딩 및 채널화 표준하에 동작하도록 설계되었다. 이와 대조적으로, 이들 다중 채널 통신 장치는 설치 후에 그 분야에서 또는 제조 공정동안 소프트웨어를 통해 뜻대로 재프로그램될 수 있는 디지탈 신호 처리부를 포함하여, 이들 다중 채널 통신 장치는 몇몇 정보 신호 코딩 및 채널화 표준들 중의 하나에 따라 동작할 수 있다.Additional advantages are achieved by designing multi-channel communication devices in which cellular and PCS manufacturers share the same analog signal processor. Conventional communication devices are designed to operate under a single information signal coding and channelization standard. In contrast, these multi-channel communication devices include digital signal processors which can be reprogrammed on purpose in the field after installation or via software during the manufacturing process, so that these multi-channel communication devices have several information signal coding and channeling standards. It can work according to one of these.
종래의 통신 시스템 설계의 또 다른 단점은 통신 시스템과 관련된 하드웨어가 전형적으로 단일 액세스 방법(즉, advanced mobile phone service: AMPS), 협대역 AMPS(NAMPS), 미합중국 디지탈 셀룰러(USDC), 퍼스널 디지탈 셀룰러(PDC) 및 이와 상등한 통신 액세스 방법)에만 사용되었다. 다중 액세스, 즉, 액세스 방법들 중의 한 방법을 통하여 통신 시스템에 액세스하기 위해서는 상당한 하드웨어 복제 및 상당한 비용이 요구된다. 따라서, 필요한 하드웨어량 및 이와 관련된 비용을 별로 증가시키지 않으면서 다중 액세스를 제공하는 통신 시스템이 필요하다.Another drawback of conventional communication system designs is that the hardware associated with the communication system is typically a single access method (i.e., advanced mobile phone service (AMPS), narrowband AMPS (NAMPS), United States digital cellular (USDC), personal digital cellular ( PDC) and its equivalent communication access method). Access to a communication system through multiple access, i.e., one of the access methods, requires significant hardware duplication and significant cost. Accordingly, there is a need for a communication system that provides multiple accesses without significantly increasing the amount of hardware required and the associated costs.
본 발명의 다수의 이점 및 특징은 첨부된 도면을 참조한 후속되는 상세한 설명으로부터 명백해질 것이다.Numerous advantages and features of the present invention will become apparent from the following detailed description with reference to the accompanying drawings.
본 발명은 통신 시스템 트랜시버에 관한 것으로, 특히 통신 시스템 트랜시버에 사용하기 위한 다중 액세스 디지탈 업(up) 변환기/변조기에 관한 것이다.FIELD OF THE INVENTION The present invention relates to communication system transceivers and, more particularly, to multiple access digital up converters / modulators for use in communication system transceivers.
도 1은 종래의 다중 채널 트랜시버의 블럭도.1 is a block diagram of a conventional multi-channel transceiver.
도 2는 본 발명의 바람직한 실시예에 따르는 다중 채널 수신기의 블럭도.2 is a block diagram of a multi-channel receiver in accordance with a preferred embodiment of the present invention.
도 3은 본 발명의 바람직한 실시예에 따르는 다중 채널 송신기의 블럭도.3 is a block diagram of a multi-channel transmitter in accordance with a preferred embodiment of the present invention.
도 4는 본 발명의 바람직한 실시예에 따르는 다중 채널 트랜시버의 블럭도.4 is a block diagram of a multi-channel transceiver in accordance with a preferred embodiment of the present invention.
도 5는 도 2에 도시된 다중 채널 수신기가 본 발명의 다른 바람직한 실시예에 따라 퍼-채널 스캐닝을 제공하도록 변형된 블럭도.5 is a block diagram modified in such a way that the multi-channel receiver shown in FIG. 2 provides per-channel scanning in accordance with another preferred embodiment of the present invention.
도 6은 본 발명의 다른 바람직한 실시예에 따르는 다중 채널 트랜시버의 블럭도.6 is a block diagram of a multi-channel transceiver according to another preferred embodiment of the present invention.
도 7은 본 발명의 또 다른 바람직한 실시예에 따르는 다중 채널 트랜시버의 블럭도.7 is a block diagram of a multi-channel transceiver according to another preferred embodiment of the present invention.
도 8은 본 발명의 바람직한 실시예에 따르는 다중 채널 트랜시버에서의 데이타 경로를 도시하는 블럭도.8 is a block diagram illustrating a data path in a multichannel transceiver in accordance with a preferred embodiment of the present invention.
도 9는 본 발명의 다른 바람직한 실시예에 따르는 다중 채널 트랜시버에서의 데이타 경로를 도시하는 블럭도.9 is a block diagram illustrating a data path in a multi-channel transceiver according to another preferred embodiment of the present invention.
도 10은 본 발명의 또 다른 바람직한 실시예에 따르는 다중 채널 트랜시버에서의 데이타 경로를 도시하는 블럭도.10 is a block diagram illustrating data paths in a multi-channel transceiver according to another preferred embodiment of the present invention.
도 11은 도 4에 있으며, 본 발명의 바람직한 실시예를 따르는 다중 채널 트랜시버를 위한 디지탈 변환기 모듈의 블럭도.11 is a block diagram of a digital converter module for a multi-channel transceiver in accordance with the preferred embodiment of the present invention.
도 12는 본 발명에 따르는 디지탈 다운 변환기의 바람직한 실시예의 블럭도.12 is a block diagram of a preferred embodiment of a digital down converter according to the present invention.
도 13은 본 발명에 따르는 디지탈 업 변환기의 바람직한 실시예의 블럭도.13 is a block diagram of a preferred embodiment of a digital up converter in accordance with the present invention.
도 14는 본 발명의 디지탈 업 변환기에 적합한 업 변환기의 블럭도.14 is a block diagram of an up converter suitable for the digital up converter of the present invention.
도 15는 본 발명의 디지탈 업 변환기에 적합한 변조기의 블럭도.Figure 15 is a block diagram of a modulator suitable for the digital up converter of the present invention.
도 16은 본 발명의 디지탈 업 변환기를 위한 업 변환기/변조기의 바람직한 실시예의 블럭도.16 is a block diagram of a preferred embodiment of an up converter / modulator for the digital up converter of the present invention.
도 17은 본 발명에 따르는 채널 프로세서 카드의 바람직한 실시예의 블럭도.Figure 17 is a block diagram of a preferred embodiment of a channel processor card in accordance with the present invention.
도 18은 본 발명에 따르는 채널 프로세서 카드의 다른 바람직한 실시예의 블럭도.18 is a block diagram of another preferred embodiment of a channel processor card in accordance with the present invention.
도 19는 본 발명의 바람직한 실시예에 따르는 스캔 절차를 도시하는 흐름도.19 is a flow chart showing a scanning procedure according to a preferred embodiment of the present invention.
본 발명은 높은 융통성 및 용장도를 가지며, 특히 셀룰러 또는 PCS 통신 시스템에 적합한 광대역 다중 채널 송신기 및 수신기(트랜시버)에 관한 것이다. 이 트랜시버는 다중 안테나에게 구분된 셀룰러 동작, 다양성 수용, 용장도 또는 바람직하게는 감소된 비용으로 향상된 사용자 능력을 가지는 이들 특성의 조합을 제공한다. 본 발명의 트랜시버는 본질적인 디지탈 처리와 다이나믹 장비 공유(dynamic equipment sharing: DES)를 통하여 성능을 향상시키는 실용 구조를 통하여 상기 및 다른 특징들을 성취한다.The present invention relates to a wideband multi-channel transmitter and receiver (transceiver), which has high flexibility and redundancy and is particularly suitable for cellular or PCS communication systems. This transceiver provides multiple antennas with a combination of these characteristics with enhanced cellular operation, diversity acceptance, redundancy or improved user capability, preferably at reduced cost. The transceiver of the present invention achieves these and other features through a practical architecture that enhances performance through inherent digital processing and dynamic equipment sharing (DES).
또한, 본 발명은 하드웨어 복제없이 다중 액세스를 제공한다. 본 발명에 따르는 트랜시버는 프로그램가능 디지탈 다운 변환기(DDC) 및 프로그램가능 디지탈 업 변환기(DUC)를 사용한다. 즉, DUC 및 DDC의 각각은 다양한 신호 포맷 및 대역폭을 가지는 액세스 방법을 수용하기 위해 다양한 데시메이션(decimation)/보간 비율을 제공하도록 프로그램될 수 있다. 그러나, DUC의 프로그램력은 다중 액세스를 완전히 제공하지 않는다. 따라서, 본 발명의 DUC는 또한 상당한 하드웨어 복제 및 관련된 비용없이 주파수 변조(FM)와 구상(quadrature)(I 및 Q) 업 변환의 모두를 제공하는 고유 하드웨어 구조를 사용한다.In addition, the present invention provides multiple accesses without hardware duplication. The transceiver according to the invention uses a programmable digital down converter (DDC) and a programmable digital up converter (DUC). That is, each of the DUCs and DDCs can be programmed to provide various decimation / interpolation ratios to accommodate access methods with various signal formats and bandwidths. However, the programmability of the DUC does not fully provide multiple access. Thus, the DUC of the present invention also uses a unique hardware architecture that provides both frequency modulation (FM) and quadrature (I and Q) up conversion without significant hardware duplication and associated costs.
도 4에는 본 발명의 바람직한 실시예에 따르는 트랜시버(400)가 도시되어 있다. 설명을 용이하게 하기 위해, 트랜시버(400)의 광대역 다중 채널 디지탈 수신부 및 송신부(200, 300)의 바람직한 실시예를 각각 기술할 것이다. 또한, 본 발명의 바람직한 구현을 위하여, 트랜시버는 셀룰러 무선 주파수(RF) 대역에서 동작한다고 본다. 그러나, 본 발명은 예를 들어, PCS 및 그밖의 대역을 포함하는 어느 RF 통신대역을 서비스하는 데에도 쉽게 적용될 수 있다는 것을 알 수 있을 것이다.4 shows a transceiver 400 according to a preferred embodiment of the present invention. For ease of explanation, preferred embodiments of the wideband multi-channel digital receiver and transmitter 200, 300 of the transceiver 400 will be described, respectively. In addition, for a preferred implementation of the present invention, the transceiver is considered to operate in the cellular radio frequency (RF) band. However, it will be appreciated that the present invention can be readily applied to service any RF communication band, including, for example, PCS and other bands.
도 2에는 본 발명의 바람직한 실시예에 따르는 광대역 다중 채널 디지탈 수신 부(수신기)(200)가 도시되어 있다. 수신기(200)는 다수의 안테나(202)(개별적으로 안테나1, 3, …, n-1)를 포함하는 데, 이들 각 안테나는 안테나(202)에 수신된 RF 신호를 중간 주파수(IF) 신호로 변환하는 다수의 무선 주파수 믹서(204)에 연결된다. 믹서(204)는 적어도 필터, 증폭기 및 오실레이터를 포함하는 적절한 신호 처리 소자를 포함하여, 수신된 RF 신호를 사전 조절하고, 대상이 되는 특정 RF 대역을 분리시키고, 그리고, 원하는 IF 신호에 RF 신호를 혼합시킨다는 것을 이해해야 할 것이다.2 shows a wideband multi-channel digital receiver (receiver) 200 in accordance with a preferred embodiment of the present invention. Receiver 200 includes a number of antennas 202 (individually antennas 1, 3,..., N-1), each of which comprises an RF signal received at antenna 202 for an intermediate frequency (IF) signal. Is connected to a number of radio frequency mixers 204 that convert to. The mixer 204 includes at least suitable signal processing elements including filters, amplifiers, and oscillators to precondition the received RF signal, isolate the particular RF band of interest, and apply the RF signal to the desired IF signal. It should be understood that mixing them.
그 다음, IF 신호는 다수의 아날로그-디지탈 변환기(ADC)(210)로 전송되고, 여기서, 대상이 되는 전체 대역이 디지탈화된다. 종래의 광대역 수신기의 단점 중의 하나는 전 대역을 완벽하고 정확하게 디지탈화하기 위해서 ADC는 상당히 높은 샘플링율로 동작해야 한다는 것이였다. 예를 들면, 셀룰러 A 및 B 대역은 RF 스펙트럼의 25 MHz를 차지한다. 기지의 나이키스트 표준에 따라, 하나의 ADC를 가지고 전 셀룰러 대역을 정확하게 디지탈화하기 위해서는 장치가 50 MHz(또는 50 Ms/s, Ms/s=million samples per second)보다 높은 샘플링율로 동작할 수 있어야 한다. 이러한 장치는 점차 일반화되었고, 이는 본 발명의 범주 내에서 최근의 ADC 기술을 사용하기 위해 고려되었다. 그러나, 본 명세서에 참조로서 인용된, 본 발명과 동일자에 출원되고 공동으로 양도된 미합중국 특허출원, Smith 등의 Split Frequency Band Signal Digitizer and Method과 Elder 등의 Wideband Frequency Signal Digitizer and Method는 낮은 샘플링율로 동작하는 ADC를 사용하여 광대역 주파수 신호를 완벽하고 정확하게 디지탈화하는 장치 및 방법을 개시한다. ADC(210)는 IF 신호를 디지탈화하여 디지탈 신호를 생성한다. 그 후, 이들 디지탈 신호는 디지탈 다운 변환기(DDC)(214)로 전송된다.The IF signal is then sent to a number of analog-to-digital converters (ADCs) 210, where the entire band of interest is digitized. One of the disadvantages of conventional broadband receivers is that the ADC must operate at a fairly high sampling rate in order to fully and accurately digitize the entire band. For example, the cellular A and B bands occupy 25 MHz of the RF spectrum. According to known Nyquist standards, to accurately digitize the entire cellular band with a single ADC, the device must be capable of operating at a sampling rate higher than 50 MHz (or 50 Ms / s, Ms / s = million samples per second). do. Such devices have become increasingly common, which have been considered for using the latest ADC technology within the scope of the present invention. However, U.S. Patent Application, Co., Ltd., Split Frequency Band Signal Digitizer and Method of Smith et al. And Wideband Frequency Signal Digitizer and Method of Elder et al. An apparatus and method are disclosed for fully and accurately digitizing a wideband frequency signal using an operating ADC. The ADC 210 digitalizes the IF signal to generate a digital signal. These digital signals are then sent to a digital down converter (DDC) 214.
도 12에 상세히 도시된, 바람직한 실시예의 DDC(214)는 스위치(1216)를 포함하여, 다수의 안테나(202) 중의 하나로부터 IF 신호를 선택한다. 스위치(1216)의 상태를 기초로, DDC(214)는 백플레인 상호 연결부(backplane interconnect)(1108)(도 11)를 통하여 바람직한 실시예에서 선택된 안테나와 관련된 ADC(210)로부터 고속 디지탈 워드열(예를 들면, 대략 60 MHz)을 수신한다. DDC(214)는 (디지탈 영역에서) 특정 주파수를 선택하도록 동작가능하므로, 데시메이션(율 감소)을 제공하고, 신호를 통신 시스템의 채널과 관련된 대역폭으로 필터링시킨다. 도 12를 참조하면, 각 DDC(214)는 수치 제어 오실레이터(NCO)(1218) 및 복합 승산기(1220)를 포함하여, 디지탈 워드열 상에 다운 변환을 수행한다. 믹서(204)에 수신된 아날로그 신호상에 제1 다운 변환을 수행했었으므로 이는 제2 다운 변환이라는 데 주목한다. 다운 변환 및 복합 승산의 결과는 0 Hz의 중심 주파수(베이스밴드 또는 0 IF)로 스펙트럼식으로 이동된 I(in-phase) 및 Q(quadrature) 성분을 가지는 구상인 데이타열이다. 데이타열의 I 및 Q 성분은 각각 한쌍의 데시메이션 필터(1222)로 전송되어, 처리되는 특정 통신 시스템 에어 인터페이스(common air interface: CAI)에 적당한 율로 대역폭 및 데이타율을 감소시킨다. 바람직한 실시예에서, 데시메이션 필터의 데이타율 출력은 원하는 CAI 대역폭의 약 2.5배이다. 원하는 대역폭은 바람직한 데시메이션 필터(1224) 출력율을 변경시킬 수 있다는 것을 알아야 한다. 그 다음, 데시메이션된 데이타열은 디지탈 필터(1224)를 통해 저역 필터링되어 원하지 않는 에이리어스(alias) 성분이 제거된다. 데시메이션 필터(1222) 및 디지탈 필터(1224)는 대충의 선택도를 제공하며, 최종 선택도는 알려진 방식으로 채널 프로세서(228)에서 성취된다.The DDC 214 of the preferred embodiment, shown in detail in FIG. 12, includes a switch 1216 to select an IF signal from one of the plurality of antennas 202. Based on the state of the switch 1216, the DDC 214 uses a high speed digital word string (eg, from the ADC 210 associated with the antenna selected in the preferred embodiment via a backplane interconnect 1108 (FIG. 11)). For example, approximately 60 MHz). The DDC 214 is operable to select a particular frequency (in the digital domain), thus providing decimation (rate reduction) and filtering the signal to the bandwidth associated with the channel of the communication system. Referring to FIG. 12, each DDC 214 includes a numerically controlled oscillator (NCO) 1218 and a complex multiplier 1220 to perform down conversion on a digital word string. Note that this was the second down conversion since the first down conversion was performed on the analog signal received by the mixer 204. The result of down conversion and complex multiplication is a data string that is a sphere with I (in-phase) and Q (quadrature) components spectrally shifted to a center frequency (baseband or 0 IF) of 0 Hz. The I and Q components of the data string are each sent to a pair of decimation filters 1222 to reduce the bandwidth and data rate at a rate that is appropriate for the particular communications system common air interface (CAI) being processed. In a preferred embodiment, the data rate output of the decimation filter is about 2.5 times the desired CAI bandwidth. It should be appreciated that the desired bandwidth can change the desired decimation filter 1224 output rate. The decimated data string is then low-pass filtered through digital filter 1224 to remove unwanted alias components. The decimation filter 1222 and the digital filter 1224 provide rough selectivity, with the final selectivity being achieved in the channel processor 228 in a known manner.
도 2를 참조하면, 바람직한 실시예에 ADC(210)에 각각 상호 연결되는 다수의 DDC(214)가 제공된다. 각 DDC(214)는 다수의 ADC(210)/안테나(202) 중의 하나를 선택하여, 백플레인(1106)을 통하여 고속 디지탈 워드열을 수신할 수 있다. DDC(214)의 출력, 저속 데이타열(예를 들면, 대략 10 MHz, 베이스밴드 신호)은 시간영역 멀티플렉스(TDM) 버스(226)에 연결되어, 출력 포맷터(1232)를 통하여 다수의 채널 프로세서(228)로 전송된다. TDM 버스(226) 상에 DDC 출력을 배치하므로써, 채널 프로세서(228) 중의 하나가 베이스밴드 신호를 수신하기 위하여 DDC(214) 중의 하나를 선택할 수 있다. 채널 프로세서(228) 또는 DDC(214)가 고장나는 경우, 채널 프로세서(228)는 제어 버스(224) 및 제어 버스 인터페이스(1234)를 통하여 작동하여, 적절한 회선 쟁탈/중재 처리로 사용가능한 채널 프로세서를 사용가능한 DDC에 상호 연결시키므로써 두 채널 프로세서가 동일한 DDC를 액세스하는 것을 막을 수 있다. 그러나, 바람직한 실시예에서, DDC(214)에는 특정 채널 프로세서(228)에 상호 연결하기 위한 TDM 버스(226)상의 전용 시간 슬롯이 할당된다.Referring to FIG. 2, a preferred embodiment is provided with a number of DDCs 214 interconnected to the ADC 210, respectively. Each DDC 214 may select one of a plurality of ADCs 210 / antennas 202 to receive high-speed digital word strings through the backplane 1106. The output of the DDC 214, low-speed data stream (e.g., approximately 10 MHz, baseband signal) is coupled to a time domain multiplexed (TDM) bus 226, through the output formatter 1232, to multiple channel processors. 228 is sent. By placing the DDC output on the TDM bus 226, one of the channel processors 228 may select one of the DDCs 214 to receive the baseband signal. If channel processor 228 or DDC 214 fails, channel processor 228 operates over control bus 224 and control bus interface 1234 to provide a channel processor that can be used with appropriate contention / mediation processing. By interconnecting to an available DDC, two channel processors can be prevented from accessing the same DDC. However, in the preferred embodiment, the DDC 214 is assigned a dedicated time slot on the TDM bus 226 for interconnecting the particular channel processor 228.
채널 프로세서(228)는 제어 신호를 제어 버스(224)를 통하여 DDC(214)로 송신하여 디지탈 워드열 처리 파라미터를 셋팅시킨다. 즉, 채널 프로세서(228)는 디지탈 데이타열을 처리하기 위해 DDC(214)가 다운 변환 주파수, 데시메이션율 및 필터 특성(예를 들면, 대역폭 형태 등)을 선택하도록 지시할 수 있다. NCO(1218), 복합 승산기(1220), 데시메이터(1222) 및 디지탈 필터(1224)는 수치 제어에 응답하여, 신호 처리 파라미터를 변경시킨다. 이로 인해, 수신기(200)는 다수의 상이한 에어 인터페이스 표준을 따르는 통신 신호를 수신할 수 있게 된다.The channel processor 228 transmits a control signal to the DDC 214 via the control bus 224 to set digital word string processing parameters. That is, channel processor 228 may instruct DDC 214 to select the down conversion frequency, decimation rate, and filter characteristics (eg, bandwidth type, etc.) to process the digital data stream. NCO 1218, complex multiplier 1220, decimator 1222, and digital filter 1224 change the signal processing parameters in response to numerical control. This allows the receiver 200 to receive communication signals that conform to a number of different air interface standards.
도 2를 계속 참조하면, 본 발명의 수신기는 또한 다수의 수신기 뱅크(230, 230')를 제공한다. 각 수신기 뱅크(230) 및 (230')는 무선 주파수 신호를 수신 및 처리하기 위하여 TDM 버스(226)에 앞서 전술한 소자를 포함한다. 본 발명의 다양성을 위하여, 수신기 뱅크(230, 230')와 각각 관련있는(개별적으로 2, 4, …, n으로 참조) 안테나(202)로부터 한 안테나 및 안테나(202')로부터 한 안테나로 된 한쌍의 인접한 안테나가 설계되어 통신 시스템의 구역을 서비스한다. 각 안테나(202) 및 (202')에 수신된 신호는 수신기 뱅크(230) 및 (230')를 통하여 독립적으로 처리된다. 채널 프로세서(228)에 하나의 버스가 사용될 수 있지만, 수신기 뱅크(230) 및 (230')의 출력은 각각 TDM 버스(226) 및 (226') 상으로 전송되어, 다양성을 얻을 수 있다.With continued reference to FIG. 2, the receiver of the present invention also provides a plurality of receiver banks 230, 230 '. Each receiver bank 230 and 230'includes the aforementioned elements prior to the TDM bus 226 for receiving and processing radio frequency signals. For the diversity of the invention, one antenna from antenna 202 and one antenna from antenna 202 ', each associated with receiver banks 230 and 230' (see separately 2, 4,..., N). A pair of adjacent antennas is designed to serve the area of the communication system. The signals received at each antenna 202 and 202 'are processed independently through receiver banks 230 and 230'. Although one bus may be used for the channel processor 228, the outputs of the receiver banks 230 and 230 'may be transmitted on the TDM buses 226 and 226', respectively, to obtain diversity.
채널 프로세서(228)는 베이스밴드 신호를 수신하고, 필요한 베이스밴드 신호 처리, 통신 채널을 복원하기 위한 선택도를 수행한다. 이 처리는 적어도 아날로그 CAI 통신 시스템에서의 오디오 필터링, 디지탈 CAI 통신 시스템에서 포워드 에러 정정 및 모든 통신 시스템에서 수신 신호 세기 표시(receive signal strength indication: RSSI)를 수신한다. 각 채널 프로세서(228)는 트래픽 채널을 독립적으로 복원한다. 또한, 다양성을 제공하기 위해, 각 채널 프로세서(228)는 하나의 구역(sector)에 할당된 안테나쌍의 각각에서 청취되고, 안테나당 하나인 두 베이스밴드 신호를 수신 및 처리한다. 채널 프로세서(228)는 적당한 상호 연결을 통하여 기지국 또는 이동 교환 센터까지 예를 들어, 셀룰러 통신 시스템인 통신망에 도 4의 인터페이스(436)를 제공한다.The channel processor 228 receives the baseband signal and performs the necessary baseband signal processing and selectivity to recover the communication channel. This process receives at least audio filtering in an analog CAI communication system, forward error correction in a digital CAI communication system, and a receive signal strength indication (RSSI) in all communication systems. Each channel processor 228 independently restores the traffic channel. In addition, to provide versatility, each channel processor 228 listens on each of the antenna pairs assigned to one sector and receives and processes two baseband signals, one per antenna. Channel processor 228 provides the interface 436 of FIG. 4 to a communication network, e.g., a cellular communication system, through a suitable interconnection to a base station or mobile switching center.
도 17을 참조하면, 채널 프로세서(228)의 바람직한 실시예가 도시되어 있다. 후술하는 바와 같이, 각 채널 프로세서는 송신 및 수신 동작의 모두에 작동가능하다. 바람직한 실시예에서, 각 채널 프로세서(228)는 송신 및 수신시에 통신 시스템의 8개의 통신 채널(다양성으로 수신 모드시 4 채널)까지 서비스할 수 있다. TDM 버스(226) 및 (226')로부터의 저속 기지국 신호는 입력/출력(I/O) 포트(1740, 1740')에 제각기 수신되어 한쌍의 프로세서(1742, 1742')로 전송된다. 각 프로세서(1742, 1742')는 디지탈 신호 프로세서(DSP)(1744, 1744') 및 메모리(1746, 1746')와 관련있다. 각 프로세서(1742, 1742')는 4개의 통신 채널을 서비스할 수 있다. 도 17의 바람직한 실시예로부터 알 수 있는 바와 같이, 프로세서(1742, 1742')는 바람직한 다양성 배치에 필요한 대로 수신기 뱅크(230, 230')의 하나 또는 둘 모두를 청취하도록 구성된다. 이 구조는 다양성을 가능하게 함과 동시에 용장도를 제공한다. 수신 모드시에, 프로세서(1742) 또는 프로세서(1742') 중의 하나가 고장나는 경우, 다른 프로세서(1742) 또는 프로세서(1742')가 여전히 다른 수신기 뱅크로부터의 상향 회선 베이스밴드 신호를 처리할 수 있으므로 단지 다양성만이 손실된다. 프로세서(1742, 1742')는 적절한 다양성 선택 또는 다양성 결합 처리력으로 구현될 수 있다는 것을 알아야 한다. 프로세서(1742, 1742')는 또한 제어 소자(1748, 1748')와 각각 통신하여, I/O 포트(1740, 1740')를 경유하여 DDC(214)로 제어 정보를 처리 및 전송한다.Referring to FIG. 17, a preferred embodiment of channel processor 228 is shown. As described below, each channel processor is operable in both transmit and receive operations. In a preferred embodiment, each channel processor 228 may service up to eight communication channels of the communication system (4 in diversity mode in receive mode) at the time of transmission and reception. Slow base station signals from TDM buses 226 and 226 'are received at input / output (I / O) ports 1740 and 1740', respectively, and sent to a pair of processors 1742 and 1742 '. Each processor 1742, 1742 ′ is associated with a digital signal processor (DSP) 1744, 1744 ′ and memory 1746, 1746 ′. Each processor 1742, 1742 ′ may serve four communication channels. As can be seen from the preferred embodiment of FIG. 17, the processors 1742, 1742 ′ are configured to listen to one or both of the receiver banks 230, 230 ′ as needed for the desired diversity arrangement. This structure enables diversity and at the same time provides redundancy. In receive mode, if one of the processors 1742 or 1742 'fails, the other processor 1742 or processor 1742' can still process the uplink baseband signal from the other receiver bank. Only diversity is lost. It should be appreciated that the processors 1742, 1742 ′ may be implemented with appropriate diversity selection or diversity combining processing power. Processors 1742, 1742 'also communicate with control elements 1748, 1748', respectively, to process and send control information to DDC 214 via I / O ports 1740, 1740 '.
도 17를 계속 참조하고, 트랜시버(400)의 송신부(300)(송신기)가 도시된 도 4를 참조한다. 송신 모드시에, 채널 프로세서(228)는 통신 채널 상으로 통신하기 위해 [도 17에 도시되지 않은 인터페이스(436)를 경유하여] 통신 시스템망으로부터 하향 회선 통신 신호를 수신한다. 이들 하향 회선 신호는 예를 들면, 전체 셀(예를 들면, 페이지 메시지) 또는 셀의 특정 구역(예를 들면, 핸드오프 커맨드)으로 향하는 제어 또는 시그널링(signaling) 정보이거나 또는 하향 회선 보이스(voice) 및/또는 데이타(예를 들면, 트래픽 채널)일 수 있다. 채널 프로세서(228) 내의 프로세서(1742, 1742')는 하향 회선 신호 상에 독립적으로 동작하여, 저속 베이스밴드 신호를 발생한다. 송신 모드시, 채널 프로세서(228)는 8개의 통신 채널(트래픽 채널, 시그널링 채널 또는 이들의 조합)을 서비스할 수 있다. 프로세서(1742) 또는 프로세서(1742') 중의 하나가 고장나는 경우, 시스템 상에 능력의 손실은 있지만 전제 구역 또는 셀이 손실되지는 않는다. 또한, 통신 시스템으로부터 다수의 채널 프로세서(228) 중의 하나를 제거하면 단지 8개의 채널만이 손실된다.With continued reference to FIG. 17, reference is made to FIG. 4, where the transmitter 300 (transmitter) of the transceiver 400 is shown. In transmit mode, channel processor 228 receives downline communication signals from the communication system network (via interface 436 not shown in FIG. 17) to communicate over the communication channel. These downlink signals are, for example, control or signaling information directed to the entire cell (e.g., page message) or to a particular area of the cell (e.g., handoff command) or downlink voice. And / or data (eg, traffic channels). Processors 1742, 1742 'in channel processor 228 operate independently on downlink signals, generating a low speed baseband signal. In transmission mode, channel processor 228 may service eight communication channels (traffic channels, signaling channels, or a combination thereof). If one of the processors 1742 or 1174 'fails, there is a loss of capability on the system but no loss of complete area or cell. In addition, removing one of the multiple channel processors 228 from the communication system results in only eight channels being lost.
송신기(300)를 통한 베이스밴드 신호의 처리는 수신기(200)에서 완료된 처리와 상호 보완적이다. 단일 버스가 사용될 수 있지만, 저속 베이스밴드 신호는 채널 프로세서(228)로부터 I/O 포트(1740) 또는 I/O 포트(1740')를 경유하여 TDM 하양회선 버스(300, 300')로 전송된 후, 다수의 디지탈 업 변환기(DUC)(302)로 전송된다. DUC(302)는 베이스밴드 신호를 적당한 데이타율로 보간한다. 채널 프로세서(228)로부터의 모든 베이스밴드 신호는 중앙 위치에서 베이스밴드 신호를 합산할 수 있게 동일한 율이 되도록 하는 데 보간법이 필요하다. 그 다음, 보간된 베이스밴드 신호는 QPSK(quadrature phase shift keying), DQPSK(differential QPSK), 주파수 변조(FM) 또는 진폭 변조(AM) 신호와 같은 적절한 IF 신호로 업 변환된다(I, Q 입력을 가지며, 변조는 채널 프로세서(228) 내에서 성취된다). 베이스밴드 신호는 이제 0 Hz로부터 오프셋된 캐리어변조 고속 베이스밴드 데이타 신호이다. 오프셋량은 DUC(302)의 프로그래밍에 의해 제어된다. 변조된 베이스밴드 신호는 고속 백플레인 상호 연결부(304) 상으로 신호 셀렉터(306)으로 전송된다. 신호 셀렉터는 변조된 베이스밴드 신호의 서브그룹을 선택한다. 선택된 서브그룹은 통신 시스템의 특정 구역 내에 전송되는 통신 채널이다. 그 다음, 선택된 변조된 베이스밴드 신호 서브그룹은 디지탈 합산기(308)로 전송되어 합산된다. 그 후, 여전히 고속인 합산 신호는 백플레인 상호 연결부(1130)를 통하여 디지탈-아날로그 변환기(DAC)(310)로 전송되어, IF 아날로그 신호로 변환된다. 그 다음, 이들 IF 아날로그 신호는 업 변환기(314)에 의해 RF 신호로 업 변환되고, 증폭기(418)(도 4)에 의해 증폭된 후, 안테나(420)(도 4)로부터 방사된다.The processing of the baseband signal through the transmitter 300 is complementary to the processing completed at the receiver 200. Although a single bus may be used, low speed baseband signals are transmitted from the channel processor 228 to the TDM white line buses 300 and 300 'via the I / O port 1740 or I / O port 1740'. Then, it is sent to a number of digital up converters (DUCs) 302. The DUC 302 interpolates the baseband signal at an appropriate data rate. All baseband signals from channel processor 228 need to be interpolated to ensure that they have the same rate so that the baseband signals can be summed at the center position. The interpolated baseband signal is then upconverted to an appropriate IF signal such as quadrature phase shift keying (QPSK), differential QPSK (DQPSK), frequency modulated (FM) or amplitude modulated (AM) signal (I, Q inputs). And modulation is accomplished within channel processor 228). The baseband signal is now a carrier modulated high speed baseband data signal offset from 0 Hz. The offset amount is controlled by the programming of the DUC 302. The modulated baseband signal is sent to the signal selector 306 over the high speed backplane interconnect 304. The signal selector selects a subgroup of modulated baseband signals. The selected subgroup is a communication channel transmitted within a specific zone of the communication system. The selected modulated baseband signal subgroups are then sent to digital summer 308 and summed. The still high speed aggregated signal is then transmitted to the digital-to-analog converter (DAC) 310 via the backplane interconnect 1130 and converted into an IF analog signal. These IF analog signals are then up converted by the up converter 314 into RF signals, amplified by the amplifier 418 (FIG. 4), and then radiated from the antenna 420 (FIG. 4).
바람직한 실시예에서, 향상된 시스템 신뢰도를 다시 제공하기 위하여, 다수의 DAC(310)에 RF 셀프(shelf) 상에 배치되는 3개의 DAC로 된 그룹(311)이 제공되고, 하나의 DAC는 하나의 셀프와 관련된다. DAC그룹(311)은 백플레인 상호 연결부(1130)의 개별 신호 버스(313)상으로 수신된 3개의 합산 신호를 아날로그 신호로 변환한다. 이는 하나의 DAC로 성취될 수 있는 것 이상 것을 증가된 다이나믹 범위에 제공한다. 또한, 이러한 배치는 DAC 중의 하나가 고장나는 경우, 다른 DAC가 사용가능하므로 용장도를 제공한다. 이 결과는 단지 시스템 용량을 감소시키고, 전체 구역 또는 셀이 손실되지 않는다. 그 후, 통신 시스템의 구역에 대해 신호를 수신하는 DAC(311) 그룹의 출력은 합산기(312)에서 아날로그 합산되고, 합산된 아날로그 신호는 업 변환기(314)로 전송된다.In a preferred embodiment, in order to provide improved system reliability again, multiple DACs 310 are provided with a group 311 of three DACs placed on an RF shelf, one DAC one self. Related to. The DAC group 311 converts the three summed signals received on the individual signal buses 313 of the backplane interconnect 1130 into analog signals. This provides for increased dynamic range beyond what can be achieved with a single DAC. This arrangement also provides redundancy because if one of the DACs fails, another DAC is available. This result merely reduces system capacity and no overall area or cell is lost. The outputs of the group of DACs 311 that receive signals for the area of the communication system are then analog summed at summer 312 and the summed analog signals are sent to up converter 314.
수신기(200)와 유사하게, 송신기(300)는 또한 다수의 송신기 뱅크[(330) 및 (330')으로 두 개 도시됨]로 배치된다. 송신기 뱅크(330) 및 (330')는 채널 프로세서(228)와 증폭기(418) 간에 송신기(300)를 위한 모든 장비를 포함한다. 각 송신기 뱅크(330, 330')를 위하여, 통신 시스템의 구역에 대해 합산된 아날로그 신호를 업 변환하는 업 변환기(314)의 출력은 RF 합산기(316)에서 합산된다. 합산된 RF 신호는 증폭기(418)로 전송되고 안테나(420)에서 방사된다. 전체 송신기 뱅크(330) 또는 (330')가 고장나는 경우, 여전히 시스템 용량만이 손실되고 통신 시스템의 전체 부분의 손실은 없다.Similar to the receiver 200, the transmitter 300 is also arranged in multiple transmitter banks (two shown as 330 and 330 ′). Transmitter banks 330 and 330 ′ include all the equipment for transmitter 300 between channel processor 228 and amplifier 418. For each transmitter bank 330, 330 ′, the output of up converter 314, which upconverts the summed analog signal for the region of the communication system, is summed in RF summer 316. The summed RF signal is transmitted to amplifier 418 and radiated at antenna 420. If the entire transmitter bank 330 or 330 'fails, only system capacity is still lost and there is no loss of the entire part of the communication system.
도 13에는 본 발명의 바람직한 실시예에 따르는 DUC(302)가 도시되어 있다. 바람직한 실시예에서, 다수의 DUC(302)가 제공되는 데, 이 각 DUC는 업 변환기/변조기(1340)를 포함하여, 버스(300, 300')로부터 하향 회선 베이스밴드 신호를 수신하고 제어 버스(224)로부터 포맷터 회로(1341)를 통하여 제어 신호를 수신한다. 그 다음, 업 변환기/변조기(1340)의 출력은 셀렉터(306)로 전송된다. 바람직한 실시예에서, 셀렉터(306)는 이중입력 AND 게이트 뱅크의 형태를 취할 수 있는 데, 하나의 입력은 데이타 워드(즉, 변조된 베이스밴드 신호)의 일 비트에 연결된다. 제어선은 하이(high)로 유지되고(논리 1), 출력은 입력의 천이를 추종한다. 그 후, 셀렉터(306)의 출력은 디지탈 합산기 뱅크(1308)로 전송되고, 여기서, 이 디지탈 합산기 뱅크는 다른 DUC와 관련된 이전 디지탈 합산기로부터의 데이타를 다수의 신호 경로(313) 중의 하나로 부가한다. 각 신호 경로는 통신 시스템의 구역과 관련되고, 합산 신호를 DAC 그룹(311)으로 전송한다. 셀렉터(306)가 개방되는 경우, 셀렉터(306)의 출력은 0이 되고, 합산기(1308)로 입력된 신호는 변경되지 않는다. 또한, 합산기(1308)의 다이나믹 범위 내에서 합산된 디지탈 신호를 스케일링하기 위하여 합산기(1308)의 입력, 출력 또는 입/출력 상에 스케일링이 필요하다는 것을 알아야만 한다. 이러한 방식으로, 통신 시스템의 특정 구역을 향한 신호를 나타내는 DUC의 출력은 단일 신호로 합산되어 아날로그 신호로 변환될 수 있다. 그렇지 않으면, 바람직한 실시예에서 성취되는 바와 같이, 셋트로 수집되어 다수의 DAC에 의해 아날로그 신호로 변환되어 동적 범위를 증가시키고 용장도를 제공한다.13 shows a DUC 302 according to a preferred embodiment of the present invention. In a preferred embodiment, a number of DUCs 302 are provided, each of which includes an up converter / modulator 1340 to receive downlink baseband signals from buses 300 and 300 'and control bus ( A control signal is received from the 224 through the formatter circuit 1341. The output of up converter / modulator 1340 is then sent to selector 306. In a preferred embodiment, the selector 306 can take the form of a dual input AND gate bank, with one input connected to one bit of a data word (ie, a modulated baseband signal). The control line remains high (logic 1), and the output follows the transition of the input. The output of the selector 306 is then sent to a digital summer bank 1308, where the digital summer bank transfers data from the previous digital summer associated with the other DUC into one of the plurality of signal paths 313. Add. Each signal path is associated with a zone of the communication system and sends a summation signal to the DAC group 311. When the selector 306 is opened, the output of the selector 306 becomes 0, and the signal input to the summer 1308 is not changed. It should also be noted that scaling is required on the input, output, or input / output of summer 1308 to scale the summed digital signal within the dynamic range of summer 1308. In this way, the outputs of the DUCs representing the signals towards a particular area of the communication system can be summed into a single signal and converted into analog signals. Otherwise, as achieved in the preferred embodiment, it is collected in sets and converted into analog signals by multiple DACs to increase dynamic range and provide redundancy.
도 14를 참조하면, 본 발명에 따르는 I, Q 변조를 위한 업 변환기(1400)가 도시되어 있다. 업 변환기(1400)는 베이스밴드 신호의 I, Q 부분을 각각 보간하는 제1 및 제2 보간 필터(1402 및 1404)[즉, FIR(finite impulse response) 필터]를 포함한다. 보간된 베이스밴드 신호의 I, Q 부분은 수치제어 오실레이터(1410)로부터 입력을 수신하는 믹서(1406, 1408)에서 업 변환된다. 수치제어 오실레이터(NCO)(1410)는 업 변환 주파수 ωO와 역 샘플율 τ의 적(product), 즉, 업 변환 주파수에 의존하는 고정된 위상 증분을 입력으로서 수신한다. 이 적은 NCO(1410) 내의 위상 누산기(1412)에 공급된다. 위상 누산기(1412)의 출력은 샘플 위상 Ф으로 사인 및 코사인 발생기(1414, 1416)의 각각으로 전송되어, 업 변환 신호를 발생한다. 그 다음, 업 변환된 베이스밴드 신호의 I, Q 부분은 합산기(1418)에서 합산되어 업 변환기(1400)의 변조된 IF 신호를 출력한다.Referring to Fig. 14, there is shown an up converter 1400 for I, Q modulation in accordance with the present invention. The up converter 1400 includes first and second interpolation filters 1402 and 1404 (ie, a finite impulse response (FIR) filter) for interpolating the I and Q portions of the baseband signal, respectively. The I and Q portions of the interpolated baseband signal are up-converted at mixers 1406 and 1408 which receive input from numerically controlled oscillator 1410. The numerically controlled oscillator (NCO) 1410 receives as input a fixed phase increment that depends on the product of the up conversion frequency ω O and the inverse sample rate τ, i.e., the up conversion frequency. This small amount is supplied to the phase accumulator 1412 in the NCO 1410. The output of the phase accumulator 1412 is sent to each of the sine and cosine generators 1414 and 1416 in the sample phase phi, generating an up-conversion signal. The I and Q portions of the up-converted baseband signal are then summed in summer 1418 to output the modulated IF signal of up-converter 1400.
도 15에는 위상의 직접 변조, R, Θ 변조, 직접 변조를 위한 변조기(1500)가 도시되어 있다. 변조기(1500)는 업 변환기(1400)위에 FM을 발생하는 간단한 방식을 제공한다. 베이스밴드 신호 보간 필터(1502)(예를 들면, FIR 필터)로 전송되고, 그 후, 스케일러(1504)에서 kτ에 의해 스케일링된다. 보간되고 스케일링된 베이스밴드 신호는 수치 제어 오실레이터/변조기(NCOM)(1508)에서의 합산기(1506)에서 고정된 위상 증분 ωOτ과 합산된다. 이 합산은 위상 누산기(1510)로 전송되고, 이 위상 누산기는 샘플 위상 Ф을 출력하고, 이 출력은 사인 곡선 발생기(1512)로 전송되므로써, 변조기(1500)는 변조된 IF 신호를 출력한다.15 shows a modulator 1500 for direct modulation of phase, R, Θ modulation, direct modulation. The modulator 1500 provides a simple way of generating FM on the up converter 1400. A baseband signal interpolation filter 1502 (e.g., FIR filter) is sent and then scaled by kτ at scaler 1504. The interpolated and scaled baseband signal is summed with a fixed phase increment ω O τ at summer 1506 in numerically controlled oscillator / modulator (NCOM) 1508. This summation is sent to phase accumulator 1510, which outputs a sample phase, and this output is sent to sinusoidal generator 1512, so that modulator 1500 outputs a modulated IF signal.
도 14 및 도 15에 도시된 장치는 본 발명의 업 변환기/변조기(1340)에 사용하기에 적합하다. 그러나, 업 변환기(1400)는 FM을 발생하기에는 효과적이지 못하고, 변조기(1500)는 I, Q 업 변환을 제공하지 않는다. 도 16은 I, Q 업 변환 및 FM 변조의 모두를 제공하고, 따라서, 기지국 하드웨어 및 비용을 별로 중가시키지 않으면서 각종 액세스 방법을 사용하는 다중 액세스를 제공하는 바람직한 업 변환기/변조기(1340)가 도시되어 있다. 업 변환기/변조기(1340)는 단일 베이스밴드 신호에 대한 I, Q 업 변환 또는 두 베이스밴드 신호에 대한 R, Θ 변조를 제공한다.The apparatus shown in FIGS. 14 and 15 is suitable for use with the up converter / modulator 1340 of the present invention. However, up converter 1400 is not effective to generate FM, and modulator 1500 does not provide I, Q up conversion. 16 illustrates a preferred up-converter / modulator 1340 that provides both I, Q up-conversion and FM modulation, and thus provides multiple access using various access methods without significantly increasing base station hardware and cost. It is. Up converter / modulator 1340 provides I, Q up conversion for a single baseband signal or R, Θ modulation for two baseband signals.
베이스밴드 신호의 I, Q 부분 또는 두 R, Θ 신호는 포트(1602, 1604)의 각각에서 업 변환기/변조기(1340)로 입력된다. 신호 셀렉터(1606, 1608)는 업 변환기/변조기(1340)의 동작 모드를 기초로 I, Q 또는 R, Θ 신호 사이에 선택한다.The I, Q portion or two R, Θ signals of the baseband signal are input to up converter / modulator 1340 at each of ports 1602 and 1604. The signal selectors 1606, 1608 select between the I, Q or R, Θ signals based on the operating mode of the up converter / modulator 1340.
I, Q 신호의 처리에 관하여, 신호의 I 부분은 셀렉터(1606)로부터 보간 필터(예를 들면, FIR 필터)(1610)로 전송된다. 보간된 신호는 믹서(1612)로 전송되고, 코사인 발생기(1614)로부터의 사인 곡선에 의해 업 변환된다. 코사인 발생기(1614)는 위상 누산기(1616)로부터 입력 샘플 위상 Ф을 수신한다. 셀렉터(1618)가 제공되어 I, Q 업 변환을 위해 0 입력을 선택한다. 셀렉터(1618)의 출력은 스케일러(1620)에서 kτ에 의해 스케일링되어 0 출력을 도츌하고, 이 출력은 가산기(1622)에서 ωOτ에 가산된다. I, Q 업 변환 경우에 ωOτ인 합산은 위상 누산기(1616)로 입력되어 샘플 위상 출력 Ф을 생성한다.Regarding the processing of the I and Q signals, the I portion of the signal is sent from the selector 1606 to an interpolation filter (eg, FIR filter) 1610. The interpolated signal is sent to mixer 1612 and up-converted by a sine curve from cosine generator 1614. The cosine generator 1614 receives the input sample phase φ from the phase accumulator 1616. A selector 1618 is provided to select the 0 input for I, Q up conversion. The output of selector 1618 is scaled by kτ at scaler 1620 to lead to zero output, which is added to ω O τ in adder 1622. In the case of the I, Q up-conversion, the sum, ω O τ, is input to the phase accumulator 1616 to produce a sample phase output.
신호의 Q 부분의 처리도 이와 유사하다. Q 신호는 셀렉터(1608)에 의해 선택된 후, 보간 필터(예를 들면, FIR 필터)(1626)로 전송된다. 보간된 Q 신호는 믹서(1628)로 전송된 후, 사인 발생기(1630)로부터의 사인 곡선에 의해 업 변환된다. I, Q 경우에 사인 발생기(1630)는 위상 누산기(1616)에 의해 생성되는 샘플 위상 Φ을 선택하는 셀렉터(1632)로부터 입력을 수신한다. 업 변환된 I, Q 신호는 I, Q 모드시 업 변환기/변조기(1340)의 업 변환/변조된 출력으로서 합산기(1634)에서 합산된다.The processing of the Q portion of the signal is similar. The Q signal is selected by the selector 1608 and then sent to an interpolation filter (eg, FIR filter) 1626. The interpolated Q signal is sent to mixer 1628 and then up-converted by a sine curve from sine generator 1630. In the case of I and Q, the sine generator 1630 receives an input from a selector 1632 that selects the sample phase .phi. Produced by the phase accumulator 1616. The up-converted I, Q signals are summed at summer 1634 as an up-converted / modulated output of up-converter / modulator 1340 in I, Q mode.
R, Θ 처리시에, 셀렉터(1606, 1608)는 두 개별 R, Θ 신호를 선택한다. R, Θ 처리시에, 업 변환기/변조기(1340)는 두 R, Θ 신호를 동시에 처리한다. 제1 신호, R, Θ-1는 보간 필터(1610)에서 보간 및 필터링된다. R, Θ 경우, 셀렉터(1618)는 보간된 R, Θ-1 신호를 선택하고, 이는 스케일러(1620)에서 kτ에 의해 스케일링된 후, 가산기(1622)에서 ωOτ에 가산된다. 가산기(1622)의 출력은 위상 누산기(1616)로 전송되고, 여기서, 샘플 위상 Ф이 생성되어 코사인 발생기(1614)로 입력된다. 코사인 발생기(1614)의 출력은 R, Θ 처리 모드시 업 변환기/변조기(1340)의 두 변조된 IF 신호 출력들중에 첫번째이다.In R, Θ processing, the selectors 1606, 1608 select two separate R, Θ signals. In R, Θ processing, up-converter / modulator 1340 processes both R, Θ signals simultaneously. The first signal, R, Θ-1 is interpolated and filtered by the interpolation filter 1610. In the case of R, Θ, selector 1618 selects the interpolated R, Θ-1 signal, which is scaled by kτ in scaler 1620 and then added to ω O τ in adder 1622. The output of adder 1622 is sent to phase accumulator 1616, where a sample phase phi is generated and input to cosine generator 1614. The output of cosine generator 1614 is the first of the two modulated IF signal outputs of up converter / modulator 1340 in the R, Θ processing mode.
제2 R, Θ 신호, R, Θ-2는 셀렉터(1608)에 의해 선택되어 보간 필터(1626)로 전송된다. 보간된 R, Θ-2 신호는 스케일러(1636)로 전송되어 kτ에 의해 스케일링된다. 그 다음, 스케일링된 신호는 가산기(1638)에서 ωOτ와 합산된다. 가산기(1638)의 출력은 위상 누산기(1640)로 입력되어, 출력 샘플 위상 Ф을 생성하고, 이는 셀렉터(1632)에 의해 선택되어 사인 발생기(1630)로 전송된다. 사인 발생기(1630)의 출력은 R, Θ 처리 모드시 업 변환기/변조기(1340)의 두 변조된 IF 신호 출력들 중의 두번째이다.The second R, Θ signal, R, Θ-2 is selected by the selector 1608 and transmitted to the interpolation filter 1626. The interpolated R, Θ-2 signal is sent to the scaler 1636 and scaled by kτ. The scaled signal is then summed with ω O τ at adder 1638. The output of the adder 1638 is input to the phase accumulator 1640 to produce an output sample phase, which is selected by the selector 1632 and sent to the sine generator 1630. The output of sine generator 1630 is the second of the two modulated IF signal outputs of up converter / modulator 1340 in R, Θ processing mode.
가산기(1622, 1638)로 전송된 값 ωOτ는 코사인 발생기(1614) 또는 사인 발생기(1630)와 관련된 적절한 위상 출력을 제공하기에 유일할 수 있다는 것을 알 수 있을 것이다. 또한, 값 ωOτ는 예를 들어, 코사인 발생기(1614) 또는 사인 발생기(1630)로부터 특정 캐리어 주파수 출력을 하기 위해 채널 프로세서(228)의 제어하에 프로그램될 수 있다. 또한, 스케일러값 kτ는 주파수 편차를 선택하도록 유사하게 프로그램될 수 있다.It will be appreciated that the value ω O τ sent to the adders 1622 and 1638 may be unique to provide an appropriate phase output associated with the cosine generator 1614 or the sine generator 1630. The value ω O τ may also be programmed under the control of the channel processor 228 to produce a specific carrier frequency output, for example, from the cosine generator 1614 or the sine generator 1630. Further, the scaler value kτ can be similarly programmed to select the frequency deviation.
지금까지 트랜시버(400)의 수신기(200) 및 송신기(300)를 개별적으로 기술했는데, 이제, 도 4를 참조하여 트랜시버(400)를 보다 상세히 설명할 것이다. 트랜시버(400)는 한쌍의 트랜시버 뱅크(402, 404)로 구성된다. 각 뱅크는 동일하며, 다수의 RF 처리 셀프(406)를 포함한다. 각 RF 처리 셀프(406)는 안테나(412)로부터 신호를 수신하고 디지탈화하기 위해 결합되는 RF 믹서(408) 및 ADC(410)를 포함한다. 또한, RF 처리 셀프(406)는 3개의 DAC(414)를 포함하고, 그 출력은 합산기(416)에 의해 합산되어 RF 업 변환기(418)로 전송된다. RF 업 변환기(417)의 출력은 또한 RF 합산기(419)로 전송되어, 트랜시버 뱅크(404)로부터의 대응하는 출력과 합산된다. 합산된 RF 신호는 증폭기(418)로 전송되어, 증폭된 후 안테나(420)로부터 방사된다.While the receiver 200 and transmitter 300 of the transceiver 400 have been described separately, the transceiver 400 will now be described in more detail with reference to FIG. 4. The transceiver 400 is composed of a pair of transceiver banks 402, 404. Each bank is the same and includes a number of RF processing shelves 406. Each RF processing shelf 406 includes an RF mixer 408 and an ADC 410 that are coupled to receive and digitize a signal from antenna 412. The RF processing shelf 406 also includes three DACs 414, the outputs of which are summed by the summer 416 and sent to the RF up converter 418. The output of the RF up converter 417 is also sent to the RF summer 419 and summed with the corresponding output from the transceiver bank 404. The summed RF signal is transmitted to an amplifier 418 which is amplified and radiated from the antenna 420.
ADC(410)(도시되지 않음)로부터 수신된 신호는 수신 버스(428)를 통하여 다수의 디지탈 변환기 모듈(DCM)(426)에 상호 연결된다. 유사하게, 송신 신호는 DCM(426)으로부터 송신 버스(430)를 통하여 DAC(414)로 전송된다. 알 수 있는 바와 같이, 수신 버스(428) 및 송신 버스(430)는 RF 프레임(432) 내의 백플레인 구조로 구현되는 고속 데이타 버스이다. 바람직한 실시예에서, 백플레인상의 통신은 대략 60 MHz이지만, 소자들의 밀접한 물리적 관계로 인해 고속 데이타 신호에 큰 에러없이도 이러한 고속 통신이 가능하다.The signals received from the ADC 410 (not shown) are interconnected to a number of digital converter modules (DCMs) 426 via the receive bus 428. Similarly, the transmit signal is transmitted from DCM 426 to DAC 414 via transmit bus 430. As can be seen, receive bus 428 and transmit bus 430 are high-speed data buses implemented with a backplane structure within RF frame 432. In a preferred embodiment, the communication on the backplane is approximately 60 MHz, but due to the intimate physical relationship of the elements, such high speed communication is possible without significant error in the high speed data signal.
도 11에는 DCM(426)의 바람직한 실시예가 도시되어 있다. DCM(426)은 다수의 DDC ASIC(application specific integrated circuit)(1102) 및 다수의 DUC ASIC(1104)를 포함하여, 수신 및 송신 신호를 처리한다. 수신 신호는 안테나(412)로부터 수신 백플레인 상호 연결부(1108), 백플레인 수신기(1106) 및 버퍼/구동기 뱅크(1107)를 경유하여 통신 회선(1110)을 통해 DDC ASIC(1102)로 전송된다. 바람직한 실시예에서, DCM(426)은 10개의 DDC ASIC(1102)를 포함하고, 전술한 바와 같이, 각 DDC ASIC(1102)는 3개의 개별 DDC로 구현된다. 바람직한 실시예에서, 8개의 DDC ASIC(1102)는 통신 채널 기능을 제공하고, 2개의 DDC ASIC(1102)는 스캐닝 기능을 제공한다. DDC ASIC(1102)의 출력은 링크(1112), 백플레인 포맷터(1114) 및 백플레인 구동기(1116)를 통하여 백플레인 상호 연결부(1118)로 전송된다. 백플레인 상호 연결부(1118)로부터의 수신 신호는 인터페이스 매체(450)(도 4)를 통해, 프로세서 셀프(446)에서 그룹으로 배치되는 다수의 채널 프로세서(448)로 전송된다.11 illustrates a preferred embodiment of DCM 426. The DCM 426 includes a plurality of DDC application specific integrated circuits 1102 and a plurality of DUC ASICs 1104 to process received and transmitted signals. The received signal is transmitted from the antenna 412 to the DDC ASIC 1102 via the communication line 1110 via the receive backplane interconnect 1108, the backplane receiver 1106 and the buffer / driver bank 1107. In a preferred embodiment, DCM 426 includes ten DDC ASICs 1102, and as described above, each DDC ASIC 1102 is implemented with three separate DDCs. In a preferred embodiment, eight DDC ASICs 1102 provide communication channel functionality and two DDC ASICs 1102 provide scanning functionality. The output of the DDC ASIC 1102 is sent to the backplane interconnect 1118 via the link 1112, backplane formatter 1114, and backplane driver 1116. Received signals from backplane interconnect 1118 are transmitted via interface medium 450 (FIG. 4) to multiple channel processors 448 arranged in groups at processor self 446.
송신 모드시, 송신 신호는 채널 프로세서(448)로부터 인터페이스 매체(450), 백플레인 상호 연결부(1118), 송신 백플레인 수신기(1120) 및 셀렉터/포맷터(1124)를 통하여 다수의 DUC ASIC(1104)로 전송된다. DUC ASIC(1104)의 각각은 4개의 개별 DUC를 포함하고, DUC는 전술한 바와 같이 R, Θ 모드시의 4개의 통신 채널 또는 I, Q 모드시 2개의 통신 채널을 처리하기 위한 것이다. DUC ASIC(1104)의 출력은 회선(1126)을 통하여 송신 백플레인 구동기(1128) 및 백플레인 상호 연결부(1130)로 전송된 후 DAC(414)로 전송된다.In transmit mode, transmit signals are transmitted from channel processor 448 to multiple DUC ASICs 1104 via interface medium 450, backplane interconnect 1118, transmit backplane receiver 1120, and selector / formatter 1124. do. Each of the DUC ASICs 1104 includes four separate DUCs, which are for processing four communication channels in R, Θ mode, or two communication channels in I, Q mode, as described above. The output of the DUC ASIC 1104 is sent to the transmit backplane driver 1128 and backplane interconnect 1130 via line 1126 and then to the DAC 414.
DCM(426)의 소자에 클럭 신호가 제공된다는 것을 알아야만 한다.It should be noted that the clock signal is provided to the device of DCM 426.
DCM(426)과 채널 프로세서(448) 사이에 위치하는 인터페이스 매체(450)는 적당한 통신 매체일 수 있다. 예를 들면, 인터페이스 매체는 마이크로웨이브 회선, TDM 스팬(span) 또는 광 섬유 회선일 수 있다. 이러한 배치에서는 채널 프로세서(448)가 DCM(426) 및 RF 처리 셀프(406)로부터 사실상 멀리 위치될 수 있다. 따라서, 채널 처리 기능은 중앙에서 이루어질 수 있지만, 트랜시버 기능은 통신 셀 사이트에서 이루어진다. 이러한 배치에서 통신 장비의 중요부는 실제 통신 셀 사이트로부터 멀리 위치될 수 있으므로, 통신 셀 사이트의 구성은 단순해진다. 그 결과, 오퍼레이터는 장비에 필요한 물리적 공간을 절약할 수 있게 되고, 보다 집중된 동작 및 유지 관리를 할 수 있다.The interface medium 450 located between the DCM 426 and the channel processor 448 may be any suitable communication medium. For example, the interface medium may be a microwave line, a TDM span or an optical fiber line. In this arrangement the channel processor 448 may be located substantially far from the DCM 426 and the RF processing shelf 406. Thus, the channel processing function may be central, while the transceiver function is at the communication cell site. In this arrangement, the important part of the communication equipment can be located far from the actual communication cell site, so the configuration of the communication cell site is simplified. As a result, the operator can save the physical space required for the equipment and can perform more concentrated operation and maintenance.
도 4에 도시된 트랜시버(400)는 DCM(426)당 12개의 통신 채널 능력을 가지는 3개의 DCM(426)을 포함한다. 이 배치는 시스템 신뢰도를 제공한다. 하나의 DCM(426)이 고장나는 경우, 시스템에서 사용가능한 통신 채널의 일부만이 소실된다. 또한, DCM은 다중 에어 인터페이스 능력을 제공하도록 변형될 수 있다. 즉, DCM상의 DDC 및 DUC는 특정 에어 인터페이스를 위하여 개별적으로 프로그램될 수 있다. 따라서, 트랜시버(400)는 다중 에어 인터페이스 능력을 제공한다.The transceiver 400 shown in FIG. 4 includes three DCM 426 having 12 communication channel capabilities per DCM 426. This arrangement provides system reliability. If one DCM 426 fails, only part of the communication channel available in the system is lost. In addition, DCM can be modified to provide multiple air interface capabilities. That is, the DDC and DUC on DCM can be programmed separately for a specific air interface. Thus, the transceiver 400 provides multiple air interface capabilities.
전술한 바로부터, 트랜시버(400)의 구조에 다수의 이점이 있다는 것을 알 수 있을 것이다. 도 5를 참조하면, 도 2에 도시된 수신기(200)와 상당히 유사한 트랜시버(400)의 수신기(500)가 도시되어 있다. 단지 명료하게 설명하기 위해 다수의 DDC(214) 및 상호 연결 TDM 버스(226)를 제거하였지만, 수신기(500)는 이들 소자를 포함한다는 것을 알아야만 한다. 수신기(500)는 안테나(508)/믹서(509)로부터 상향 회선 디지탈 신호를 수신하고, 데이타 버스(514)를 통하여 채널 프로세서(510)로 데이타 신호를 전송하기 위해 셀렉터(504)를 통하여 ADC(506)로 상호 연결되는 부가적인 DDC(502)를 포함한다. 동작 동안, 채널 프로세서(510)는 현재 통신 채널을 처리하는 안테나 외의 다른 안테나를 조사하여 통신 셀에서 최상의 안테나 상으로 전송 중인지의 여부를 판정할 필요가 있다. 즉, 통신 셀의 또 다른 구역을 서비스하는 안테나가 양질의 통신을 제공하는 경우, 통신 회선은 그 안테나 상에 재설정되어야만 한다. 양질의 통신을 제공하는 이러한 안테나의 가용도를 판정하기 위하여, 채널 프로세서는 통신 셀의 각 구역을 스캔한다. 본 발명에서, 이것은 채널 프로세서(510)가 제어 버스(512)를 통하여 DDC(502)를 포착하고, 이를 프로그램하여 통신 셀에서 각 안테나로부터 통신을 수신하므로써 성취된다. 수신 정보, 예를 들면, 수신된 신호 세기 표시(received signal strength indications: RSSI)등은 채널 프로세서(510)에 의해 평가되어, 양질의 안테나가 존재하는 지의 여부가 판정된다. DDC(502)에서의 처리는 채널 프로세서(510)의 명령하에서 DDC(502)가 활성 통신 채널을 서비스하는 단일 안테나와 대조적으로 통신 셀에서의 다수의 안테나로부터 신호를 수신하는 것을 제외하고는 DDC(214)에서 성취된 처리와 동일하다.From the foregoing, it will be appreciated that there are a number of advantages to the structure of the transceiver 400. Referring to FIG. 5, a receiver 500 of a transceiver 400 is shown that is substantially similar to the receiver 200 shown in FIG. Although a number of DDCs 214 and interconnected TDM buses 226 have been removed for clarity, it should be appreciated that the receiver 500 includes these devices. Receiver 500 receives the uplink digital signal from antenna 508 / mixer 509 and sends ADC (via selector 504) via selector 504 to transmit data signal to channel processor 510 via data bus 514. 506 includes additional DDCs 502 interconnected. During operation, channel processor 510 needs to examine other antennas besides the antennas currently processing the communication channel to determine whether they are transmitting on the best antenna in the communication cell. That is, if an antenna serving another area of a communication cell provides good quality communication, the communication line must be reset on that antenna. In order to determine the availability of such an antenna that provides good quality communication, the channel processor scans each zone of the communication cell. In the present invention, this is accomplished by channel processor 510 acquiring DDC 502 via control bus 512 and programming it to receive communication from each antenna in the communication cell. Received information, for example, received signal strength indications (RSSI) and the like, is evaluated by the channel processor 510 to determine whether a quality antenna is present. Processing at the DDC 502 is performed under the command of the channel processor 510 except that the DDC 502 receives signals from multiple antennas in the communication cell as opposed to a single antenna serving the active communication channel. Same as the treatment achieved in 214).
도 19는 이 퍼-채널 스캐닝 특징을 성취하는 방법(1900-1926)이 도시되어 있다. 이 방법은 버블(1900)에서 시작되어, 타이머가 설정되는 단계(1902)로 진행된다. 그 다음, 단계(1904)에서 채널 프로세서는 DDC(302)가 유휴 상태인지를 검사하고, 유휴 상태인 경우, 단계(1906)는 제어 버스(312)가 유휴 상태인지를 검사한다. 제어 버스(312)가 유휴 상태인 경우, 단계(1908)에서 타이머는 정지되고, 단계(1909)에서 채널 프로세서(310)는 제어 버스(312)를 포착한다. 채널 프로세서(310)가 제어 버스(312)를 포착할 수 없는 경우, 방법은 단계(1902)로 복귀한다. DDC(302) 또는 제어 버스(312)가 유휴 상태가 아닌 경우, 단계(1910)에서 타임 아웃 검사가 행해지고, 타임 아웃에 도달하지 않은 경우, 방법은 DDC가 사용가능해지는 지를 다시 검사한다. 타임 아웃에 도달한 경우, 단계(1920)에서 에러가 보고되고, 즉, 채널 프로세서(310)는 원하는 스캔을 완료할 수 없다.19 shows a method 1900-1926 to achieve this per-channel scanning feature. The method begins with bubble 1900 and proceeds to step 1902 where a timer is set. The channel processor then checks in step 1904 if the DDC 302 is idle, and if in idle, step 1906 checks if the control bus 312 is idle. If the control bus 312 is idle, the timer is stopped at step 1908, and at step 1909 the channel processor 310 captures the control bus 312. If the channel processor 310 is unable to capture the control bus 312, the method returns to step 1902. If the DDC 302 or control bus 312 is not idle, a timeout check is made at step 1910, and if the timeout has not been reached, the method checks again whether the DDC is available. If the timeout has been reached, an error is reported in step 1920, ie the channel processor 310 cannot complete the desired scan.
단계(1912)에서 제어 버스(312)가 성공적으로 포착된 경우, 단계(1914)에서 프로세서는 스캔 동작을 위해 DDC(302)를 프로그램한다. 그러나, 단계(1916)에서 DDC(302)가 활성이 아닌 경우, 프로그램은 중단되고, 단계(1920)에서 에러가 보고된다. DDC가 활성인 경우, 단계(1918)에서 DDC(302)는 프로그래밍을 수용하여 각종 안테나(308)로부터 샘플을 수집하기 시작한다. 단계(1922)에서 모든 샘플이 수집될 때, 단계(1924)에서 DDC는 유휴 상태로 프로그램되고, 단계(1926)에서 방법은 종료된다.If the control bus 312 was successfully captured in step 1912, then in step 1914 the processor programs the DDC 302 for a scan operation. However, if the DDC 302 is not active at step 1916, the program is aborted and an error is reported at step 1920. If the DDC is active, then at 1918 the DDC 302 accepts programming to begin collecting samples from the various antennas 308. When all samples are collected in step 1922, the DDC is programmed to idle in step 1924 and the method ends in step 1926.
트랜시버(400)의 또 다른 특징은 통신 셀의 특정 구역 또는 모든 구역에 시그널링을 제공할 수 있다는 것이다. 도 3 및 도 13을 다시 참조하면, 업 변환기/변조기(1340)의 출력은 통신 셀의 특정 구역을 향하는 다수의 업 변환기/변조기(1340)로부터의 출력을 선택하는 셀렉터(306)로 전송된다. 도 3에 도시된 바와 같이, 3개의 구역 통신 셀에 있어, 3개의 데이타 경로(313)는 통신 셀의 3 구역에 대응하게 제공되고, 셀렉터(306)의 기능은 이들 3 데이타 경로 상에 업 변환기/변조기(1340)의 출력을 합산하는 것이다. 이러한 방식으로, 업 변환기/변조기(1340)로부터의 하향 회선 신호는 통신 셀의 적절한 구역으로 전송된다.Another feature of the transceiver 400 is that it can provide signaling to a specific area or all areas of a communication cell. Referring again to FIGS. 3 and 13, the output of the up converter / modulator 1340 is sent to a selector 306 that selects output from a number of up converter / modulators 1340 towards a particular area of the communication cell. As shown in FIG. 3, for three zone communication cells, three data paths 313 are provided corresponding to three zones of the communication cell, and the function of the selector 306 is an upconverter on these three data paths. / Summing the output of the modulator 1340. In this manner, the downlink signal from up converter / modulator 1340 is transmitted to the appropriate area of the communication cell.
그러나, 셀렉터(306)는 모든 신호 경로(313)에 업 변환기/변조기(1340)의 출력을 제공한다. 이러한 경우, 업 변환기/변조기(1340)로부터의 하향 회선 신호는 통신 셀의 모든 구역으로 동시에 전송된다. 따라서, 시뮬캐스트(simucast)를 통한 모든 시그널링 채널은 업 변환기/변조기를 시그널링 채널로 지정하고, 이 업 변환기/변조기로부터의 하향 회선 신호를 통신 셀의 모든 구역으로 전송하기 위해 셀렉터(306)를 프로그래밍하므로써 생성된다. 또한, 특정 구역에 대한 시그널링은 시그널링 업 변환기/변조기(1340)로부터 통신 셀의 하나 또는 그이상의 구역으로 하향 회선 신호를 전송하기 위해 셀렉터(306)를 재프로그래밍하므로써 이루어진다는 것을 알아야 한다.However, selector 306 provides the output of up converter / modulator 1340 to all signal paths 313. In this case, the downlink signal from up converter / modulator 1340 is transmitted simultaneously to all zones of the communication cell. Thus, all signaling channels via simucast designate the up-converter / modulator as the signaling channel and program the selector 306 to transmit downlink signals from this up-converter / modulator to all regions of the communication cell. Is generated by It should also be noted that signaling for a particular zone is achieved by reprogramming the selector 306 to transmit the downlink signal from the signaling up converter / modulator 1340 to one or more zones of the communication cell.
도 6을 참조하면, 트랜시버(400)에 대하여 기술한 기능 소자를 포함하지만, 상이한 구조의 배치를 가지는 트랜시버(600)가 도시되어 있다. 트랜시버(600)는 유리하게도 채널 프로세서 내에 상향 회선 디지탈 다운 변환과 대응하는 하행회선 디지탈 업 변환을 제공한다. 그러면, 채널 프로세서는 고속 회선을 통하여 RF 하드웨어에 상호 연결된다.Referring to FIG. 6, a transceiver 600 is shown that includes the functional elements described with respect to the transceiver 400, but with a different arrangement of structures. The transceiver 600 advantageously provides downlink digital up conversions corresponding to uplink digital down conversions in the channel processor. The channel processor is then interconnected to the RF hardware via a high speed line.
수신 모드시, RF 신호는 안테나(602)(개별적으로 번호 1, 2, …, n)에 수신되고, 관련된 수신 RF 처리 셀프(604)로 전송된다. 각 수신 RF 셀프(604)는 RF 다운 변환기(606) 및 아날로그-디지탈 변환기(608)를 포함한다. 수신 RF 셀프(604)의 출력은 고속 디지탈 데이타열로서, 상향 회선 버스(610)를 통하여 다수의 채널 프로세서(612)로 전송된다. 상향 회선 버스(610)는 광섬유 버스 등과 같은 적당한 고속 버스이다. 채널 프로세서(612)는 데이타열을 수신하기 위해 하나의 안테나를 선택하는 셀렉터, DDC, 통신 채널을 복원하기 위해 하나의 안테나로부터의 데이타열을 선택 및 처리하는 다른 베이스밴드 처리 소자(613)를 포함한다. 그러면, 통신 채널은 적당한 상호 연결부를 통하여 셀룰러망 및 PSTN으로 전송된다.In the receive mode, the RF signal is received at antenna 602 (individually numbers 1, 2, ..., n) and transmitted to the associated receive RF processing self 604. Each receive RF self 604 includes an RF down converter 606 and an analog to digital converter 608. The output of receive RF self 604 is a high-speed digital data stream that is transmitted to uplink channel 610 to multiple channel processors 612. Uplink bus 610 is a suitable high speed bus, such as an optical fiber bus. Channel processor 612 includes a selector that selects one antenna to receive the data stream, a DDC, and another baseband processing element 613 that selects and processes the data stream from one antenna to restore the communication channel. do. The communication channel is then transmitted to the cellular network and the PSTN via appropriate interconnects.
송신 모드시, 하향 회선 신호는 셀룰러망 및 PSTN으로부터 채널 프로세서(612)에 수신된다. 채널 프로세서는 하향 회선 데이타열을 송신 버스(616)를 통해 송신 RF 처리 셀프(614)로 전송하기에 앞서, 하향 회선 신호를 업 변환 및 변조하는 업 변환기/변조기(615)를 포함한다. 송신 버스(616)는 또한 적당한 고속 버스임을 알아야만 한다. 송신 RF 처리 셀프(614)는 디지탈 합산기(618), DAC(620) 및, 하향 회선 데이타열을 RF 아날로그 신호로 처리하기 위한 RF 업 변환기(622)를 포함한다. 그러면, RF 아날로그 신호는 아날로그 송신 버스(624)를 통하여 전력 증폭기(626) 및 안테나(628)로 전송되어 RF 신호가 방사된다.In transmit mode, the downlink signal is received by the channel processor 612 from the cellular network and the PSTN. The channel processor includes an up converter / modulator 615 that upconverts and modulates the downlink signal prior to transmitting the downlink data stream via the transmit bus 616 to the transmit RF processing self 614. It should be noted that the transmit bus 616 is also a suitable high speed bus. The transmit RF processing self 614 includes a digital summer 618, a DAC 620, and an RF up converter 622 for processing the downlink data stream into an RF analog signal. The RF analog signal is then transmitted via analog transmit bus 624 to power amplifier 626 and antenna 628 to radiate the RF signal.
도 7을 참조하면, 트랜시버(400)와 관련해 기술한 기능 소자를 포함하고 있지만 다른 구조적 배치를 가지는 트랜시버(700)가 도시되어 있다. 구분된 통신 시스템의 단일 구역에 대하여 트랜시버(700)를 기술할 것이다. 트랜시버(700)는 다수의 구역을 서비스하도록 쉽게 변형될 수 있다는 것을 알아야만 한다.Referring to FIG. 7, a transceiver 700 is shown that includes the functional elements described with respect to the transceiver 400 but has a different structural arrangement. The transceiver 700 will be described for a single zone of a separate communication system. It should be appreciated that the transceiver 700 can be easily modified to service multiple zones.
수신 모드시, RF 신호는 안테나(702)에 수신되어 수신 RF 처리 셀프(704)로 전송된다. 수신 RF 처리 셀프(704)의 각각은 RF 다운 변환기(703) 및 ADC(705)를 포함한다. 수신 RF 처리 셀프(704)의 출력은 고속 데이타열로서, 고속 백플레인(706)을 통하여 다수의 DDC(708)로 전송된다. DDC(708)는 전술한 바와 같이 동작하여 고속 데이타열을 선택하고, 데이타열을 다운 변환시킨다. DDC(708)의 출력은 저속 데이타열로서, 버스(710) 및 버스(712)를 통해 채널 프로세서(714)로 전송된다. 채널 프로세서(714)는 전술한 바와 같이 동작하여 통신 채널을 처리하고, 통신 채널을 채널 버스(716) 및 네트워크 인터페이스(718)를 통하여 셀룰러망 및 PSTN으로 전송한다. 트랜시버(700)의 DDC(708)는 또한 유리하게도 적절한 고속 백플레인 상호 연결부를 가지는 채널 프로세서 셀프 상에 위치될 수 있다.In the receive mode, the RF signal is received by the antenna 702 and transmitted to the receive RF processing shelf 704. Each of the received RF processing shelves 704 includes an RF down converter 703 and an ADC 705. The output of the received RF processing shelf 704 is a high speed data sequence, which is transmitted to the plurality of DDCs 708 via the high speed backplane 706. The DDC 708 operates as described above to select a high speed data string and down convert the data string. The output of the DDC 708 is a slow data stream that is sent to the channel processor 714 via bus 710 and bus 712. The channel processor 714 operates as described above to process the communication channel and transmit the communication channel to the cellular network and the PSTN via the channel bus 716 and the network interface 718. The DDC 708 of the transceiver 700 may also advantageously be located on the channel processor itself with suitable high speed backplane interconnects.
송신 모드시, 하향 회선 신호는 셀룰러망 및 PSTN으로부터 인터페이스(718) 및 채널 버스(716)를 통하여 채널 프로세서(714)로 전송된다. 채널 프로세서(714)는 DUC 및 DAC를 포함하여 하향 회선 신호를 아날로그 IF 신호로 업 변환 및 디지탈화시킨다. 아날로그 IF 신호는 동축 케이블 상호 연결부(722) 또는 다른 적당한 상호 연결부 매체를 통하여 송신 매트릭스(724)로 전송되고, 여기서, 하향 회선 신호는 다른 하향 회선 아날로그 IF 신호와 결합된다. 그 다음, 결합된 아날로그 IF 신호는 동축 상호 연결부(726)를 통하여 RF 업 변환기(728)로 전송된다. RF 업 변환기(728)는 IF 신호를 RF 신호로 변환시킨다. 업 변환기(728)로부터의 RF 신호는 합산기(730)에서 RF 합산되어, 전력 증폭기 및 송신 안테나(도시되지 않음)로 전송된다.In transmit mode, the downlink signal is transmitted from the cellular network and the PSTN to the channel processor 714 via the interface 718 and the channel bus 716. The channel processor 714 upconverts and digitizes the downlink signal into an analog IF signal, including the DUC and the DAC. The analog IF signal is transmitted to the transmission matrix 724 via coaxial cable interconnect 722 or other suitable interconnect medium, where the downlink signal is combined with other downlink analog IF signals. The combined analog IF signal is then transmitted to RF up converter 728 via coaxial interconnect 726. The RF up converter 728 converts the IF signal into an RF signal. The RF signal from up converter 728 is RF summed in summer 730 and sent to a power amplifier and transmit antenna (not shown).
트랜시버(700)로부터 알 수 있는 바와 같이, 고속 데이타 처리, 즉, 하향 회선 신호 상의 디지탈 업 변환은 유리하게도 채널 프로세서(714) 내에서 이루어진다. 채널 프로세서(714)의 바람직한 실시예는 도 18에 도시되어 있다. 채널 프로세서(714)는 도 17에 도시된 채널 프로세서(228)과 대부분 유사하다. 채널 프로세서(714)는 이들 소자 외에, 프로세서(1742, 1742')로부터 하향 회선 신호를 수신하도록 결합된 DUC(1802)를 포함한다. DUC(1802)는 하향 회선 신호를 업 변환시켜 DAC(1806)로 전송하고, 여기서, 하향 회선 신호는 아날로그 IF 신호로 변환된다. 그 후, 아날로그 IF 신호는 포트(1740, 1740')를 통하여 송신 매트릭스(724)로 전송된다.As can be seen from the transceiver 700, high speed data processing, i.e., digital up-conversion on the downlink signal, is advantageously made in the channel processor 714. A preferred embodiment of the channel processor 714 is shown in FIG. Channel processor 714 is mostly similar to channel processor 228 shown in FIG. In addition to these elements, the channel processor 714 includes a DUC 1802 coupled to receive downlink signals from the processors 1742, 1742 ′. The DUC 1802 upconverts the downlink signal and sends it to the DAC 1806, where the downlink signal is converted into an analog IF signal. The analog IF signal is then transmitted to the transmission matrix 724 via ports 1740 and 1740 '.
도 8, 도 9 및 도 10에는 트랜시버(400)의 소자들을 상호 연결하는 배치가 도시되어 있다. 하나의 소자가 고장나서 전체 셀이 손실되지 않도록 하기 위하여, 소자의 데이지 체인(daisy chain)의 상호 연결은 피한다. 도 8에서 알 수 있는 바와 같이, 예를 들면, 하향 회선 배치에서 셀렉터(800)가 DUC(804) 및 DAC(806)에 앞서 DCM(802)에 제공된다. 직접 데이타 회선(808)은 DUC(804)로부터 셀렉터(800)로, DCM(802)로부터 DCM(802)로, 그리고 마지막으로 DAC(806)로 제공된다. 우회 데이타 회선(810)은 또한 직접 데이타 회선(808)에 탭핑(tapping)된다. 동작시, 하나 또는 그 이상의 DCM(802)이 고장나면, 셀렉터(800)는 적절한 우회 데이타 회선(810)을 활성화시켜 고장난 DCM(802)을 우회하여 증폭기(812) 및 송신 안테나(814)로 계속 신호가 전송되게 한다. 상향 회선 소자는 트랜시버의 고장 방지 수신부를 제공하기 위해 유사하게 연결될 수 있다는 것을 알아야 한다.8, 9, and 10 illustrate an arrangement in which the elements of the transceiver 400 are interconnected. In order to ensure that one device fails and the entire cell is not lost, the daisy chain of the devices is avoided. As can be seen in FIG. 8, selector 800 is provided to DCM 802 prior to DUC 804 and DAC 806, for example, in a downlink configuration. Direct data line 808 is provided from DUC 804 to selector 800, from DCM 802 to DCM 802, and finally to DAC 806. Bypass data line 810 is also tapped directly on data line 808. In operation, if one or more DCM 802 fails, the selector 800 activates the appropriate bypass data line 810 to bypass the failed DCM 802 and continue to the amplifier 812 and transmit antenna 814. Allow a signal to be sent. It should be appreciated that uplink components may be similarly connected to provide a fail-safe receiver of the transceiver.
도 9에는 또 다른 배치가 도시되어 있다. 도 9에서, 채널 프로세서(920)는 TDM 버스(922)를 통하여 DCM(902)에 상호 연결된다. DCM은 도 8에서 도시된 바와 같이 상호 연결되고, 각 DCM(902)과 관련된 셀렉터(900)는 도시되지 않았다. 셀렉터는 DCM(902)에서 직접 용이하게 구현될 수 있다는 것을 알아야만 한다. 우회 회선(924)은 채널 프로세서(920)를 직접 관련된 DCM 및 DCM(902) 내의 부가적인 셀렉터(도시되지 않음)에 상호 연결한다. TDM 버스(922)를 다운시키는 채널 프로세서(920)가 고장나거나 또는 TDM 버스(922) 자체 고장이 나는 경우, DCM(902) 내의 셀렉터는 적절한 우회 회선(924)을 활성화시켜, DAC(906), 증폭기(912) 및 송신 안테나(914)로 통신 신호를 계속 전송한다.Another arrangement is shown in FIG. 9. In FIG. 9, channel processor 920 is interconnected to DCM 902 via TDM bus 922. DCMs are interconnected as shown in FIG. 8, and the selector 900 associated with each DCM 902 is not shown. It should be appreciated that the selector can be easily implemented directly in the DCM 902. Bypass line 924 interconnects channel processor 920 directly to the associated DCM and additional selectors (not shown) within DCM 902. If the channel processor 920 that crashes the TDM bus 922 fails or the TDM bus 922 itself fails, the selector in the DCM 902 activates the appropriate bypass line 924 to activate the DAC 906, The communication signal is continuously transmitted to the amplifier 912 and the transmit antenna 914.
도 10에는 또 다른 배치가 도시되어 있다. DCM(1002)은 도 8에 도시된 바와 같이 상호 연결된다. 도 10에서, 직접 회선(1030)은 채널 프로세서(1020)를 데이지 체인 방식으로 상호 연결시키고, 각 채널 프로세서(1020)의 출력은 합산기(1032)에서 합산되어 TDM 버스(1034)를 통하여 DCM(1002)으로 전송된다. 제2 버스를 형성하는 우회 회선(1036)은 도 8의 DCM에서 도시된 바와 유사한 방식으로 셀렉터(1038)에 제공된다. 하나의 채널 프로세서가 고장나는 경우, 나머지 채널 프로세서(1020)로부터의 신호는 DCM(802)에 대해 기술한 바와 동일한 방식으로 고장난 채널 프로세서 주위로 우회하여 셀렉터(1000), DAC(1006), 증폭기(1012) 및 안테나(1014)로 전송될 수 있다.Another arrangement is shown in FIG. 10. DCM 1002 are interconnected as shown in FIG. 8. In FIG. 10, direct line 1030 interconnects channel processors 1020 in a daisy chain fashion, and the outputs of each channel processor 1020 are summed in summer 1032 to add DCM (via TDM bus 1034). 1002). The bypass line 1036 forming the second bus is provided to the selector 1038 in a manner similar to that shown in DCM in FIG. 8. If one channel processor fails, the signal from the remaining channel processor 1020 is bypassed around the failed channel processor in the same manner as described for DCM 802 to selector 1000, DAC 1006, amplifier ( 1012 and antenna 1014.
본 발명의 다수의 장점 및 특징은 몇몇 바람직한 실시예의 전술한 설명으로부터 명백히 알 수 있을 것이다. 본 발명의 범주 내인 다수의 다른 실시예, 장점 및 특징은 첨부된 특허 청구의 범위로부터 알 수 있을 것이다.Many advantages and features of the invention will be apparent from the foregoing description of some preferred embodiments. Numerous other embodiments, advantages, and features that fall within the scope of the invention will be apparent from the appended claims.
Claims (10)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41538795A | 1995-04-03 | 1995-04-03 | |
US8/415,387 | 1995-04-03 | ||
US08/415,387 | 1995-04-03 | ||
PCT/US1996/002746 WO1996031942A1 (en) | 1995-04-03 | 1996-02-29 | Multiple access up converter/modulator and method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970703644A KR970703644A (en) | 1997-07-03 |
KR100210633B1 true KR100210633B1 (en) | 1999-07-15 |
Family
ID=23645488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960706895A KR100210633B1 (en) | 1995-04-03 | 1996-02-29 | Multiple access up converter/modulator and method |
Country Status (17)
Country | Link |
---|---|
JP (1) | JPH10501674A (en) |
KR (1) | KR100210633B1 (en) |
CN (1) | CN1064794C (en) |
AU (1) | AU695320B2 (en) |
BR (1) | BR9605951A (en) |
CA (1) | CA2191098C (en) |
DE (1) | DE19680328T1 (en) |
FI (1) | FI964824A (en) |
FR (1) | FR2732535B1 (en) |
GB (1) | GB2304262A (en) |
IL (1) | IL117369A0 (en) |
IT (1) | IT1284306B1 (en) |
MX (1) | MX9606016A (en) |
PL (1) | PL180753B1 (en) |
SE (1) | SE519826C2 (en) |
TW (1) | TW287335B (en) |
WO (1) | WO1996031942A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110995334A (en) * | 2019-12-02 | 2020-04-10 | 西安航天天绘数据技术有限公司 | Multi-channel parallel processing space-based frequency hopping data link hardware architecture |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6034969A (en) * | 1998-05-26 | 2000-03-07 | Motorola, Inc. | Method and system for cross frame transmit combining of transmit signals |
JP5414484B2 (en) * | 2009-12-01 | 2014-02-12 | 三菱電機株式会社 | Fourier transform circuit, receiver and Fourier transform method |
US8174441B2 (en) * | 2010-06-01 | 2012-05-08 | Mediatek Inc. | Configurable calculating circuit and receiver having a plurality of configurable calculating circuits |
CN102147473B (en) * | 2010-12-17 | 2012-09-26 | 航天恒星科技有限公司 | Common-frequency multi-system satellite navigation signal generation system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4462001A (en) * | 1982-02-22 | 1984-07-24 | Canadian Patents & Development Limited | Baseband linearizer for wideband, high power, nonlinear amplifiers |
FR2541533B1 (en) * | 1983-02-21 | 1987-10-30 | Nippon Telegraph & Telephone | OSCILLATOR VARIABLE IN PHASE AND IN FREQUENCY |
JPS62502439A (en) * | 1985-04-04 | 1987-09-17 | モトロ−ラ・インコ−ポレ−テッド | Digital zero IF selection stage |
SE463390B (en) * | 1989-03-13 | 1990-11-12 | Ericsson Telefon Ab L M | VAAGFORMSGENERATOR |
US5008900A (en) * | 1989-08-14 | 1991-04-16 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
US5111163A (en) * | 1991-05-06 | 1992-05-05 | Hughes Aircraft Company | Digital FM modulator |
US5351016A (en) * | 1993-05-28 | 1994-09-27 | Ericsson Ge Mobile Communications Inc. | Adaptively self-correcting modulation system and method |
US5412351A (en) * | 1993-10-07 | 1995-05-02 | Nystrom; Christian | Quadrature local oscillator network |
US5386202A (en) * | 1993-11-03 | 1995-01-31 | Sicom, Inc. | Data communication modulation with managed intersymbol interference |
US5412352A (en) * | 1994-04-18 | 1995-05-02 | Stanford Telecommunications, Inc. | Modulator having direct digital synthesis for broadband RF transmission |
-
1996
- 1996-02-29 PL PL96317897A patent/PL180753B1/en unknown
- 1996-02-29 DE DE19680328T patent/DE19680328T1/en not_active Ceased
- 1996-02-29 KR KR1019960706895A patent/KR100210633B1/en not_active IP Right Cessation
- 1996-02-29 WO PCT/US1996/002746 patent/WO1996031942A1/en active Application Filing
- 1996-02-29 BR BR9605951A patent/BR9605951A/en unknown
- 1996-02-29 GB GB9624183A patent/GB2304262A/en not_active Withdrawn
- 1996-02-29 JP JP8530282A patent/JPH10501674A/en not_active Ceased
- 1996-02-29 AU AU53566/96A patent/AU695320B2/en not_active Ceased
- 1996-02-29 CA CA002191098A patent/CA2191098C/en not_active Expired - Fee Related
- 1996-02-29 CN CN96190283A patent/CN1064794C/en not_active Expired - Fee Related
- 1996-02-29 MX MX9606016A patent/MX9606016A/en not_active IP Right Cessation
- 1996-03-05 IL IL11736996A patent/IL117369A0/en unknown
- 1996-03-06 TW TW085102739A patent/TW287335B/zh active
- 1996-03-25 IT IT96RM000188A patent/IT1284306B1/en active IP Right Grant
- 1996-03-27 FR FR9603788A patent/FR2732535B1/en not_active Expired - Fee Related
- 1996-12-02 SE SE9604433A patent/SE519826C2/en not_active IP Right Cessation
- 1996-12-02 FI FI964824A patent/FI964824A/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110995334A (en) * | 2019-12-02 | 2020-04-10 | 西安航天天绘数据技术有限公司 | Multi-channel parallel processing space-based frequency hopping data link hardware architecture |
Also Published As
Publication number | Publication date |
---|---|
BR9605951A (en) | 1997-08-19 |
PL317897A1 (en) | 1997-04-28 |
CN1149941A (en) | 1997-05-14 |
MX9606016A (en) | 1997-12-31 |
PL180753B1 (en) | 2001-04-30 |
AU695320B2 (en) | 1998-08-13 |
TW287335B (en) | 1996-10-01 |
SE9604433L (en) | 1996-12-02 |
CN1064794C (en) | 2001-04-18 |
CA2191098C (en) | 2000-05-02 |
DE19680328T1 (en) | 1997-07-31 |
FI964824A0 (en) | 1996-12-02 |
FI964824A (en) | 1996-12-02 |
FR2732535A1 (en) | 1996-10-04 |
ITRM960188A1 (en) | 1997-09-25 |
IL117369A0 (en) | 1996-07-23 |
SE9604433D0 (en) | 1996-12-02 |
CA2191098A1 (en) | 1996-10-10 |
GB2304262A (en) | 1997-03-12 |
FR2732535B1 (en) | 2002-11-29 |
GB9624183D0 (en) | 1997-01-08 |
AU5356696A (en) | 1996-10-23 |
ITRM960188A0 (en) | 1996-03-25 |
IT1284306B1 (en) | 1998-05-18 |
JPH10501674A (en) | 1998-02-10 |
WO1996031942A1 (en) | 1996-10-10 |
KR970703644A (en) | 1997-07-03 |
SE519826C2 (en) | 2003-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100199316B1 (en) | Multi channel digital transceiver and method thereof | |
US6009130A (en) | Multiple access digital transmitter and receiver | |
EP0800737B1 (en) | Multiple access digital transmitter and receiver | |
US5748683A (en) | Multi-channel transceiver having an adaptive antenna array and method | |
US7103383B2 (en) | Apparatus, system, method and computer program product for digital beamforming in the intermediate frequency domain | |
JPH04296684A (en) | Digital-beam forming technology using temporary noise injection | |
US5854813A (en) | Multiple access up converter/modulator and method | |
EP1330041A1 (en) | A method and an apparatus for improving the carriers' output power of a broadband multi-carrier base-station | |
KR100210633B1 (en) | Multiple access up converter/modulator and method | |
WO1998051015A1 (en) | Multi-channel base station/terminal design covering complete system frequency range | |
JPH08181661A (en) | Radio signal transmitter | |
MXPA96003701A (en) | Multiple and met digital channel transceiver | |
JPH0575559A (en) | Transmitting device | |
JPH04373220A (en) | Satellite communication system and equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050331 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |