KR100209889B1

KR100209889B1 - A/d converter

Info

Publication number: KR100209889B1
Application number: KR1019960010076A
Authority: KR
Inventors: 황덕원
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-04-03
Filing date: 1996-04-03
Publication date: 1999-07-15
Also published as: KR970072713A

Abstract

본 발명은 아날로그/다지탈 변환장치에 관한 것이다. 본 발명은 아날로그/디지탈 변환기의 동작의 기준이 되는 제1클럭을 발생하는 클럭발생기와, 아날로그 입력신호를 클럭발생기로부터 발생되는 소정의 제2클럭과 가산하는 제1가산기와, 제1가산기의 출력을 클럭발생기로부터 공급되는 제1클럭에 맞춰 아날로그/디지탈 변환하는 아날로그/디지탈 변환기와, 아날로그/디지탈 변환기의 출력을 소정시간 지연시켜 출력하는 지연기, 및 아날로그/디지탈 변환기와 지연기의 출력을 가산하는 제2가산기를 포함한다. 이와 같은 본 발명은 n비트의 아날로그/디지탈 변환기를 사용하는 경우 n+1비트로 아날로그/디지탈 변환된 신호와 동일한 레벨을 갖는 디지탈 신호를 얻을 수 있다.The present invention relates to an analog / digital converter. The present invention provides a clock generator for generating a first clock which is a reference for the operation of an analog / digital converter, a first adder for adding an analog input signal to a predetermined second clock generated from the clock generator, and an output of the first adder. The analog / digital converter for analog / digital conversion according to the first clock supplied from the clock generator, the delayer for delaying the output of the analog / digital converter by a predetermined time, and the outputs of the analog / digital converter and the delay unit are added. It includes a second adder. According to the present invention, when an n-bit analog / digital converter is used, a digital signal having the same level as an analog / digital signal converted to n + 1 bits can be obtained.

Description

Analog / Digital Inverter

제1도는 종래의 아날로그/디지탈 변환장치를 나타낸 블럭구성도.1 is a block diagram showing a conventional analog / digital converter.

제2도는 제1도에서 Dither펄스 발생기(4)의 입·출력 파형도.2 is an input / output waveform diagram of the dither pulse generator 4 in FIG.

제3도는 본 발명의 바람직한 실시예에 의한 아날로그/디지탈 변환장치를 나타낸 블럭구성도.3 is a block diagram showing an analog / digital conversion device according to a preferred embodiment of the present invention.

제4도는 제3도의 각 부 입·출력 파형도.4 is a waveform diagram of each input and output shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10,50 : 가산기 20 : 클럭발생기10,50: adder 20: clock generator

30 : A/D변환기 40 : 지연기30: A / D converter 40: Delay

본 발명은 아날로그/디지탈 변환장치에 관한 것으로서, 특히 구조가 간단하면서도 변환비트수를 늘릴 수 있는 아날로그/디지탈 변환장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital converter, and more particularly, to an analog / digital converter that has a simple structure and can increase the number of conversion bits.

근래들어 디지탈-VCR이나 디지탈-캠코더(Camcorder)등과 같이 영상신호를 디지탈로 처리하는 추세에 있다. 영상신호를 디지탈로 변환하여 처리하게 되면, 여러번 더빙을 해도 화질의 열화가 적고, 고장률이 낮아 제품의 신뢰성을 향상시킬 수 있는 등 여러가지 잇점이 있다.Recently, video signals such as digital-VCR and digital-camcorder are being processed digitally. When the video signal is converted to digital processing, there are various advantages such as the deterioration of image quality even after multiple dubbing and the improvement of product reliability due to the low failure rate.

디지탈방식의 제품들에는 아날로그형태의 입력신호를 디지탈형태로 변환하는 A/D변환기(Analog/Digital Converter)가 필수적으로 내장되어 있다. 아날로그 신호를 n비트(n:자연수)로 양자화하는 A/D변환기는 통상 2ⁿ의 양자화레벨을 가지며, 따라서 A/D변환기의 분해능(resolution)도 2n이 된다. A/D변환기의 분해능을 향상시키기 위한 기술이 1993년 11월 23일자로 특허된 미국특허번호 '5,265,039'(이하, '선행기술'이라 함)에 제시되어 있다.Digital products include a built-in analog / digital converter that converts analog input signals into digital ones. An A / D converter that quantizes an analog signal into n bits (n: natural number) usually has a quantization level of 2 ⁿ , and therefore the resolution of the A / D converter is also 2n. A technique for improving the resolution of an A / D converter is shown in U.S. Patent No. 5,265,039 (hereinafter referred to as 'prior art'), filed November 23, 1993.

제1도는 선행기술에서 제시한 아날로그/디지탈 변환장치의 구성을 나타내며, 제2도는 제1도에서 Dither펄스발생기(4)의 입·출력 파형을 나타낸다. 제1도에서 푸리에 변환 분광계(Fourier Transform Spectrometer)로부터 출력되는 아날로그신호는 제1 샘플/홀드(Sample/Hold)기(2)에서 일정간격으로 샘플링된다. 타이밍발생기(3)는 제1도 장치의 각 구성요소들의 동작의 기준이 되는 클럭(Clock)을 발생하며, Dither펄스발생기(4)는 클럭발생기(3)로부터 이와 같은 클럭(Clock)을 입력받아 제2도에 나타낸 바와 같은 Dither펄스(Dither pulse)를 발생한다. 가산기(5)는 제1샘플/홀드기(2)의 출력과 Dither펄스를 가산하며, 가산결과를 제2샘플/홀드기(6)로 인가한다. 제2샘플/홀드기(6)는 입력신호를 N번 이상 샘플링하며, 샘플링한 신호들을 A/D변환기(7)로 인가한다. A/D변환기(7)는 제2샘플/홀드기(6)로부터 샘플링된 신호들을 입력받아 양자화하므로써 신호를 아날로그/디지탈 변환한다. 그러면, 누산기(8)는 A/D변환기(7)로부터 양자화된 계수값들을 입력받아 평균하여 출력한다. 이와 같은 선행기술에서는 N^1/2정도로 양자화 계수의 오차를 줄일 수 있다.FIG. 1 shows the configuration of the analog / digital converter shown in the prior art, and FIG. 2 shows the input and output waveforms of the Dither pulse generator 4 in FIG. In FIG. 1, an analog signal output from a Fourier Transform Spectrometer is sampled at a predetermined interval in the first sample / hold device 2. The timing generator 3 generates a clock, which is a reference for the operation of the components of FIG. 1, and the dither pulse generator 4 receives such a clock from the clock generator 3. Dither pulses are generated as shown in FIG. The adder 5 adds the output of the first sample / hold group 2 and the dither pulses, and applies the addition result to the second sample / hold group 6. The second sample / hold unit 6 samples the input signal N or more times, and applies the sampled signals to the A / D converter 7. The A / D converter 7 receives the signals sampled from the second sample / hold group 6 and quantizes them, thereby analog-to-digital converting the signals. Then, the accumulator 8 receives the quantized coefficient values from the A / D converter 7 and averages them. In this prior art, the error of the quantization coefficient can be reduced to about N ^1/2 .

그러나, 상술한 선행기술에서는 A/D변환기(7)의 분해능을 높이기 위하여 제1도에 나타낸 바와 같이 많은 수단을 필요로 한다. 특히, 제2도와 같은 Dither펄수를 만들기 위해서는 많은 수단이 필요하게 되며, 이는 제품의 제조원가를 상승시키는 요인으로 작용하게 된다.However, the above-mentioned prior art requires many means as shown in FIG. 1 to increase the resolution of the A / D converter 7. In particular, many means are required to make Dither pearl water as shown in FIG.

본 발명의 목적은, 구조가 간단하면서도 변환비트수를 1비트 늘린 것과 같은 효과를 낼 수 있는 아날로그/디지탈 변환장치를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an analog / digital conversion device which is simple in structure and can produce an effect such as increasing the number of conversion bits by one bit.

이와 같은 목적을 달성하기 위한 본 발명에 의한 아날로그/디지탈 변환장치는, 아날로그/디지탈 변환의 분해능을 향상시키기 위한 장치에 있어서, 상기 아날로그/디지탈 변환의 동작의 기준이 되는 클럭신호들을 발생하는 클럭발생기, 아날로그 신호를 입력받으며, 상기 클럭발생기로부터 발생되는 소정의 제2클럭신호를 상기 아날로그 신호에 가산하는 제1가산기, 상기 제1가산기의 출력을 입력받아 상기 클럭발생기로부터 입력되는 제1클럭신호에 맞춰 아날로그/디지탈 변환하는 아날로그/디지탈 변환기, 상기 아날로그/디지탈 변환기의 출력을 입력받아 소정시간 지연시켜 출력하는 지연기, 및 상기 아날로그/디지탈 변환기와 지연기의 출력을 입력받아 가산하는 제2가산기를 포함한다.In the analog / digital conversion device according to the present invention for achieving the above object, in the device for improving the resolution of the analog / digital conversion, the clock generator for generating the clock signals that are the reference of the operation of the analog / digital conversion A first adder for receiving an analog signal and adding a predetermined second clock signal generated from the clock generator to the analog signal, and receiving an output of the first adder to a first clock signal input from the clock generator; An analog / digital converter that performs analog / digital conversion according to the present invention, a delayer that receives the output of the analog / digital converter and delays the output for a predetermined time, and a second adder that receives and adds the output of the analog / digital converter and the delay unit Include.

이하, 첨부한 제3도 및 제4도를 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 and 4.

제3도는 본 발명에 의한 아날로그/디지탈 변환장치를 나타낸 것이다. 제3도는 먼저, 소정주파수의 클럭들을 발생시키는 클럭발생기(20)를 구비하며, 클럭발생기(20)로부터 발생되는 소정의 클럭과 아날로그 입력신호를 가산하는 제1가산기(1)를 구비한다. 제1가산기(10)에는 입력받은 신호를 아날로그/디지탈 변환하는 A/D변환기(30)가 연결된다. 그리고, A/D변환기(30)에는 아날로그/디지탈 변환된 신호를 소정시간 지연시켜 출력하는 지연기(40)와, 지연기(40)의 출력을 A/D변환기(30)의 출력과 가산하는 제2가산기(50)가 연결된다.3 shows an analog / digital converter according to the present invention. 3 includes a clock generator 20 for generating clocks of a predetermined frequency and a first adder 1 for adding a predetermined clock generated from the clock generator 20 and an analog input signal. The first adder 10 is connected with an A / D converter 30 for analog / digital conversion of the received signal. The A / D converter 30 adds a delay unit 40 for delaying the analog / digital converted signal by a predetermined time and outputs the output of the delay unit 40 to the output of the A / D converter 30. The second adder 50 is connected.

이와 같이 구성된 본 발명의 동작을 제4도의 타이밍도를 참조하여 설명하면 다음과 같다.The operation of the present invention configured as described above will be described with reference to the timing diagram of FIG.

제4도는 본 발명의 동작을 설명하기 위한 제3도의 각 부 입·출력파형들이다. 먼저, 제3도의 제1가산기(10)에는 (a)와 같은 아날로그(Analog) 영상산호가 입력된다. 클럭발생기(20)는 (b)와 같이 A/D변환기(30)의 동작의 기준이 되는 소정의 (제1)클럭(CLK)을 발생한다. 클럭발생기(20)는 또한, (c)와 같이 제1클럭(CLK)을 2분주한 제2클럭(CLK/2)을 발생하며, 이러한 제2클럭(CLK/2)의 크기는 양자화레벨의 1/2정도인 특징이 있다. 클럭발생기(20)는 제2클럭(CLK/2)을 제1가산기(10)에 입력시칸다. 제1가산기(10)는 제2클럭(CLK/2)을 아날로그 영상신호와 가산하며, (d)와 같은 가산결과를 발생한다. A/D변환기(30)는 제1가산기(10)의 출력을 입력받아 (e)와 같이 소정의 양자화레벨(K, K+1)로 양자화하므로써 신호를 아날로그/디지탈 변환한다.4 is a diagram illustrating input and output waveforms of FIG. 3 for explaining the operation of the present invention. First, an analog image code such as (a) is input to the first adder 10 of FIG. The clock generator 20 generates a predetermined (first) clock CLK as a reference for the operation of the A / D converter 30 as shown in (b). The clock generator 20 also generates a second clock CLK / 2 by dividing the first clock CLK by two, as shown in (c), and the size of the second clock CLK / 2 is equal to the quantization level. There is a characteristic of about 1/2. The clock generator 20 inputs the second clock CLK / 2 to the first adder 10. The first adder 10 adds the second clock CLK / 2 to the analog video signal, and generates an addition result as shown in (d). The A / D converter 30 receives the output of the first adder 10 and quantizes the signal to a predetermined quantization level (K, K + 1) as shown in (e) to analog-to-digital convert the signal.

지연기(40)는 A/D변환기(30)로부터 아날로그/디지탈 변환된 신호를 입력받아, (a)에 나타낸 바와 같이 1클럭만큼 지연시켜 출력한다. 제2가산기(50)는 A/D변환기(30)의 출력과 지연기(40)로부터 출력되는 1클럭 이전의 신호를 입력받아 가산함으로써 (g)와 같은 디지탈(Digital) 영상신호를 발생하며, 종래에는 입력 아날로그영상신호를 (K, K+1)레벨의 양자화크기로 A/D변환할 수 밖에 없었던 것을 Dither신호를 이용하지 않은 상태로 (K, K+1)레벨의 중간값을 갖는 아날로그영상신호도 A/D변환함으로써 결과적으로 분해능을 향상시켰다.The delay unit 40 receives an analog / digital converted signal from the A / D converter 30 and delays the signal by one clock as shown in (a). The second adder 50 generates a digital video signal as shown in (g) by adding and receiving a signal one clock previous from the output of the A / D converter 30 and the delay 40. Conventionally, the analogue signal having the intermediate value of the (K, K + 1) level without using the Dither signal has been forced to A / D conversion of the input analog video signal to the quantization size of the (K, K + 1) level. The A / D conversion of the video signal also improved the resolution.

이와 같이 본 발명에 의한 아날로그/디지탈 변환장치는 제4도에 나타낸 바와 같이, 아날로그 영상신호중에서 양자화레벨 이하인 신호도 다지탈 신호로 변환시키는 것을 알 수 있다. 따라서, 본 발명의 n비트의 A/D변환기를 사용하는 경우 n+1비트로 A/D변환된 신호와 동일한 레벨을 갖는 디지탈신호를 얻음으로써, 분해능을 2배 향상시킨 효과가 있다.As described above, it can be seen that the analog-to-digital converter according to the present invention converts a signal below the quantization level from the analog video signal into a digital signal as shown in FIG. Therefore, in the case of using the n-bit A / D converter of the present invention, a digital signal having the same level as the signal A / D converted to n + 1 bits is obtained, thereby improving the resolution twice.

Claims

An apparatus for improving the resolution of an analog / digital conversion, comprising: a clock generator for generating clock signals as a reference for the operation of the analog / digital conversion; A first adder for adding an input analog signal and a predetermined second clock signal generated from the clock generator to the analog signal; An analog / digital converter configured to receive an output of the first adder and perform analog / digital conversion in accordance with a first clock signal input from the clock generator; A delay unit for receiving the output of the analog / digital converter and delaying the output for a predetermined time; And a second adder configured to receive and add outputs of the analog / digital converter and the delay unit.

The analog / digital converter according to claim 1, wherein the second clock signal is a signal obtained by dividing the first clock signal by two.

The analog / digital converter according to claim 1 or 2, wherein the magnitude of the second clock signal is 1/2 of the quantization level of the analog / digital converter.

The analog / digital converter according to claim 1, wherein the delay unit receives the output of the analog / digital converter and delays the output by one clock.