KR100207468B1 - Defect analysis system of the wafer - Google Patents

Defect analysis system of the wafer Download PDF

Info

Publication number
KR100207468B1
KR100207468B1 KR1019960005948A KR19960005948A KR100207468B1 KR 100207468 B1 KR100207468 B1 KR 100207468B1 KR 1019960005948 A KR1019960005948 A KR 1019960005948A KR 19960005948 A KR19960005948 A KR 19960005948A KR 100207468 B1 KR100207468 B1 KR 100207468B1
Authority
KR
South Korea
Prior art keywords
analysis
data
unit
wafer
defect
Prior art date
Application number
KR1019960005948A
Other languages
Korean (ko)
Other versions
KR970067737A (en
Inventor
염일선
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960005948A priority Critical patent/KR100207468B1/en
Publication of KR970067737A publication Critical patent/KR970067737A/en
Application granted granted Critical
Publication of KR100207468B1 publication Critical patent/KR100207468B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

웨이퍼상에 발생되는 결함을 검출하고 분석하는 웨이퍼의 결함분석 시스템에 대해 기재되어 있다. 이는, 웨이퍼상의 결함이 발생된 칩의 좌표와 크기등을 검출하는 인스펙션 스테이션부, 상기 인스펙션 스테이션부의 결함분석의 결과데이타를 분석하는 데이터 분석 스테이션부, 보다 정밀한 결함분석 기능을 수행하는 리뷰 스테이션부, 및 상기 데이터 분석 스테이션부의 결함분석 데이터를 취합하여 분석 리포트를 작성하는 호스트 컴퓨터부를 구비하여 이루어진 웨이퍼의 결함분석 시스템에 있어서, 상기 데이터 분석 스테이션부와 상기 호스트 컴퓨터부를 온라인 접속하는 온라인 서버부를 더 구비하는 것을 특징으로 한다. 따라서, 본 발명에 의한 웨이퍼의 결함분석 시스템에 의하면, 데이터의 수동입력에 따른 소요시간을 대폭적으로 줄일 수 있고, 오입력의 염려를 해소할 수 있음은 물론 각 제조장비에 대한 실시간 모니터링이 가능하게 된다. 또한, 최종의 분석 리포트에 의한 공정관리의 효율성과 유용성 및 재현성을 높일 수 있게 된다.A defect analysis system of a wafer for detecting and analyzing defects occurring on a wafer is described. This includes an inspection station unit for detecting the coordinates and the size of the chip in which the defect on the wafer is generated, a data analysis station unit for analyzing the result data of the defect analysis of the inspection station unit, a review station unit for performing a more precise defect analysis function, And a host computer unit configured to collect defect analysis data of the data analysis station unit to prepare an analysis report, the wafer defect analysis system comprising: an online server unit for online connection of the data analysis station unit and the host computer unit; It is characterized by. Therefore, according to the defect analysis system of the wafer according to the present invention, it is possible to drastically reduce the time required for manual input of data, to eliminate the fear of incorrect input, and to enable real-time monitoring of each manufacturing equipment. do. In addition, the efficiency, usefulness and reproducibility of process control by the final analysis report can be improved.

Description

웨이퍼의 결함분석 시스템Wafer defect analysis system

제1도는 종래 웨이퍼의 결함분석 시스템을 설명하기 위한 블럭구성도이다.1 is a block diagram illustrating a conventional wafer defect analysis system.

제2도는 본 발명에 따른 웨이퍼의 결함분석 시스템을 설명하기 위한 블럭구성도이다.2 is a block diagram illustrating a defect analysis system of a wafer according to the present invention.

본 발명은 웨이퍼의 결함분석 시스템에 관한 것으로, 특히 실시간(realtime) 결함분석이 가능한 웨이퍼의 결함분석 시스템에 관한 것이다.The present invention relates to a defect analysis system of a wafer, and more particularly to a defect analysis system of a wafer capable of real time defect analysis.

반도체 기술이 고도화됨에 따라 소자의 설계기술과 단위공정 기술의 개발과 더불어 각 제조공정을 통한 공정처리의 품질을 향상시키기 위한 공정관리의 중요성이 대두되고 있다.As semiconductor technology is advanced, the importance of process management to improve the quality of process processing through each manufacturing process as well as development of device design technology and unit process technology is emerging.

특히, 반도체 생산의 수율을 향상시키기 위해서는 공정기술의 혁신을 통한 불량의 최소화 작업이 필수불가결의 요소가 된다. 따라서, 최적화한 공정기술의 개발과 더불어 생산공정중에 웨이퍼상에 산재하여 발생되는 다양한 불량들을 검출하고, 이를 분석하여 제조장비의 공정설정을 위한 자료로서 사용하는 일련의 과정이 필요하다.In particular, in order to improve the yield of semiconductor production, minimizing defects through innovation of process technology becomes an essential element. Therefore, along with the development of optimized process technology, a series of processes are needed to detect various defects that are scattered on the wafer during the production process, analyze them, and use them as data for process setting of manufacturing equipment.

제1도는 종래 웨이퍼의 결함분석 시스템을 설명하기 위한 블럭구성도로서, 제1도에서 도면부호 10은 웨이퍼상에 발생된 결함과 같은 불량들을 검출하기 위한 인스펙션 스테이션(inspection station)부로서, 이는 각 제조장비를 통과한 웨이퍼의 표면을 스캐닝(scanning)하여 웨이퍼의 인식코드를 확인하고, 결함이 발생된 칩(chip)의 좌표와 크기를 검출하는 역할을 담당한다.FIG. 1 is a block diagram for explaining a defect analysis system of a conventional wafer. In FIG. 1, reference numeral 10 denotes an inspection station for detecting defects such as defects generated on a wafer. It scans the surface of the wafer passing through the manufacturing equipment to check the identification code of the wafer, and detects the coordinates and the size of the chip in which the defect occurs.

다음으로, 도면부호 20은 데이터 분석 스테이션(data analysis station)부로서, 이는 상기 인스펙션 스테이션부(10)의 검사결과를 받아들여 결함밀도(defect density)와 양품률(good chip rate)등을 산출하는 역할을 담당한다.Next, reference numeral 20 denotes a data analysis station, which receives a test result of the inspection station 10 and calculates a defect density, a good chip rate, and the like. Play a role.

다음으로, 도면부호 30은 리뷰 스테이션(review station)부로서, 이는 작업자가 상기 인스펙션 스테이션부(10)에서 얻어진 데이터를 근거로 재검사가 필요하다고 판단하는 경우에 상기 인스펙션 스테이션부(10)에서 검출된 검사의 데이터를 근거로 보다 정밀한 불량검사를 실시하는 한편, 그 결과를 상기 데이터 분석 스테이션부(20)로 전송하는 역할을 담당한다.Next, reference numeral 30 denotes a review station, which is detected by the inspection station 10 when the operator determines that re-inspection is necessary based on the data obtained from the inspection station 10. While performing a more precise defect inspection based on the data of the inspection, it is responsible for transmitting the result to the data analysis station unit 20.

다음으로, 도면부호 40은 호스트 컴퓨터(host computer)부로서, 이는 작업자가 상기 데이터 분석 스테이션부(20)에 취합된 불량검사의 결과데이타를 수동으로 입력하면, 이를 처리하여 공정라인에 투입되어 있는 각 제조장비의 동작을 조정하기 위한 종합적인 분석 리포트(report)를 작성하는 역할을 담당한다. 이때, 엔지니어는 상기 호스트 컴퓨터부(40)의 분석 리포트를 참고하여 각 제조장비의 공정수행을 위한 설정상태를 최적화하여 재설정한다.Next, reference numeral 40 denotes a host computer unit, which manually processes and inputs the result data of the defect inspection collected in the data analysis station unit 20 to process the input data into the process line. It is responsible for producing a comprehensive analysis report to coordinate the operation of each manufacturing equipment. At this time, the engineer by referring to the analysis report of the host computer unit 40 optimizes and resets the setting state for the performance of each manufacturing equipment.

이상에서 설명한 바와 같이, 종래에는 상기 리뷰 스테이션부(30)를 이용한 정밀한 불량검사의 수행여부를 작업자가 직관적으로 결정하도록 되어 있으며, 이에 따라 불량(결함) 분석에 대한 기준이 명확하지 못하여 일관성과 재현성을 유지할 수 없는 어려움이 있다.As described above, in the related art, an operator intuitively decides whether to perform a precise defect inspection using the review station unit 30. Accordingly, a criterion for analyzing defects (defects) is not clear and thus consistency and reproducibility There is a difficulty that can not be maintained.

또한, 상기 데이터 분석 스테이션부(20)에 취합된 결함분석 데이터를 작업자가 OSS(Operation Supporting System) 화면을 통해 수동으로 상기 호스트 컴퓨터부(40)에 입력하므로 데이터의 입력으로부터 호스트 컴퓨터부(40)에서의 분석 리포트 작성까지 많은 시간이 소요됨은 물론 데이터의 오입력이 발생할 염려가 있다. 특히, 각 제조장비에 대한 실시간 모니터링(realtime monitoring)제조장비들이 상기 호스트 컴퓨터부(40)와 오프라인(off line) 상태이기 때문에 상술한 바와 같이 작업자의 수동입력을 통해서만 데이터의 공유가 가능하다. 이 때문에 각 제조장비에 대한 실시간 모니터링(realtime monitoring)이 불가능하여 제조장비의 공정수행 상태의 변화에 곧바로 대처하기 어렵다는 문제점도 있다.In addition, since the operator inputs the defect analysis data collected by the data analysis station unit 20 to the host computer unit 40 manually through an OSS (Operation Supporting System) screen, the host computer unit 40 from the data input. In addition, it takes a long time to prepare an analysis report, and there is a risk of incorrect data input. In particular, since real-time monitoring manufacturing equipment for each manufacturing equipment is offline with the host computer unit 40, data can be shared only through manual input by an operator as described above. As a result, real-time monitoring of each manufacturing equipment is impossible, and thus, it is difficult to immediately cope with changes in the process performance state of the manufacturing equipment.

따라서 본 발명의 목적은 상기한 바와 같은 문제점을 해결하기 위하여 데이터 분석 스테이션부와 호스트 컴퓨터부 사이에 이들을 온라인 접속하기 위한 온라인 서버부를 구성함으로써 정밀한 결함분석의 수행여부를 자동적으로 결정하는 웨이퍼의 결함분석 시스템을 제공하는데 있다.Accordingly, an object of the present invention is to analyze defects on a wafer to automatically determine whether to perform precise defect analysis by configuring an online server unit for online connection between the data analysis station unit and the host computer unit in order to solve the above problems. To provide a system.

상기한 목적을 달성하기 위한, 본 발명에 의한 웨이퍼의 결함분석 시스템은, 웨이퍼상의 결함이 발생된 칩의 좌표와 크기등을 검출하는 인스펙션 스테이션부, 상기 인스펙션 스테이션부의 결함분석의 결과데이타를 분석하는 데이터 분석 스테이션부, 보다 정밀한 결함분석 기능을 수행하는 리뷰 스테이션부, 및 상기 데이터 분석 스테이션부의 결함분석 데이터를 취합하여 분석 리포트를 작성하는 호스트 컴퓨터부를 구비하여 이루어진 웨이퍼의 결함분석 시스템에 있어서, 상기 데이터 분석 스테이션부와 상기 호스트 컴퓨터부를 온라인 접속하는 온라인 서버부를 더 구비하는 것을 특징으로 한다.In order to achieve the above object, a defect analysis system of a wafer according to the present invention includes: an inspection station unit for detecting the coordinates and the size of a chip on which a defect on a wafer is generated; and analyzing the result data of the defect analysis of the inspection station unit. A defect analysis system for a wafer comprising a data analysis station section, a review station section for performing a more precise defect analysis function, and a host computer section for collecting defect analysis data of the data analysis station section to create an analysis report, wherein the data And an online server unit for online connection to the analysis station unit and the host computer unit.

본 발명의 웨이퍼의 결함분석 시스템에 있어서, 상기 온라인 서버부는 자신의 기준 테이블을 근거로 상기 리뷰 스테이션부에 의한 정밀한 결함분석의 수행여부를 자동으로 결정한다.In the wafer defect analysis system of the present invention, the online server unit automatically determines whether or not to perform a precise defect analysis by the review station unit based on its reference table.

또한, 상기 온라인 서버부는 결함분석 데이터를 상기 호스트 컴퓨터부로 업 로딩한 후, 상기 데이터 분석 스테이션부에 저장된 결함분석 데이터가 삭제되도록 한다.In addition, the online server unit uploads the defect analysis data to the host computer unit and deletes the defect analysis data stored in the data analysis station unit.

따라서, 본 발명에 의한 웨이퍼의 결함분석 시스템에 의하면, 데이터 분석 스테이션부와 호스트 컴퓨터부가 온라인 접속되어 데이터의 수동입력에 따른 소요시간을 대폭적으로 줄일 수 있고, 오입력의 염려를 해소할 수 있음은 물론 각 제조장비에 대한 실시간 모니터링이 가능하게 된다. 또한, 정밀한 결함분석의 수행여부를 기준테이블을 근거로 결정하므로 최종의 분석 리포트에 의한 공정관리의 효율성과 유용성 및 재현성을 높일 수 있게 된다.Therefore, according to the defect analysis system of the wafer according to the present invention, since the data analysis station unit and the host computer unit are connected online, the time required for manual input of data can be greatly reduced, and the fear of incorrect input can be eliminated. Of course, real-time monitoring of each manufacturing equipment is possible. In addition, it is possible to increase the efficiency, usefulness and reproducibility of the process control by the final analysis report because it determines whether to perform a precise defect analysis based on the reference table.

이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

제2도는 본 발명에 따른 웨이퍼의 결함분석 시스템을 설명하기 위한 블럭구성도로서, 도면에서 상기 제1도와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하고 그 설명은 생략하기로 한다.2 is a block diagram illustrating a defect analysis system of a wafer according to the present invention, in which the same components as those in FIG. 1 are denoted by the same reference numerals and description thereof will be omitted.

제2도를 참조하면, 도면부호 50은 상기 데이터 분석 스테이션부(20)와 상기 호스트 컴퓨터부(40) 사이에 개재되어 이들을 온라인 접속하기 위한 온라인 서버(on-line server)부로서, 이는 상기 데이터 분석 스테이션부(20)를 통해 입력된 상기 인스펙션 스테이션부(10)로부터의 결함분석 데이터와 자신에 내장된 기준테이블을 비교하여 상기 리뷰 스테이션부(30)를 통해 정밀한 결함분석을 수행할지를 자동으로 결정하고 리뷰 스테이션부(30)를 제어하는 한편, 결함분석의 결과데이타를 가공하여 상기 호스트 컴퓨터부(40)로 업 로딩(up loading)하는 역할을 담당하며, 각 제조장비에 대해 공정수행 상태의 조정기능을 수행한다. 한편, 상기 온라인 서버부(50)는 상기 호스트 컴퓨터부(40)로 웨이퍼 결함분석의 결과데이타를 업 로딩한 후, 상기 데이터 분석 스테이션부(20)에 저장되어 있는 웨이퍼 결함분석의 결과데이타를 자동으로 제거함으로써 다음의 결함분석을 위한 준비를 행한다.Referring to FIG. 2, reference numeral 50 denotes an on-line server portion interposed between the data analysis station portion 20 and the host computer portion 40 to connect them online. By comparing the defect analysis data from the inspection station unit 10 inputted through the analysis station unit 20 with the reference table embedded therein, it is automatically determined whether to perform a precise defect analysis through the review station unit 30. And control the review station unit 30, process the result data of the defect analysis, and upload the host computer unit 40, and adjust the process performance state for each manufacturing equipment. Perform the function. On the other hand, the online server unit 50 uploads the result data of the wafer defect analysis to the host computer unit 40, and then automatically uploads the result data of the wafer defect analysis stored in the data analysis station unit 20. By removing it, it prepares for the next defect analysis.

이상에서 설명한 바와 같이, 본 발명에 따른 웨이퍼의 결함분석 시스템에 의하면 호스트 컴퓨터부와 데이터 분석 스테이션부가 온라인 서버부에 의해 온라인 접속됨으로써 데이터 분석의 소요시간을 줄일 수 있고, 작업자의 데이터 오입력에 의한 오류발생을 방지할 수 있게 된다.As described above, according to the defect analysis system of the wafer according to the present invention, the host computer unit and the data analysis station unit are connected online by the online server unit, thereby reducing the time required for data analysis. The occurrence of errors can be prevented.

또한, 상기 온라인 서버부의 기준테이블을 근거로 리뷰 스테이션부에 의한 정밀한 결함분석의 수행여부가 자동으로 결정되므로, 결함의 실시간 모니터링 체계를 구출할 수 있게 된다.In addition, since it is determined automatically whether to perform a precise defect analysis by the review station based on the reference table of the online server unit, it is possible to rescue the real-time monitoring system of the defect.

Claims (1)

웨이퍼상의 결함이 발생된 칩의 좌표와 크기등을 검출하는 인스펙션 스테이션부, 상기 인스펙션 스테이션부의 결함분석의 결과데이타를 분석하는 데이터 분석 스테이션부, 보다 정밀한 결함분석 기능을 수행하는 리뷰 스테이션부, 및 상기 데이터 분석 스테이션부의 결함분석 데이터를 취합하여 분석 리포트를 작성하는 호스트 컴퓨터부를 구비하여 이루어진 웨이퍼의 결함분석 시스템에 있어서, 상기 데이터 분석 스테이션부와 상기 호스트 컴퓨터부를 온라인 접속하는 온라인 서버부를 더 구비하고, 상기 온라인 서버부는, 내부에 기준테이블을 내장하는 단계와, 상기 데이터 분석 스테이션부를 통해 입력된 결함분석 데이터와 상기 기준테이블을 비교하여 상기 리뷰 스테이션부를 통해 정밀한 결함분석을 수행할지를 자동으로 결정하는 단계와, 상기 리뷰스테이션부를 제어하는 단계와, 상기 결함분석의 결과 데이터를 가공하여 상기 호스트 컴퓨터로 업로딩하는 단계와, 각 제조장비에 대해 공정수행상태를 조정하는 단계를 구비하는 것을 특징으로 하는 웨이퍼의 결함분석 시스템.An inspection station unit for detecting the coordinates and the size of the chip on which the defect is generated on the wafer, a data analysis station unit for analyzing the result data of the defect analysis of the inspection station unit, a review station unit for performing a more precise defect analysis function, and the A wafer defect analysis system comprising a host computer unit for collecting defect analysis data of a data analysis station unit to generate an analysis report, the wafer analysis unit further comprising: an online server unit for online connection of the data analysis station unit and the host computer unit; The online server unit includes the steps of embedding a reference table therein, comparing the defect analysis data inputted through the data analysis station unit with the reference table, and automatically determining whether to perform a precise defect analysis through the review station unit; Prize Controlling a review station unit, processing the result data of the defect analysis, uploading the result data to the host computer, and adjusting a process performance state for each manufacturing equipment. .
KR1019960005948A 1996-03-07 1996-03-07 Defect analysis system of the wafer KR100207468B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960005948A KR100207468B1 (en) 1996-03-07 1996-03-07 Defect analysis system of the wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960005948A KR100207468B1 (en) 1996-03-07 1996-03-07 Defect analysis system of the wafer

Publications (2)

Publication Number Publication Date
KR970067737A KR970067737A (en) 1997-10-13
KR100207468B1 true KR100207468B1 (en) 1999-07-15

Family

ID=19452566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005948A KR100207468B1 (en) 1996-03-07 1996-03-07 Defect analysis system of the wafer

Country Status (1)

Country Link
KR (1) KR100207468B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688209B1 (en) * 2005-04-11 2007-03-02 엘지전자 주식회사 Air conditioner
KR100734531B1 (en) 2000-01-07 2007-07-04 어드밴스드 마이크로 디바이시즈, 인코포레이티드 A method for requesting trace data reports from fdc semiconductor fabrication processes and semiconductor fabrication processing system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683385B1 (en) * 2005-12-30 2007-02-15 동부일렉트로닉스 주식회사 Composite pattern for monitoring defects of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734531B1 (en) 2000-01-07 2007-07-04 어드밴스드 마이크로 디바이시즈, 인코포레이티드 A method for requesting trace data reports from fdc semiconductor fabrication processes and semiconductor fabrication processing system
KR100688209B1 (en) * 2005-04-11 2007-03-02 엘지전자 주식회사 Air conditioner

Also Published As

Publication number Publication date
KR970067737A (en) 1997-10-13

Similar Documents

Publication Publication Date Title
JP3370281B2 (en) Semiconductor process data integration management method
JPH08235265A (en) Information system for production management
CN111476582B (en) Defective product processing method and device and computer readable storage medium
CN112435937B (en) Automatic control system and method for wafer test
CN113723781A (en) Product quality defect judgment system and method based on SPC analysis
CN111381563A (en) Processing equipment error correction method and system
KR100207468B1 (en) Defect analysis system of the wafer
CN109816191A (en) The qualitative forecasting method and its system of Multi-workstation System
US6756168B2 (en) Determining exposure time of wafer photolithography process
JPH11298200A (en) Method and apparatus for automatic quality control in process of mounting components on printed board
KR20070048379A (en) Wafer defect analysis system
KR100472776B1 (en) Reviewing method of wafer defect
CN114979828B (en) Internet of things communication module flow control method and system based on Modbus
CN111381559A (en) Processing equipment error correction method and system based on server
CN117611676B (en) Chip burning positioning correction method and system based on visual algorithm
JPH0927531A (en) Statistical analysis method of yield and device therefor
JP2001052981A (en) Method and device for manufacturing semiconductor
CN117610998A (en) Material defect detection method, device, equipment and storage medium
CN114638450A (en) Comprehensive quality inspection method for flexible machining parts
KR100498600B1 (en) Method for collecting data detected by prometrix equipment during manufacturing semiconductor
CN116844707A (en) Medical equipment management method and system based on Internet of things
CN114069548A (en) Microcomputer monitoring platform and method for mechanical part integrity
CN117558660A (en) Management method and system for control workstation of semiconductor wafer detection equipment
JPH0644422A (en) Quality control system for product in production line
CN117479440A (en) Board separator control method and device, board separator and circuit board production line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee