KR100206959B1 - 롬 제조방법 - Google Patents
롬 제조방법 Download PDFInfo
- Publication number
- KR100206959B1 KR100206959B1 KR1019960053985A KR19960053985A KR100206959B1 KR 100206959 B1 KR100206959 B1 KR 100206959B1 KR 1019960053985 A KR1019960053985 A KR 1019960053985A KR 19960053985 A KR19960053985 A KR 19960053985A KR 100206959 B1 KR100206959 B1 KR 100206959B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion layer
- memory cell
- thin film
- forming
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title description 2
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000002452 interceptive effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 1
- 238000012858 packaging process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 36
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 커스텀층(Custom layer)이 필요없이, 완성된 메모리 셀에 1회에 한정된 전기적인 프로그램이 가능하도록 한 노아 메모리 셀 어레이(NOR memory cell array)를 갖는 고속/저전압용 롬(ROM)의 제조방법에 관한 것으로, 실리콘기판 위에 절연막 패턴을 형성하는 단계와; 상기 절연막 패턴에 의해 정의된 실리콘기판의 일부영역에 BN 확산층을 형성하는 단계와; 상기 BN 확산층 및 절연막 패턴 위에 안티-휴즈(Anti-fuse) 박막을 형성하는 단계와; BN 확산층과 같은 방향으로 형성된 메모리 셀들이 서로 간섭을 일으키지 않도록 상기 안티-휴즈박막을 패터닝하는 단계와; 금속배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 이와 같은 본 발명은 패키지공정까지 마무리된 코팅되지 않은 롬에 단 한번의 프로그램(선택된 메모리 셀에 전류패스를 형성한 후 고전압을 인가하여 그 메모리 셀에 있는 안티-휴즈박막을 파괴함으로써, 그 메모리 셀을 온-셀로 변형시킴)이 가능하기 때문에, 사용자가 주문한 후 그 사용자에게 완성된 제품을 전달하는데 걸리는 시간이 크게 단축될 뿐만 아니라, 그 사용자가 직접 코팅되지 않은 롬에 프로그램을 할 수 있는 효과가 있다.
Description
본 발명은 반도체 기억소자에 관한 것으로, 특히 커스텀층(Custom layer)이 필요없이, 완성된 메모리 셀에 1회에 한정된 전기적인 프로그램이 가능하도록 한 노아 메모리 셀 어레이(NOR memory cell array)를 갖는 고속/저전압용 롬(ROM)의 제조방법에 관한 것이다.
최근에, NOR 메모리 셀 어레이를 갖는 ROM은 플래너 구조(Planer structure)로 많이 제조되고 있는데, 그러한 플래너 구조의 특징은 메인 셀(Main cell) 영역에 아이솔레이션을 위한 로커스(LOCOS)가 존재하지 않을 뿐만 아니라 BN(Buried N+) 확산영역을 서브-비트라인(Sub-bit line)으로 이용함과 아울러 그 서브-비트라인은 가상접지(Virtual ground)를 사용한다. 이때, 상기 가상접지란, 항상 접지되어 있는 것이 아니라 디코딩(Decoding)에 의해 원하는 비트라인 만 접지(Ground)로 사용하고, 그 이외의 나머지 비트라인은 플로우팅 상태로 유지하는 것을 말한다.
이와 같은 NOR 메모리 셀 어레이 ROM의 종래 기술에 따른 제조방법은, 사용자의 주문에 따라 수행되는 코딩(Coding)을 기준으로 크게 두 단계로 구분될 수 있는데, 제1단계는 주변회로의 트랜지스터(Periphery Tr.) 및 메모리 셀 트랜지스터(Memory cell Tr.) 등을 형성하는 단계로서, 사용자의 주문에 따른 코딩(Coding)이 이루어지기 직전까지의 단계이고, 제2단계는 상기 코딩이 끝난 후에 이루어지는 콘택공정과 금속배선공정, 패시베이션공정, 패키지공정 등을 포함하는 단계이다. 이때, 통상적으로 상기 제1단계를 통해 형성된 부분을 베이스층(Base layer)이라고 부르고, 제2단계를 통해 형성된 부분을 커스텀층(Custom layer)이라고 부른다.
그러나, 상기와 같이 종래 기술에 따른 NOR 메모리 셀 어레이 ROM 제조방법은, 사용자가 원하는 데이타를 코딩하기 위해서는 그 데이타에 대응하는 코드 마스크(CODE MASK)를 일일이 준비해야 하는 단점과, 사용자가 주문한 이후에나 데이타를 코딩하고 커스텀층을 형성하는 후속(제2단계) 공정이 수행되기 때문에, 사용자가 주문한 후 그 제품을 최종적으로 사용할 때까지 걸리는 시간이 길다는 단점이 있다.
이에 본 발명은 웨이퍼 공정 또는 패키지 공정까지 끝낸 상태에서 각각의 메모리 셀에 1회로 한정된 전기적인 프로그램을 할 수 있도록 함으로써, 코드 마스크를 만들지 않아도 될 뿐만 아니라 사용자가 주문한 때로부터 그 제품을 완성할 때까지 걸리는 시간을 크게 단축한 롬(ROM)의 제조방법을 제공함에 그 목적이 있다.
제1도는 본 발명에 따른 노아 메모리 셀 어레이 롬의 일부를 나타낸 등가회로도.
제2a도 내지 2h도는 상기 제1도에 도시된 메모리 셀의 제조방법에 대한 바람직한 실시예를 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘기판 12, 12a : 절연막
13, 13s : BN 확산층 14, 14a : 비정질 실리콘 박막
15, 15s : 배선금속층 17, 18 : 포토레지스트막
19 : 가상접지
상기 목적을 달성하기 위한 본 발명에 따른 롬(ROM) 제조방법은, 실리콘기판 위에 절연막 패턴을 형성하는 단계와, 상기 절연막 패턴에 의해 정의된 실리콘기판의 일부영역에 BN 확산층을 형성하는 단계와; 상기 BN 확산층 및 절연막 패턴 위에 안티-휴즈(Anti-fuse) 박막을 형성하는 단계와; BN 확산층과 같은 방향으로 형성된 메모리 셀들이 서로 간섭을 일으키지 않도록 상기 안티-휴즈 박막을 패터닝하는 단계와; 금속배선패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이와 같은 제조방법을 통해 형성된 메모리 셀 어레이에 대한 데이타의 코딩(프로그램)은, 코딩 데이타에 따라 안티-휴즈 박막이 파괴되어야 할 각각의 메모리 셀에 대해서, 그 메모리 셀 및 그 셀에 대응하는 금속배선층과 BN 확산층에 전류패스(Current path)가 형성되도록, BN 확산층에는 가상접지를 선택하고 배선금속층에는 안티-휴즈 박막이 파괴될 수 있을 정도의 고전압(VH)을 인가함으로써, 그 메모리 셀을 지나는 전류패스를 단락회로(Short circuit)로 만드는 과정을 통해 달성된다.
즉, 전류패스가 형성된 후 고전압(VH)을 인가받은 메모리 셀은 온-셀(On-Cell)이 되고 그러한 과정이 수행되지 않은 메모리 셀은 오프-셀(Off-Cell)이 된다.
이하, 첨부된 도면 제1도와 제2a도 내지 제2h도를 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명한다. 이때, 제1도는 본 발명에 따른 노아 메모리 셀 어레이 롬의 일부를 나타낸 회로도이고, 제2a도 내지 제2h도는 상기 제1도에 도시된 메모리 셀의 제조방법에 대한 바람직한 실시예를 나타낸 공정단면도이다.
먼저, 메모리 셀의 제조방법에 대해서 설명하면 다음과 같다.
제2a도 내지 제2c도에 도시된 바와 같이 주변회로부의 트랜지스터(미도시)가 형성된 실리콘기판(11)위에 CVD산화막(12)을 증착한 후, 포토리소그래피 및 식각공정으로 상기 CVD산화막(12)을 패터닝함으로써 BN 확산층을 형성하기 위한 영역을 정의하고, 제2d도와 같이 고농도 N형 불순물이온(BN+)을 주입한 후, 제2e도와 같이 상기 고농도 N형 이온주입층에 대해서 어닐공정을 수행하고, 그 결과물의 전면에 비정질 실리콘(a-Si)(14)을 증착함으로써, 균일하고 얇은 안티-휴즈 박막을 형성한다.
이후, 제2f도와 같이 포토레지스트패턴(17)을 형성한 후, 제2ga도와 제2gb도와 같이 상기 포토레지스패턴(17)을 이용하여 비정질 실리콘 박막(14)을 패터닝한다. 이때, 상기 제2ga도와 제2gb도는 비정질 실리콘 박막(14)이 패터닝된 상태에서의 Y-방향에 대한 단면도로서, X-방향의 단면을 나타낸 상기 제2f도의 A지점과 B지점의 단면을 나타낸다. 이와 같은 비정질 실리콘 박막(14)의 패터닝은, 프로그램을 할 때 BN 확산층(13)과 같은 방향으로 인접된 메모리 셀들이 서로 간섭을 일으켜 그 위에 있는 비정질 실리콘 박막(14)이 파괴되는 것을 방지하기 위한 것으로, 제2ga도와 제2gb도에 도시된 바와 같이 비정질 실리콘 박막(14)을 BN 확산층(13) 방향에 대해서 메모리 셀 단위로 분리시킴으로써, 추후에 형성될 금속배선층과 같은 패턴구조가 되도록 한다.
이어서, 제2h도와 같이 상기 결과물 위에 금속을 증착한 후 그를 패터닝하여 제1금속배선패턴(15)을 형성한다. 이때, 상기 제1금속배선패턴(15)과 그 아래의 비정질 실리콘 패턴(14a)은 같은 패턴구조를 갖는다.
이후에도, 상기 결과물 위에 층간절연층을 형성하는 공정과, 그 층간절연층에 콘택홀을 형성한 후 제2금속배선패턴을 형성하는 공정과 그 위에 패시베이션막을 형성하는 공정과, 패키지공정을 계속해서 수행하여, 코딩되지 않은 노아 셀 어레이 롬의 패키지를 완성한다.
이와 같은 공정을 통해 완성된 코딩되지 않은 노아 셀 어레이 롬은 제1도에 도시된 바와 같이 X-방향으로 형성된 금속배선층(15)과 Y-방향으로 형성된 BN 확산층(13)이 매트릭스를 형성하게 되는데, 그 금속배선층(15)과 BN 확산층(13)이 교차하는 곳에 형성되는 메모리 셀은 안티-휴즈로 쓰이는 비정질 실리콘 박막(14a)에 의하여 상기 금속배선층(15)과 BN 확산층(13)이 절연상태에 있게 된다.
이후, 사용자의 주문에 따라 상기 코딩되지 않은 노아 셀 어레이 롬에 코딩(프로그램)을 하게 되는데, 그 코딩에 대해서 설명하면 다음과 같다.
제1도에 도시된 바와 같이 셀 어레이의 각 셀에 대응하는 임의의 한 어드레스가 코딩데이타에 따라 선택되면, 그 선택된 셀에 대응하는 BN 확산층(13s)과 배선금속층(15s)에 전류패스(current path)를 형성하기 위해, 상기 BN 확산층(13s)은 가상접지(19)로 하고 그 이외의 BN 확산층(13)은 플로우팅 상태로 두고서, 상기 배선금속층(15s)에 고전압(VH)을 인가한다. 이에 따라 상기 전류패스 상에 있는 비정질 실리콘 박막(14a)이 파괴됨으로써, 상기 전류패스는 쇼트회로(short circuit)가 된다. 즉, 상기와 같은 과정에서 선택된 셀은 비정질 실리콘이 파괴됨으로써 그를 포함하는 전류패스가 단락회로로 되기 때문에 온-셀(On-Cell)이 되고, 선택되지 않아 그에 대응하는 비정질 실리콘 박막(14a)이 파괴되지 않음으로써, 그를 포함하는 전류패스가 개방회로로 남아 있게 되는 셀은 오프-셀(Off-Cell)이 된다.
이와 같은 과정을 통해 프로그램된 데이타를 읽는 동작은, 상기 프로그램과 같은 방법으로 이루어지는 것으로, 읽어 내고자 하는 특정 어드레스에 전류패스가 형성되도록, 그 특정 어드레스에 대응하는 BN 확산층(13s)은 가상접지로 선택하고 나머지 BN 확산층(13s)은 플로우팅시킨 상태에서, 상기 특정 어드레스에 대응하는 금속배선층(15s)에 저전압(VL)을 인가하여 그 금속배선층(15s)과 가상접지된 BN 확산층(13s) 사이에 전류가 흐르면 온-셀('1')로 판단하고 전류가 흐르지 않으면 오프-셀('0')로 판단함으로써, 프로그램된 데이타를 읽어 낸다. 이때, 상기 저전압은 안티-휴즈에 대한 파괴전압보다 낮은 전압이 선택된다.
상술한 바와 같이, 패키지공정까지 마무리된 코딩되지 않은 롬에 단 한번의 프로그램이 가능하도록 하는 본 발명은, BN 확산층을 서브-비트라인(sub-bit line)으로 사용하는 구조로 형성됨과 아울러 가상접지(virtual ground) 개념이 적용되는 노아 셀 어레이 롬에서 가능한 것으로, 사용자가 주문한 후 그 사용자에게 완성된 제품을 전달하는데 걸리는 시간이 크게 단축될 뿐만 아니라, 그 사용자가 직접 코딩되지 않은 롬에 프로그램을 할 수 있는 효과가 있다.
Claims (5)
- 실리콘기판 위에 절연막 패턴을 형성하는 단계와; 상기 절연막 패턴에 의해 정의된 실리콘기판의 일부영역에 BN 확산층을 형성하는 단계와; 상기 BN 확산층 및 절연막 패턴위에 안티-휴즈(Anti-fuse) 박막을 형성하는 단계와; BN 확산층과 같은 방향으로 형성된 메모리 셀들이 서로 간섭을 일으키지 않도록 상기 안티-휴즈 박막을 패터닝하는 단계와; 금속배선패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 롬(ROM) 제조방법.
- 제1항에 있어서, 상기 안티-휴즈 박막은 비정질 실리콘을 증착하여 형성하는 것을 특징으로 하는 롬(ROM) 제조방법.
- 제1항 또는 제2항에 있어서, 상기 안티-휴즈 박막의 패터닝은 프로그램을 할 때 BN 확산층과 같은 방향으로 인접된 메모리 셀들이 서로 간섭을 일으켜 그 위에 있는 비정질 실리콘이 박막이 파괴되는 것을 방지하기 위한 것으로, 비정질 실리콘 박막을 BN 확산층 방향에 대해서 메모리 셀 단위로 분리시킴으로써, 추후에 형성될 금속배선층과 같은 패턴구조가 되도록 하는 것을 특징으로 하는 롬(ROM) 제조방법.
- 제3항에 있어서, Y-방향으로 지나는 임의의 BN 확산층과 X-방향으로 지나는 임의의 배선금속층의 교차점에 형성된 상기 안티-휴즈 박막은 상기 BN 확산층에는 가상접지가 설정되고, 배선금속층에는 소정의 고전압(VH)이 인가되는 경우에 파괴될 수 있도록 형성되는 것을 특징으로 하는 롬(ROM) 제조방법.
- 제4항에 있어서, 소정의 고전압(VH)을 인가받아 안티-휴즈가 파괴된 메모리 셀은 그의 상부를 지나는 금속배선층과 그의 하부를 지나는 BN 확산층이 단락회로가 됨으로써 온-셀이 되고, 소정의 고전압을 인가받지 않음에 따라 안티-휴즈가 파괴되지 않은 메모리 셀은 그에 대응하는 금속배선층과 BN 확산층이 개방회로로 남게 됨으로써 오프-셀이 되도록 형성되는 것을 특징으로 하는 롬(ROM) 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053985A KR100206959B1 (ko) | 1996-11-14 | 1996-11-14 | 롬 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053985A KR100206959B1 (ko) | 1996-11-14 | 1996-11-14 | 롬 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980035605A KR19980035605A (ko) | 1998-08-05 |
| KR100206959B1 true KR100206959B1 (ko) | 1999-07-01 |
Family
ID=19481798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960053985A KR100206959B1 (ko) | 1996-11-14 | 1996-11-14 | 롬 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100206959B1 (ko) |
-
1996
- 1996-11-14 KR KR1019960053985A patent/KR100206959B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980035605A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200355A (en) | Method for manufacturing a mask read only memory device | |
| US5455435A (en) | Late programming mask ROM and process for producing the same | |
| US4268950A (en) | Post-metal ion implant programmable MOS read only memory | |
| GB1594958A (en) | Integrated circuit structure | |
| US4219836A (en) | Contact programmable double level polysilicon MOS read only memory | |
| US4406049A (en) | Very high density cells comprising a ROM and method of manufacturing same | |
| US4230504A (en) | Method of making implant programmable N-channel ROM | |
| US4290184A (en) | Method of making post-metal programmable MOS read only memory | |
| US4294001A (en) | Method of making implant programmable metal gate MOS read only memory | |
| US4385432A (en) | Closely-spaced double level conductors for MOS read only | |
| US4207585A (en) | Silicon gate MOS ROM | |
| US4342100A (en) | Implant programmable metal gate MOS read only memory | |
| US4326329A (en) | Method of making a contact programmable double level polysilicon MOS read only memory | |
| US4208727A (en) | Semiconductor read only memory using MOS diodes | |
| US4372031A (en) | Method of making high density memory cells with improved metal-to-silicon contacts | |
| US4208726A (en) | Programming of semiconductor read only memory | |
| KR100206959B1 (ko) | 롬 제조방법 | |
| US6436772B2 (en) | Method of manufacturing semiconductor device having memory cell transistors | |
| US4336647A (en) | Method of making implant programmable N-channel read only memory | |
| EP0054102A2 (en) | Very high density cells comprising a ROM and method of manufacturing same | |
| US4390971A (en) | Post-metal programmable MOS read only memory | |
| KR100206958B1 (ko) | 롬 제조방법 | |
| GB2325339A (en) | Nand-structured and amorphous silicon based read-only memory device | |
| US5543344A (en) | Method of making programmable read-only memory | |
| US6806530B2 (en) | EEPROM device and method for fabricating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060320 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |