KR100204487B1

KR100204487B1 - 비동기 전송 모드 사용자망 인터페이스에서의 호 및 접속제어방법

Info

Publication number: KR100204487B1
Application number: KR1019960024725A
Authority: KR
Inventors: 이규택
Original assignee: 전주범; 대우전자주식회사
Priority date: 1996-06-27
Filing date: 1996-06-27
Publication date: 1999-06-15
Also published as: KR980007207A

Abstract

본 발명은 수신된 협대역 하위계층 호환성(NLLC) 정보요소를 검출하는 방법에 관한 것으로, 수신된 정보요소 저장 단계(S1)와; 협대역 하위계층 호환성 정보요소 식별자 판단 단계(S2); 협대역 하위계층 호환성 정보요소 식별자인 경우, 코딩 표준, 플래그 및 정보요소 액션지시자를 검출하는 단계(S3); 협대역 하위계층 호환성 내용의 길이를 검출하는 단계(S4); 정보 전송 능력 검출 단계(S5); 절충 지시자 검출 단계(S6); 전송 모드와 정보 전송율 검출 단계(S7); 구조, 형태 및 설정 비트 검출 단계(S8); 대칭 및 정보 전송율 검출 단계(S9); 사용자 정보 계층 1 프로토콜 검출 단계(S10); 동기/비동기, 절충 및 사용자율 검출 단계(S11); 조정율, 발신측 망 독립 클럭, 수신측 망 독립 클럭, 발신측 흐름 제어 및 수신측 흐름 제어 또는 헤더/비헤더, 다중 프레임 지원, 모드, 논리 링크 식별 절충, 양도자/양수자 및 대역내/대역외 절충 비트 검출 단계(S12); 정지 비트수, 데이터 비트수 및 패리티 검출 단계(S13); 이중 모드와 모뎀 타입 검출 단계(S14); 사용자 정보 계층 2 프로토콜 검출 단계(S15); 선택 계층 2 프로토콜 정보 검출 단계(S16); 사용자 정보 계층 3 프로토콜 검출 단계(S17); 및 선택 계층 3 프로토콜 정보 검출 단계(S18)로 구성되며, 본 발명에 따르면 ATM 사용자망 인터페이스에서 Q.2931 프로토콜을 적용할 수 있으므로, ATM 방식으로 데이터를 전송하기 위한 채널 접속을 쉽게 설정할 수 있다.

Description

비동기 전송 모드 사용자망 인터페이스에서의 호 및 접속 제어방법(Method of controlling call and connection in ATM user network interface)

제1도는 일반적인 ATM 프로토콜 기준 모델을 도시한 개념도.

제2도는 일반적인 B-ISDN 호 제어 프로토콜 스택을 도시한 도면.

재3도는 ATM 셀의 구조를 도시한 포맷도.

제4도는 ATM 사용자망 인터페이스(UNI)에서의 호 처리 관련 메시지의 흐름예를 도시한 도면.

제5도는 ATM UNI에서 호 처리 관련 메시지의 일반적인 포맷을 도시한 도면.

제6도는 제5도에 도시된 정보요소중 협대역 하위계층 호환성 정보요소에 대한 포맷을 도시한 도면.

제7도는 본 발명에 따른 방법을 수행하는 하드웨어의 구성을 도시한 블록도.

제8도는 본 발명에 따라 호 처리 관련 메시지에 포함된 정보요소중에 수신된 협대역 하위계층 호환성 정보요소를 검출하는 방법의 순서도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 발신자(Calling Party) 2 : 네트웍(Network)

3 : 착신자(Called Party) 10 : 메시지 생성부

11 : 호스트 중앙처리장치(Host CPU) 12 : 저장부

12-1 : DRAM 12-2 : DRAM 제어부

12-3 : ROM 12-4 : 비휘발성 RAM

20 : ATM 카드 21 : 패킷 메모리

22 : 제어 메모리 23 : AAL 부

23-1 : AAL 절단부 23-2 : AAL 재결합부

24 : ATM 계층 및 물리 계층부

본 발명은 비동기 전송 모드(Asynchronous Transfer Mode : 이하, ATM 이라 한다.)방식의 사용자망 인터페이스(User-Network Interface : 이하, UNI라 한다.)에서 호(Call) 및 접속(connection)을 제어하는 방법에 관한 것으로 특히, ATM 사용자망 인터페이스에서 호 처리 관련 메시지에 포함되는 정보요소(Information Element : IE )중 수신된 협대역 하위계층 호환성(NLLC : Narrowband Low Layer Compatibility)에 관한 정보요소를 검출하는 방법에 관한 것이다.

정보화 사회의 급격한 발전으로 사용자의 통신 서비스 요구가 증가하여 차세대 통신망으로 광대역 종합 정보 통신망(Broadband Integrated Services Digital Network : 이하, B-ISDN 이라 한다)이 출현하였는데 B-ISDN 에서는 협대역뿐만 아니라 광대역의 다양한 서비스들을 대역 및 속도에 관계없이 모두 수용할 수 있도록 비동기 전달 모드인 ATM 방식을 기본 전달 수단으로 하고 있으며, ATM 방식의 신호처리를 위하여 신호 적응 계층(Signalling AAL)과 Q.2931, B-ISUP등과 같은 드래프트(draft)가 제안되어 있다.

즉, 종래의 ISDN(이를 협대역 N-ISDN 이라고도 한다)에서는 사용자의 정보를 운반하는 채널의 전송속도가 대략 64 Kbps에서 2 Mbps정도이었기 때문에 동화상과 같은 광대역의 서비스를 충족시키기 어려웠다.

이에 대해 B-ISDN은 100 Mbps 이상의 고속으로 데이터를 전송할 수 있고, ATM 기술을 사용하여 음성, 데이터, 문서, 영상등 다양한 정보소스를 동등하게 처리할 수 있다.

종래의 N-ISDN에서 접속 제어를 실현하는 신호 방식은 가입자선 구간에서는 디지탈 가입자선 신호 방식 1 (DSS1 : Digital Subscriber Signalling System 1)을 사용하고, 국간중계 구간에서는 No.7 공통선 신호 방식을 적용하는데, DSS1은 D 채널상에 계층 2와 계층 3의 프로토콜을 실현한 것으로, LAPD(Link Access Procedure on the D-channel)라고도 불리며 ITU-T 의 규격 Q.921 및 Q.931로 권고되었고, 현재 추진중인 B-ISDN에서는 사용자망 인터페이스(UNI)의 신호 절차로서 Q.931에 비동기 전달 모드(ATM)의 기능요소를 추가하여 확장한 Q.2931이 드래프트 안으로 제안되었고, 망-노드 인터페이스(NNI)의 신호 절차로서 B-ISUP (ISDN User Part)가 드래프트 안으로 제안되었다.

한편, ITU-T를 중심으로 진행되는 B-ISDN의 표준화와는 별도로, ATM 기술의 발전을 촉진시키고, ATM 제품 및 서비스의 개발을 가속화하고자 컴퓨터 및 통신 산업체, 학계, 정부기관 및 연구소등이 참여하는 ATM 포럼(ATM Forum)이 1991년 10월에 설립되어 표준화단체(ANSI, IEEE, ITU-T등)와 긴밀한 협조하에 ATM UNI Specification V3.0(93.9), ATM B-ICI Specification V1.0(93.8), ATM DXI Specification V1.0(93.8)등과 같은 드래프트안을 제정하였다.

이러한 ATM 포럼의 역할은 국제 표준화 단체의 일을 중복하려는 것이 아니고, 단기간내에 실행될 수 있는 규격을 제정함으로써 표준화절차를 보완하고 가속화하는 것이며 사용자가 표준의 제정에 관여하는 것이다.

본 발명은 상기와 같이 국제 표준화 기구에 의해 제안된 사용자망에서의 호/접속 제어 규격인 Q.2931 규격에 따라 ATM 사용자망 인터페이스(UNI : User-Network Interface)에서 호 및 접속 제어를 실현하기 위한 것으로, 호처리 관련 메시지에 포함되는 정보요소(IE)중 수신된 협대역 하위계층 호환성(NLLC : Narrowband Low Layer Compatibility)에 관한 정보 요소를 검출하는 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 방법은, ATM 망에 접속된 일 단말로부터 상기 망에 접속된 타 단말로 ATM 방식에 의해 통신을 하기 위하여 사용자망 인터페이스의 메시지에 포함되는 정보요소를 검출하는 방법에 있어서, 수신된 정보요소를 메모리 영역에 저장하는 제1단계와; 상기 메모리 영역에 저장된 정보요소 식별자가 협대역 하위계층 호환성 정보요소 식별자인 가를 판단하는 제2단계; 상기 제2단계에서의 판단 결과, 상기 메모리 영역에 저장된 정보요소 식별자가 협대역 하위계층 호환성 정보요소 식별자인 경우, 코딩 표준, 플래그 및 정보요소 액션지시자에 해당하는 비트값을 검출하는 제3단계; 협대역 하위계층 호환성 내용의 길이에 해당하는 비트값을 검출하는 제4단계; 정보 전송 능력에 해당하는 비트값을 검출하는 제5단계; 절충 지시자에 해당하는 비트값을 검출하는 제6단계; 전송 모드와 정보 전송율에 해당하는 비트값을 검출하는 제7단계; 구조, 형태, 및 설정에 해당하는 비트값을 검출하는 제8단계; 대칭 및 정보 전송율에 해당하는 비트값을 검출하는 제9단계; 사용자 정보 계층 1 프로토콜에 해당하는 비트값을 검출하는 제10단계; 상기 제9단계에서 검출된 사용자 정보 계층 1 프로토콜에 따라 동기/비동기 비트, 절충 비트 및 사용자율에 해당하는 비트값을 검출하는 제11단계; 상기 제9단계에서 검출된 사용자 정보 계층 1 프로토콜에 따라 조정율, 발신측 망 독립 클럭, 수신측 망 독립 클럭, 발신측 흐름 제어 및 수신측 흐름 제어 또는 헤더/비헤더, 다중 프레임 지원, 모드, 논리 링크 식별 절충, 양도자/양수자 및 대역내/대역외 절충 비트에 해당하는 비트값을 검출하는 제12단계; 정지 비트수, 데이터 비트수 및 패리티에 해당하는 비트값을 검출하는 제13단계; 이중 모드와 모뎀 타입 비트에 해당하는 비트값을 검출하는 제14단계; 사용자 정보 계층 2 프로토콜에 해당하는 비트값을 검출하는 제15단계; 선택 계층 2 프로토콜 정보에 해당하는 비트값을 검출하는 제16단계; 사용자 정보 계층 3 프로토콜에 해당하는 비트값을 검출하는 제17단계; 및 선택 계층 3 프로토콜 정보에 해당하는 비트값을 검출하는 제18단계로 구성된 것을 특징으로 한다.

즉, 본 발명에 따르면 ATM 사용자망 인터페이스에서 호 및 접속제어를 실현하기 위해 호 처리 관련 메시지에 포함되는 정보요소중 수신된 협대역 하위계층 호환성 정보요소를 검출하게 되는 것이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 자세히 설명하기로 한다.

먼저, 본 발명의 이해를 쉽게 하기 위하여 본 발명이 적용되는 ATM 방식을 설명하면 다음과 같다.

제1도는 ATM 프로토콜 기준 모델을 도시한 개념도로서, 관리 평면 (management plane), 제어 평면(control plane), 사용자 평면(user plane)으로 구성되고, 관리 평면은 다시 계층 관리와 평면 관리로 구분된다.

여기서, 평면 관리는 시스템의 전반적인 관리를 의미하고, 계층관리는 자원 및 사용 변수의 관리와 운용 및 유지 보수(OAM : Operation and Maintenance) 정보관리를 말한다.

또한, 제어 평면에서는 호 제어 및 접속 제어 정보를 관장하고, 사용자 평면에서는 사용자 정보의 전달을 관장한다.

제어 평면 및 사용자 평면의 프로토콜은 상위 계층, ATM 적응 계층, ATM 계층, 물리 계층으로 구분되고, 이들 각 계층의 기능은 다음 표 1과 같다.

상기 표 1에서와 같이 ATM 방식은 물리 계층, ATM 계층, ATM 적응 계층 (AAL : ATM Adaptation Layer), 상위 프로토콜 계층과 같이 수직적인 구조로 구분되고, AAL 계층은 분할 및 재결합 부계층(SAR : Segmentation And Reassembly sublayer)과 수렴 부계층(CS : Convergence Sublayer)으로 다시 구분되며, 물리 계층은 물리 매체(PM)와 전송 수렴(TC : Transmission Convergence) 부계층으로 다시 구분된다.

또한, 제어 평면의 3 계층(layer 3)에서 사용자망 인터페이스(UNI)은 Q.2931로 구현되어 ATM 망과 사용자 간의 호(call) 및 접속(connection)을 제어하는데, Q.2931은 ISDN의 계층 3 프로토콜인 Q.931을 확장한 종래의 Q.93B의 상위 규격으로서, B-ISDN용 사용자망 인터페이스(UNI) 계층 3에서 사용되는, ITU-T에서 제안된 기본 호/연결 제어 규격(User Network Interface Layer 3 Specification for Basic Call/Connection Control)이다.

그리고, 제어 평면의 3 계층(layer 3)에서 네트웍망 인터페이스(NNI)은 B-ISUP로 구현되며, 관련 ITU-T 규격은 Q.2761-Q.2764이다.

이어서, 본 발명이 적용되는 B-ISDN의 호 제어 프로토콜 규격안들을 살펴본다.

제2도에 도시된 바와 같이, 사용자망 인터페이스(UNI)에서 UNI호제어 프로토콜은 Q.2931로 정해지고, 신호 AAL 계층의 서비스 지정 연결 지향 프로토콜(SAAL SSCOP : Service Specific Connection Oriented Protocol)은 Q.2130과 Q.2110으로 정해지며, AAL 서비스 지정 코디네이션 기능(SSCF : Service Specific Coordination Function)은 I.363, ATM 계층은 I.361, 물리 계층은 I.432로 각각 정해지고, 망노드 인터네이스(NNI)에서의 규격을 살펴보면 사용자부(B-ISUP : B-ISDN User Part)는 Q.2761-Q.2764, 메시지 전송부 3(B-MTP : B-ISDN Message Transfer Part 3) 은 Q.2210, SAAL SSCOP는 Q.2140, Q.2110으로 각각 정해지며, AAL SSCF계층은 I.363, ATM 계층은 I.361, 물리 계층은 I.432로 각각 정해진다.

이러한 프로토콜들을 OSI(Open System Interconnection)의 해당 계층과 비교해 보면, Q.2931과 Q.2761-Q.2764는 OSI 계층 3에 해당되고, SAAL SSCOP, AAL SSCF는 OSI 계층 2에 해당되며, ATM 계층과 물리계층은 OSI 계층 1에 해당된다.

즉, 계층 3의 Q.2931 메시지가 신호 적응 계층(Signalling AAL5)의 SSCOP, SSCF, CPCS를 거쳐 48 바이트(Byte : 이하, 옥텟(Octet)이라고도 한다.) 길이로 절단(segmentation)되고 ATM 계층에서 5 바이트의 헤더가 부가된 후, 다수의 53 바이트의 ATM 셀들로 매핑되어 전송된다.

제3도는 일반적인 ATM 셀의 포맷을 도시한 도면으로서, 5바이트의 헤더(header)와 48바이트의 유료 부하(Payload)로 구분되고, 사용자망 인터페이스(UNI)에서 사용되는 5바이트의 헤더 구조는 제1바이트가 4비트의 일반 흐름 제어(GFC : Generic Flow Control)와 4비트의 가상 경로 식별자(VPI : Virtual Path Identifier)로 이루어지고, 제2바이트가 4비트의 가상 경로 식별자(VPI)와 4비트의 가상 채널 식별자(VCI : Virtual Channel Identifier)로 이루어지며, 제3바이트는 8비트의 가상 채널 식별자(VCI)로 이루어지고, 제4바이트는 4비트의 가상 채널 식별자(VCI)와 3비트의 유료 부하 형태(PT : Payload Type)와 1 비트의 셀 포기 순위(CLP : Cell Loss Priority)로 이루어지며, 제5바이트는 8비트의 헤더 오류 제어(HEC : Header Error Control)로 이루어진다.

제4도는 ATM 사용자망 인터페이스(UNI)에서의 호(call) 처리 관련 메시지의 흐름예를 도시한 도면으로서, 발신자(Calling party : 1)와 네트웍(Network : 2)과 착신자(called party) 사이의 호처리 과정을 나타낸다.

먼저, 호 및 접속 제어를 위해 신호 적응 계층(Signalling ALL)을 통해 항시 가상 채널 접속(VCC : virtual channel connection)이 형성되어 있고, 이러한 가상 채널을 통해 호/접속 제어 메시지들이 오가면서 유료부하(user data) 전달을 위한 접속을 제어하는데, 호/접속 제어에 사용되는 메시지는 다음 표 2와 같이 B-ISDN 호/접속 제어에 대한 메시지와, 다음 표 3과 같이 N-ISDN과 B-ISDN간의 호/접속 제어에 사용되는 메시지 및 다음 표 4와 같이 글로발 콜 레퍼런스에 사용되는 메시지가 있다.

제4도에 있어서, Q.2931에 따라 생성되는 상기 표 2 내지 표 4의 메시지들은 신호 AAL(SAAL)의 'AAL-DATA-REQUEST' 프리미티브를 이용하여 전송된다.

발신자(1)가 호를 설정하기 위하여 셋업(SETUP) 메시지를 생성한 후 할당된 신호 가상채녈(VCI=5)을 통해 네트웍으로 전달함과 동시에 타이머 T303을 스타트하고 호 초기화 상태(Call Initiated state)가 된다.

이때, 셋업 메시지에는 호 번호(Call reference), 호처리에 필요한 각종 정보요소들(예를 들면, 착신자 번호(called part number), ATM 사용자 셀 속도, 광대역 베어러(Bearer) 능력, 서비스 품질 파라메터(QoSP) 등)을 포함하고 있다.

만일, 타이머 T 303으로 설정된 시간 동안 응답이 없으면, 셋업 메시지를 재전송하고, 소정 횟수 반복해도 응답이 없으면 호처리를 중단한다.

네트웍(2) 셋업 메시지를 수신한 후 유효한 접속 식별자(VPCI/VCI)를 선택하여 할당하고, 이어서 착신자(3)에게 다시 셋업(SETUP) 메시지를 전송한 후 콜 프로시딩(CALL PROCEEDING) 메시지를 발신자(1)에게 보내준다.

이때, 발신자(1)는 콜 프로시딩 메시지를 받으면 타이머 T 303을 중지하고 타이머 T 310을 스타트한 후, 아웃고잉 콜 프로시딩 상태가 된다.

착신자(3)는 셋업 메시지를 수신한 후 콜 프로시딩(CALL PROCEEDING)과 얼러팅(ALERTING) 메세지를 네트웍(2)으로 전달하고, 네트웍(2)은 얼러팅 메시지를 수신한 후, 이를 발신자(1)에 전달하고 콜 딜리버드(Call Delivered) 상태로 되며, 발신자(1)는 얼러팅 메시지를 수신하면 타이며 T 303이나 T 310을 중지하고 콜 딜리버드 상태가 된다.

착신자(3)가 접속을 허락하기 위하여 커넥트(CONNECT) 메시지를 생성한 후 네트웍(2)에 전송하면, 네트웍(2)은 이를 발신자(1)에 전달함과 아울러 커넥트 애크날리지(CONNECT ACK) 메시지를 착신자(3)측에 전달하고, 발신자(1)로부터 커넥트 애크날리지 메시지를 수신한다.

상기와 같은 호처리 과정을 통해서 발신자(1)와 착신자(2) 사이에는 접속 식별자(VPCI/VCI)로 주어진 통신 경로(접속)가 형성되어 데이터를 주고 받을 수 있게 된다.

한편, 데이터 전송이 끝나거나 전송중에 접속을 해제하기를 원하는 사용자(착신자 또는 발신자)는 릴리즈(RELEASE) 메시지를 생성함과 아울러 타이머 T 308을 스타트하여 네트웍에 접속의 해제를 요구한 후, 릴리즈 요구 상태(Release Request state)가 되고, 네트웍은 릴리즈 메시지를 수신하면 가상 채널 접속을 해제하고, 상대측에도 릴리즈 메시지를 전송하여, 이를 알리며 릴리즈 완료(RELEASE COMPLETE) 메시지를 릴리즈 요구측에 전달하고 널(NULL) 상태로 된다.

접속 해제를 요구한 사용자(발신자 또는 착신자)가 릴리즈 완료(RELEASE COMPLETE) 메시지를 수신하면, 타이머 T 308을 중지시키고, 가상 채널, 호 번호 등을 해제하고 널(NULL) 상태가 된다.

이때 사용자 또는 네트웍은 언제든지 상태 요구(STATUS ENQUIRY) 메시지를 생성하여 네트웍 또는 다른 사용자의 상태(status)에 대한 정보를 요구할 수 있고, 상태 요구(STATUS ENQUIRY) 메시지를 받은 사용자 또는 네트웍은 상태(STATUS) 메시지를 생성하여 자신의 상태를 알려준다.

제5도는 ATM 사용자망 인터페이스(UNI)에서 호처리 제어 관련 메시지의 일반적인 포맷을 도시한 도면으로서, 상단의 1,...,8은 비트를 나타내고, 우측 변의 1,2,...9, etc는 옥텟(바이트)을 나타낸다.

제5도에 도시된 바와 같이, 제1옥텟은 프로토콜 분별자(Protocol Discrimina-tor)로서 Q.2931은 00001001b이고, 제2옥텟의 비트 8 내지 5는 0000b이고, 비트 4 내지 1은 콜 레퍼런스값(Call reference value)의 길이를 옥텟 단위로 나타내며 통상 0011b이다.

제3옥텟 내지 제5옥텟은 콜 레퍼런스값(Call reference value)을 나타내며 특히, 제 3옥텟의 비트 8은 콜 레퍼런스 플래그(flag)로서 0이면 콜 레퍼런스를 발생시키는 측(통상, 발신자측)으로부터(from) 보내지는 메시지를 나타내고, 1이면 콜 레퍼런스를 발생시키는 측(통상, 발신자)으로(to) 보내지는 메시지를 나타낸다.

그리고, 콜 레퍼런스 값이 모두 0b이면 글로발 콜 레퍼런스(global call reference)를 나타내고, 모두 1b이면 반 영구 채널 접속(SPC : Semi-Permanent Virtual Channel Connection)를 위한 더미 콜 레퍼런스(dummy call reference)를 나타낸다.

제6옥텟 및 제7옥텟은 메시지 타입(Message Type) 관련 정보를 나타내며, 제 6옥텟 값에 따라 메시지가 다음 표 5와 같이 구분된다.

또한, 메시지 타입(Message Type) 관련 정보를 나타내는 제7옥텟의 비트 8 은 확장자로서 통상 1b이고, 비트 7과 6은 스페어(spare)로서 00b이며, 비트 5는 메시지 타입 플래그(Flag)로서 0b이면 메시지 명령 필드(Message instruction field)가 중요하지 않다는 것을 나타내고, 1b이면 명백한 명령(explicit instruction)이 뒤따른다.

비트 4와 비트 3은 각각 0b으로 스페어이고, 비트 2와 비트 1은 메시지 액션 표시자(Message Action Indicator)로서, 00b이면 호 해제(Clear cail)를 나타내고, 01b 은 포기 및 무시(Discard and ignore)를 나타내고, 10b 은 포기 및 상태 보고(Discard and report status)를 나타내고, 11b은 유보(Reserved)를 나타낸다.

또한, 제8옥텟 및 제9옥텟은 메시지 길이(Message length)를 나타내며 최대 64K(2¹⁶)옥텟의 길이를 가질 수 있고, 제10옥텟(etc)부터는 가변 길의 정보요소(IF)가 뒤따른다.

제6도는 ATM UNI 메시지에 포함되는 정보요소(IE)중 협대역 하위계층 호환성 정보요소의 포맷을 도시한 도면으로서, 상단의 1,...,8은 비트를 나타내고, 우측변의 1, 2, 3, 4, 5,...는 옥텟(바이트)을 나타낸다.

제6도에 있어서, 제1옥텟은 정보요소 식별자(Information element identifier)로서, 그 값에 따라 다음 표 6과 같이 정보요소가 구분 되는데, 본 발명은 수신된 협대역 하위계층 호환성 정보요소를 검출하기 위한 것이므로 제1옥텟의 정보요소 식별자(IE Id.)가 01111100b인지 즉, 협대역 하위계층 호환성 정보요소 식별자(NLLC IE Id.)인 지를 확인하게 된다.

협대역 하위계층 호환성 정보요소(NLLC IE)는 호환성을 위해 어드레스된 것을 가지고 확인하는데 사용되는 수단을 제공하며, 호가 발생한 것과 어드레스된 것과의 사이의 B-ISDN에 의해 명료하게 전송된다.

또한, 제2옥텟에서 비트 8은 확장자(ext)로서 1b이고, 비트 7 및 6은 코딩 표준(CS : Coding Standard)이고, 비트 5 내지 1는 정보 요소 명령 필드(IE Instruction Field)이다.

여기서, 상기 코딩 표준(CS)을 살펴 보면, 제2옥텟의 비트 7 및 6에 따라 네가지로 분류되는데, 00b일 경우에는 ITU-T 표준, 01b일 경우에는 ISO/IEC 표준, 10b일 경우에는 내쇼날 표준, 11b일 경우에는 정의된 표준을 나타낸다.

상기 정보 요소 명령 필드 중에서 비트 5는 플래그(Flag)로서, 0b는 정보 요소 명령 필드가 중요하지 않다는 것을 의미하며, 1b는 명백한 명령이 뒤따른다는 것을 의미한다.

상기 정보 요소 명령 필드 중에서 비트 4는 유보(Rec. : Reserved) 비트로서, 요구에 따른 전송(pass along request)을 지시하는데 사용된다.

또한, 상기 정보 요소 명령 필드 중에서 비트 3 내지 비트 1은 정보 요소 액션 지시자(IE Action Indicator)로서 예컨데, 000b이면 호 해제(Clear call)를 나타내고, 001b이면 정보 요소 포기 및 처리(Discard and Proceed), 010b이면 정보 요소 메시지 포기, 처리 및 상태 보고(Discard, Procced and Report Status), 101b이면 포기 및 무시(Discard and Ignore), 110b이면 메시지 포기 및 상태 보고(Discard message, and report status)를 나타낸다.

제3옥텟 및 제4옥텟은 협대역 하위계층 호환성 내용의 길이(L : Length of the Natrowband Low Layer Compatibility)를 나타낸다.

제5옥텟의 비트 8은 확장자로서 0b 또는 1b이면, 제5옥텟의 비트 n 내지 비트 6은 코딩 표준(Coding standard)으로서 상기 제2옥텟의 코딩 표준(CS)과 동일하고, 제5옥텟의 비트 5 내지 비트 1은 정보 전송 능력 비트(ITC : Information Transfer Capability)로서, 그 비트값이 00000b 인 경우에는 음성(Speech)에 관한 정보를 나타내며, 01000b인 경우에는 한정되지 않은 디지탈 정보를 나타내고, 1001인 경우에는 한정된 디지탈 정보를 나타내며, 10000b인 경우에는 3.1kHz 오디오 정보를 나타내고, 10001b인 경우에는 7kHz 오디오 정보를 나타내며, 11000b인 경우에는 비디오 정보를 나타낸다.

제5a옥텟의 비트 8은 확장자로서 1b이며, 제5a옥텟의 비트 7은 절충 지시자(NI : Negotiation Indicator)로서, 그 비트값이 0b인 경우에는 대역외 절충이 불가능하다는 것을 나타내고, 1b인 경우에는 대역외 절충이 가능하다는 것을 나타내며, 만약 제5a옥텟이 생략되면 대역외 절충이 불가능한 것으로 추정된다. 제5a옥텟의 비트 6 내지 비트 1은 스페어로서, 그 비트값은 000000b이다.

제6옥텟의 비트 8은 확장자로서 1b 또는 0b이며, 제6옥텟의 비트 7 내지 비트 6은 전송 모드 비트(TM : Transfer Mode)로서, 그 비트값이 00b인 경우에는 서킷 모드(circuit mode)를 나타내고, 10b인 경우에는 패킷 모드(packet mode)를 나타내며, 제6옥텟의 비트 5 내지 비트 1은 정보 전송율 비트(ITR : information transfer rate)로서, 그 비트값이 00000b인 경우에는 패킷 모드 호(Packet mode calls)를 위해 사용되는 코드를 의미하며, 10000b인 경우에는 서킷 모드에서 64kbit/s를 나타내고, 10001b인 경우에는 서킷 모드에서 128 kbit/s를 나타내며, 10011b인 경우에는 서킷 모드에서 384 kbit/s를 나타내고, 10101b인 경우에는 서킷 모드에서 1536 kbit/s를 나타내며, 10111b인 경우에는 서킷 모드에서 1920 kbit/s를 나타낸다.

제6a옥텟의 비트 8은 확장자로서 1b 또는 0b이며, 제6a옥텟의 비트 7 내지 비트 5는 구조 비트(Structure)로서, 그 비트값이 000b인 경우에는 디폴트(default)를 나타내는데, 만약 제6a옥텟이 생략되거나 제6a옥텟의 비트 7 내지 비트 5에 해당하는 구조 비트(Structure)가 000b로 코딩되면 구조 특성값은 다음 표 7과 같다.

이어서, 제6a옥텟의 비트 7 내지 비트 5에 해당하는 구조 비트(Structure)가 001b인 경우에는 8kHz 인테그러티(integrity)를 나타내는 것으로서, 상기 제6옥텟의 정보 전송율 비트가 128 kbit/s로 설정되어 있으면 한정된 차분 시간 지연 (RDTD : Restricted Differential Time Delay)을 갖는 8kHz인테그러티 (integrity)가 제공되며, 제6a옥텟의 비트 7 내지 비트 5에 해당하는 구조 비트(structure)가 100b인 경우에는 서비스 데이터 유닛 인테그러티(service data unit integrity)를 나타내고, 111b인 경우에는 구조화되지 않은 것을 나타낸다. 그리고, 제6a옥텟의 비트 4 내지 비트 3에 해당하는 형태 비트(Configuration)가 00b인 경우에는 점 대 점(point-to-point)형태를 나타내는 것이며, 만약 제 6a 옥텟이 생략된다면 점 대 점(point-to-point)추정된다. 또한, 제6a옥텟의 비트 2 내지 비트 1에 해당하는 설정 비트 (Establishment)가 00b인 경우에는 요구(demand)가 있는 것을 의미하고, 만약 제 6a 옥텟이 생략된다면 설정 방법(Establishment)은 요구가 있는 것으로 추정된다.

제 6b옥텟의 비트 8은 확장자로서 1b이며, 제 6b옥텟의 비트 7 내지 비트 6은 대칭 비트(Symmetry)로서, 그 비트값이 00b인 경우는 쌍방향 대칭(bidirectional symmetric)을 나타낸다. 그리고, 제6b옥텟의 비트 5 내지 비트 1은 도착지(destination)로부터 출발지(origination)로 향하는 정보전송율(ITR : information transfer rate)비트로서, 만약 제6b옥텟이 생략되면 하위계층 호환성은 상기 제6옥텟에서 지정된 정보 전송율로 쌍방향 대칭이고, 제6b옥텟이 포함되면 상기 제6옥텟의 정보 전송율은 출발지(origination)로부터 도착지(destination)로 향하는 것에 대한 것이다.

제7옥텟의 비트 8은 확장자로서 1b 또는 0b이며, 제7옥텟의 비트 7 내지 비트 6은 계층 1 식별자(Layer 1 identifier)를 나타내는 비트값인 01b이고, 제7옥텟의 비트 5 내지 비트 1은 사용자 정보 계층 1 프로토콜(UIL1P : User Information Layer 1 Protocol)로서, 그 비트값이 00001b인 경우에는 1TU-T(International Telecommunication Union-Telecommunication Standardization sector)표준율 어댑션 V.110/X.30에 따르는데, 이것은 제7a옥텟과 선택적으로 제7b옥텟, 제7c옥텟 및 제7d옥텟이 존재함을 의미하여, 그 비트값이 00010b 인 경우에는 권고안 G.711 μ-law[10]에 따르고, 00011b인 경우에는 권고안 G.711 A-law에 따르며,00100b인 경우에는 권고안 G.721[11] 32kbit/s ADPCM과 권고안 I.460에 따르고, 00101b인 경우에는 G.722[12]과 G.725[35] 7kHz 오디오에 따르며, 00110b인 경우에는 384 kbit/s 비디오를 위한 권고안 H.261[13]에 따르고 00111b인 경우에는 Non-ITU-T 표준율 어댑션울 따르는데, 이것은 제7a옥텟과 선택적으로 제7b옥텟, 제7c옥텟 및 제7d옥텟이 존재함을 의미하며, 01000b인 경우에는 ITU-T 표준율 어댑션 V.120[9]에 따르는데, 이것은 제7a옥텟과 제7b옥텟과 제7c옥텟과 제7d옥텟 그리고, 선택적으로 제7c옥텟 및 제7d옥텟이 존재함을 의미하며, 01001b인 경우에는 ITU-T 표준율 어댑션 V.31[14]에 따른다.

제7옥텟이 생략되는 경우를 살펴보면, 전송 모드가 서킷 모드이고, 정보 전송 능력(ITC)이 한정되지 않은 디지탈 정보 또는 한정된 디지탈 정보이고, 사용자 정보 계층 1 프로토콜(UIL1P)이 네트웍에서 식별되지 않는 경우이다. 또한, 전송 모드가 패킷 모드인 경우에는 제7옥텟이 생략된다.

제7a옥텟의 비트 8은 확장자로서 1b 또는 0b이며, 제7a옥텟의 비트 7은 동기 및 비동기 (S/A : Synchronous/Asynchronous)비트로서, 그 비트값이 0b인 경우에는 동기(S)를 나타내며, 1b인 경우에는 비동기(A)를 나타낸다. 그리고, 제7a옥텟의 비트 6은 절충비트(Negotiation)로서, 그 비트값이 0b인 경우에는 대역 내에서의 절충이 불가능하고, 0b인 경우에는 대역 내에서의 절충이 가능하다. 또한, 제7a옥텟의 비트 5 내지 비트 1은 사용자율(User Rate : UR)비트로서, 그 비트값이 00000b인 경우에는 사용자율이 권고안 I.460[15]에서 지정된 E-bits에 의해 지시되며, 00001b인 경우에는 0.6kbit/s 권고안 V.6과 X.1에 따르고, 00010b인 경우에는 1.2kbit/s 권고안 V.6에 따르며, 00011b인 경우에는 2.4kbit/s 권고안 V.6과 X.1에 따르고, 00100b인 경우에는 3.6kbit/s 권고안 V.6에 따르며, 00101b인 경우에는 4.8kbit/s 권고안 V.6과 X.1에 따르고, 00110b인 경우에는 7.2kbits/s 권고안 V.6에 따르며, 00111b인 경우에는 8kbit/s 권고안 I.460에 따르고, 01000b인 경우에는 9.6kbit/s 권고안 V.6과 X.1에 따르며, 01001b인 경우에는 14.4kbit/s 권고안 V.6에 따르고, 01010b인 경우에는 16kbit/s 권고안 I.460에 따르고, 01011b인 경우에는 19.2kbit/s 권고안 V.6에 따르며, 01100b인 경우에는 32kbit/s 권고안 I.460에 따르고, 01110b인 경우에는 48kbit/s 권고안 V.6과 X.1에 따르며, 01111b인 경우에는 56kbit/s 권고안 V.6에 따르고, 10101b인 경우에는 0.1345kbit/s 권고안 X.1에 따르며, 10110b인 경우에는 0.100kbit/s 권고안 X.1에 따르고, 10111b인 경우에는 0.075/1.2kbit/s 권고안 V.6과 X.1에 따르는 것으로서 호의 포워드 방향에서의 전송율을 나타내며, 11000b인 경우에는 1.2/0.075kbit/s 권고안 V.6과 X.1에 따르는 것으로서 호의 백워드 방향에서의 전송율을 나타내고, 11001b인 경우에는 0.050kbit/s 권고안 V.6과 X.1에 따르며, 11010b인 경우에는 0.075kbit/s 권고안 V.6과 X.1에 따르고, 11011b인 경우에는 0.110kbit/s 권고안 V.6과 X.1에 따르며, 11100b인 경우에는 0.150kbit/s 권고안 V.6과 X.1에 따르고, 11101b인 경우에는 0.200kbit/s 권고안 V.6과 X.1에 따르며, 11110b인 경우에는 0.300kbit/s 권고안 V.6과 X.1에 따르고, 11111b인 경우에는 12kbit/s 권고안 V.6에 따른다.

제7b옥텟은 V.110/X.30 레이트 어댑션인가 아니면 V.120 레이트 어댑션인가에 따라 달라진다.

우선 V.110/X.30 레이트 어댑션을 위한 제7b옥텟을 살펴보면, 제7b옥텟의 비트 8은 확장자로서 0b 또는 1b이며, 제7b옥텟의 비트 7 내지 비트 6은 조정율(IR : Intermediate Rate)비트로서, 그 비트값이 00b인 경우에는 사용되지 않고, 01b인 경우에는 조정율(IR)이 8kbit/s이고, 10b인 경우에는 조정율(IR)이 16kbit/s이며, 11b인 경우에는 조정율(IR)이 32kbit/s이다. 제7b옥텟의 비트 5는 발신측 망 독립 클럭(NT : Network Independent Clock on Tx)비트로서, 그 비트값이 0b인 경우에는 망 독립 클럭(NIC)을 갖는 데이터를 보내도록 요구되지 않고, 1b인 경우에는 망 독립 클럭(NIC)을 갖는 데이터를 보내도록 요구된다. 제7b옥텟의 비트 4는 수신측 망 독립 클럭(NR : Network Independent Clock on Rx)비트로서, 그 비트값이 0b인 경우에는 망 독립 클럭(NIC)을 갖는 데이터를 받을 수 없고, 1b인 경우에는 망 독립 클럭(NIC)을 갖는 데이터를 받을 수 있다. 제7b옥텟의 비트 3은 발신측 흐름 제어(FCT : Flow Control on Tx)비트로서, 그 비트값이 0b인 경우에는 흐름 제어 메카니즘을 지니는 데이터를 보내도록 요구되지 않고, 1b인 경우에는 흐름 제어 메카니즘을 지니는 데이터를 보내도록 요구된다. 제7b옥텟의 비트 2는 수신측 흐름 제어(FCR : Flow Control on Rx) 비트로서, 그 비트값이 0b인 경우에는 흐름 제어 메카니즘을 지니는 데이터를 받을 수 없고, 1b인 경우에는 흐름 제어 메카니즘을 지니는 데이터를 받을 수 있다. 제7b옥텟의 비트 1은 스페어로서, 0b이다.

이어서, V.120 레이트 어댑션을 위한 제7b옥텟을 살펴보면, 제7b옥텟의 비트 8은 확장자로서 0b 또는 1b이며, 제7b옥텟의 비트 7은 헤더/비헤더(H/NH : Header/No Header) 비트로서, 그 비트값이 0b인 경우에는 레이트 어댑션 헤더가 포함되지 않고, 1b인 경우에는 레이트 어댑션 헤더가 포함된다. 제7b옥텟의 비트 6은 데이터 링크에서의 다중 프레임 설정 지원(MFS : Multiple Frame establishment Support in data link) 비트로서, 그 비트값이 0b인 경우에는 다중 프레임 설정이 지지되지 않고 단지, 사용자 정보 프레임들이 허용되며, 1b인 경우에는 다중 프레임 설정이 지지된다. 제7b옥텟의 비트 5는 동작 모드(Mode) 비트로서, 그 비트값이 0b인 경우에는 동작의 비트 트랜스페어런트 모드(bit transparent mode)를 나타내고, 1b인 경우에는 동작의 프로토콜 센서티브 모드(protocol sensitive mode)를 나타낸다. 제7b옥텟의 비트 4는 논리 링크 식별자 절충(LN : Logical Link identifier Negotiation)비트로서, 그 비트값이 0b인 경우에는 디폴트, LLI(Logical Link identifier)=256이고, 1b인 경우에는 전체 프로토콜 절충이다. 제7b옥텟의 비트 3은 양도자/양수자(A/A : Assignor/ Assignee)비트로서, 그 비트값이 0b인 경우에는 메시지의 근원이 디폴트 양수자(Default assignee)임을 나타내고, 1b인 경우에는 메시지의 근원이 단지 양도자(Assignor only)임을 나타낸다. 제7b옥텟의 비트 2는 대역내/대역외 절충(In-band/out-band) 비트로서, 그 비트값이 0b인 경우에는 절충이 일시적인 신호 연결상의 사용자 정보 메시지와 함께 수행되며, 1b인 경우에는 절충이 논리 링크 제로(logical link zero)를 사용하는 대역내에서 수행되고, 제7b 옥텟의 비트1은 스페어로서, 0b이다.

제7c옥텟의 비트 8은 확장자로서 0b 또는 1b이며, 제7c옥텟의 비트 7 내지 비트 6은 정지 비트 수(NSB : Number of Stop Bits)를 나타내는 것으로서, 그 비트값이 00b인 경우에는 사용되지 않으며, 01b인 경우에는 1비트임을 나타내고, 10b인 경우에는 1.5비트임을 나타내며, 11b인 경우에는 2비트임을 나타낸다. 제7c옥텟의 비트 5 내지 비트 4는 패리티 비트를 제외한 데이터 비트 수(NDB : Number of Data Bits)를 나타내는 것으로서, 그 비트값이 00b인 경우에는 사용되지 않으며, 01b인 경우에는 5비트임을 나타내고, 10b인 경우에는 7비트임을 나타내며, 11b인 경우에는 8비트임을 나타낸다. 제7c옥텟의 비트 3 내지 비트 1은 패리티 정보(Parity)를 나타내는 비트로서, 그 비트값이 000b인 경우에는 홀수(Odd)를 나타내고, 010b인 경우에는 짝수(Even)를 나타내며, 011b인 경우에는 패리티 정보가 없음(None)을 나타내고, 100b인 경우에는 0으로 되고, 101b인 경우에는 1로 된다.

제7d옥텟의 비트 8은 확장자로서 1b이며, 제7d옥텟의 비트 7은 이중 모드(DM : Duplex Mode)를 나타내는 것으로서, 그 비트값이 0b인 경우에는 반 이중(Half duplex)을 나타내며, 1b인 경우에는 전이중(Full duplex)을 나타낸다. 제7d옥텟의 비트 6 내지 비트 1은 모뎀 타입(MT : Modem Type)비트로서, 네트웍 지정 규칙에 따라 코딩된다.

제8옥텟의 비트 8은 확장자로서 0b 또는 1b이며, 제8옥텟의 비트 7 내지 비트 6은 계층 2 식별자(Layer 2 identifier) 비트로서, 그 비트값은 10d이고, 제8옥텟의 비트 5 내지 비트 1은 사용자 정보 계층 2 프로토콜(UIL2P : User Information Layer 2 Protocol) 비트로서, 그 비트값이 00001b인 경우에는 기본 모드 ISO 1745에 따르며, 00010b인 경우에는 ITU-T 권고안 Q.921(I.441)에 따르고, 00110b인 경우에는 ITU-T 권고안 X.25, 링크 계층에 따르며, 00111b인 경우에는 ITU-T 권고안 X.25, 멀티링크에 따르고, 01000b인 경우에는 반 이중 동작(T.71)을 위한 확장된 LAPB(Link Access Procedure Balanced protocol)에 따르며, 01001b인 경우에는 HDLC(High-level Data Link Control)비동기 응답 모드(ARM : Asynchronous Response Mode)(ISO 4335)에 따르고, 01010b인 경우에는 HDLC 정상 응답 모드(NRM : Normal Response Mode)(ISO 4335)에 따르며, 01011b인 경우에는 HDLC 비동기 발란스 모드(ABM : Asynchronous Balanced Mode)(ISO 4335)에 따르고, 01100b인 경우에는 LAN(Local Area Network) 논리 링크 제어(ISO 8802/2)에 따르며, 01101b 인 경우에는 ITU-T 권고안 X.75에 따른다.

제8a옥텟의 비트 8은 확장자로서 1b이며, 제8a옥텟의 비트 7 내지 비트 1은 선택 계층 2 프로토콜 정보(OL2PI : Optional Layer 2 Protocol Information)를 나타낸다.

제9옥텟의 비트 8은 확장자로서 0b 또는 1b이며, 제9옥텟의 비트 7 내지 비트 6은 계층 3 식별자(Layer 3 identifier) 비트로서, 그 비트값은 11b이고, 제9옥텟의 비트 5 내지 비트 1은 사용자 정보계층 3 프로토콜(UIL3P : User Information Layer 3 Protocol)비트로서, 그 비트값이 00010b인 경우에는 ITU-T 권고안 Q.931(I.451)에 따르고, 00110b인 경우에는 ITU-T 권고안 X.25, 패킷 계층에 다르며, 00111b인 경우에는 ISO 8208에 따르며, 01000b인 경우에는 ISO 8348에 따르고, 01001b인 경우에는 ISO 8473에 따르며, 01010b인 경우에는 ITU-T 권고안 T.70 최소 네트웍 계층에 따른다.

마지막으로 제9a옥텟의 비트 8은 확장자로서 1b이며, 제9a옥텟의 비트 7 내지 비트 1은 선택 계층 3 프로토콜 정보(OL3PI : Optional Layer 3 Protocol Information)를 나타낸다.

제7도는 본 발명에 따른 방법을 수행하는 하드웨어의 구성을 도시한 블록도로서, 본 발명의 방법을 수행하기 위한 하드웨어는 호 및 접속을 위해 메시지를 생성하는 상위 계층의 메시지 생성부(10)와; 상기 메시지 생성부(10)에서 생성된 메시지를 CPU버스를 통해 입력받으며, 서비스 신호들을 ATM셀의 유효 부하 공간에 매핑시키는 기능을 수행하고, ATM 셀 헤더 관련 기능을 수행하며, ATM셀들을 전송비트열로 바꾸어 전달하는 ATM카드(20)로 구성되어 있다.

여기서, 상기 메시지 생성부(10)는 호스트 중앙 처리 장치(Host CPU : 11)와 저장부(12)를 포함하는 컴퓨터 시스템으로 구현되며, 이때 상기 저장부(12)는 메시지를 저장하기 위한 DRAM(12-1), 상기 DRAM(12-1)을 제어하기 위한 DRAM제어부(12-2), 호 처리 프로그램등을 저장하기 위한 DRAM제어부(12-3) 및 전원 오프시 소멸을 원치않는 정보들을 저장하기 위한 비휘발성 RAM(12-4)으로 구성된다.

또한, 상기 ATM 카드(20)는 ATM 셀을 임시로 저장하기 위한 패킷 메모리(21)와, 데이터를 필요한 형태로 만들기 위한 제어 프로그램을 저장해놓은 제어 메모리(22), 전송 데이터를 ATM 셀 형태로 바꾸어주고 역으로 ATM 셀로부터 데이터만을 추출해내는 AAL부(23), ATM 셀 헤더 관련 기능을 수행하며, ATM 셀들을 비트열로 바꾸어 전달하는 ATM 계층 및 물리 계층부(24)로 구성된다.

이어서, 본 발명의 방법을 수행하기 위한 하드웨어의 동작을 살펴보면 다음과 같다.

메시지 생성부(10)의 호스트 중앙 처리 장치(11)가 어플리케이션 혹은 클라이언트의 요구에 따라 소정의 시퀀스를 수행하면서 저장부(12)의 DRAM(12-1)에 메시지 생성을 위한 영역을 확보한 후 상기 영역에 소정의 포맷에 따라 메시지를 생성한다.

그리고, ATM 카드(20)의 패킷 메모리(21)에는 CPU 버스를 통해 입력된 데이터가 저장되고, 이러한 데이터는 ATM 카드(20)를 구성하는 AAL부(23)의 AAL절단부(23-1)로 입력되어 ATM 셀 형태로 변환되고, ATM 카드(20)를 구성하는 AAL부(23)의 AAL 재결합부(23-2)에서는 ATM 계층 및 물리 계층부(20)에서 입력된 ATM 셀로부터 데이터만을 추출해낸다. 이때, 패킷 메모리(21)와 제어 메모리(22)의 역할이 필요하다.

즉, AAL 계층은 상위 계층의 사용자 정보를 프로토콜 데이터 단위(PDU : Protocol Data Unit)로 만들어 주며, 또한 프로토콜 데이터 단위를 절단하여 ATM 셀의 사용자 정보 구간을 형성하고 다시 재결합하는 기능을 수행한다. 여기서, ATM 카드(20)의 AAL부(23)는 Q.2931을 위해 AAL 5기능을 가지며, 연결성 및 비연결성 데이터 통신을 위한 AAL-3/4가 그 프로토콜에 따르는 제반 절차가 복잡해서 고속 데이터 통신에 적합하지 않기 때문에 AAL 5의 필요성이 제기된 것이며, 이러한 AAL 5는 AAL-3/4와 비슷하지만 그 기능을 크게 간소화한 것이 특징이다.

즉, AAL 5는 SAR(Segmentation And Reassembly), CPCS(Common Part Convergence Sublayer), SSCS(Service Specific Convergence Sublayer)의 부계층을 가지며, 서비스 모드가 메시지 모드와 스트림 모드로 나뉘며, 전달 방식도 전달 보장 방식과 전달 비보장 방식이 있다. AAL-3/4와 다른 점은 우선 다중화가 지원되지 않는다는 점이고, 만일 다중화가 AAL 계층에 있다면 이는 SSCS에서 일어나게 된다.

한편, ATM 카드(20)의 ATM 계층 및 물리 계층부(20)는 ATM 계층과 물리 계층으로 구분되며, 각각의 기능을 살펴보면 ATM 계층은 일반 흐름 제어(GEC)구간을 활용하여 사용자망 인터페이스(UNI)에서의 접속과 정보 흐름을 제어하며, 가상 경로 식별 번호(VPI)/가상 채널 식별 번호(VCI)를 번역하여 서비스 접속점(SAP : Service Access Point)들과 연결시켜 주고, 셀들을 다중화 및 역다중화시킨다. 그 밖에도 유료부하 형태(PT)나 셀 포기 순위(CLP) 구간들을 처리하고 ATM 셀의 헤더를 발생 및 추출하는 기능을 수행한다.

또한, 물리 계층에서는 셀 속도의 분리, 헤더 오류 제어용 바이트의 발생 및 확인, 셀 경계점의 검출등을 수행하며, 동기식 디지털 계위(SDH)에 의거하여 전송하는 경우에는 전송 프레임의 발생 및 확인 기능을 수행하고, 광섬유나 동축 케이블을 통한 최종 전송도 담당한다.

제8도는 본 발명에 따라 호 처리 관련 메시지에 포함된 정보요소 중 수신된 협대역 하위계층 호환성 정보요소를 검출하는 방법의 순서도로서, 본 발명의 방법을 살펴보면 제1단계(S1)에서는 수신된 정보요소를 메모리 영역(m[·])에 저장하고, 제2단계(S2)에서는 상기 메모리 영역(m[0])에 저장된 정보요소 식별자(IE Id.)가 협대역 하위계층 호환성 정보요소 식별자(NLLC Id.)인 가를 판단하며, 제3단계(S3)에서는 상기 제2단계(S2)에서의 판단 결과, 상기 메모리 영역(m[0])에 저장된 정보요소 식별자가 협대역 하위계층 호환성 정보요소 식별자(NLLC Id.)인 경우, 코딩 표준(CS), 플래그(Flag) 및 정보요소 액션지시자(IE AI)에 해당하는 비트값을 검출하고, 제4단계(S4)에서는 협대역 하위계층 호환성 내용(NLLC Contents)의 길이(L)에 해당하는 비트값을 검출하며, 제5단계(S5)에서는 정보 전송 능력(ITC)에 해당하는 비트값을 검출하고, 제6단계(S6)에서는 절충 지시자(NI)에 해당하는 비트값을 검출하며, 제7단계(S7)에서는 전송모드(TM)와 정보 전송율(ITR)에 해당하는 비트값을 검출하고, 제8단계(S8)에서는 구조(Structure), 형태(Configuration), 및 설정(Establishment)에 해당하는 비트값을 검출하며, 제9단계(S9)에서는 대칭(Symmetry) 및 정보 전송율(ITR)에 해당하는 비트값을 검출하고, 제10단계(S10)에서는 사용자 정보 계층 1 프로토콜(UIL1P)에 해당하는 비트값을 검출하며, 제11단계(S11)에서는 상기 제9단계(S9)에서 검출된 사용자 정보 계층 1 프로토콜(UIL1P)에 따라 동기/비동기 비트(S/A), 절충 비트(Negot.) 및 사용자율(UR)에 해당하는 비트값을 검출하고, 제12단계(S12)에서는 상기 제9단계(S9)에서 검출된 사용자 정보 계층 1 프로토콜(UIL1P)에 따라 조정율(IR), 발신측 망 독립 클럭(NT), 수신측 망 독립 클럭(NR), 발신측 흐름 제어(FCT) 및 수신측 흐름 제어(FCR) 또는 헤더/비헤더(H/NH), 다중 프레임 지원(MFS), 모드(Mode), 논리 링크 식별 절충(LN), 양도자/양수자(A/A) 및 대역내/대역외 절충 비트(ION)에 해당하는 비트값을 검출하며, 제13단계(S13)에서는 정지 비트수(NSB), 데이터 비트수(NDB) 및 패리티(Parity)에 해당하는 비트값을 검출하고, 제14단계(S14)에서는 이중 모드(DM)와 모뎀 타입 비트(MT)에 해당하는 비트값을 검출하며, 제15단계(S15)에서는 사용자 정보 계층 1 프로토콜(UIL2P)에 해당하는 비트값을 검출하고, 제16단계(S16)에서는 선택 계층 2 프로토콜 정보(OL2PI)에 해당하는 비트값을 검출하며, 제17단계(S17)에서는 사용자 정보 계층 3 프로토콜(UIL3P)에 해당하는 비트값을 검출하고, 제18단계(S18)에서는 선택계층 3 프로토콜 정보(OL3PI)에 해당하는 비트값을 검출한다.

제8도를 참조하여 본 발명에 대한 상기 각 단계를 구체적으로 설명하면 다음과 같다.

상기 제1단계(S1)에서는 수신된 정보요소를 저장시키기 위해 메모리 영역(m[·])을 어래이(Array) 형태로 확보하고, 그 확보된 메모리 영역(m[·])은 첫 번째 옥텟부터 n번째 옥텟까지 각각 제0메모리 영역~제n메모리 영역(m[0], m[1], …, m[n])로 표시된다.

상기 제2단계(S2)에서는 제1옥텟(제6도에 도시)의 정보요소식별자(IE Id.)에 해당하는 제0메모리 영역(m[0])의 비트값이 협대역 하위계층 호환성 정보요소 식별자(NLLC IE Id.)에 해당하는 가를 판단한다. 만약, 정보요소 식별자(IE Id.)의 비트값이 01111100b인 경우(표 6참조)에는 협대역 하위계층 호환성 정보요소 식별자(NLLC IE Id.)에 해당하는 비트값을 나타내는 것이므로 다음 제3단계(S3)로 넘어가고, 그 외의 비트값인 경우에는 다른 정보요소에 해당하므로 본 발명의 단계를 거치지 않고 다른 정보요소를 위한 처리 과정(제8도에 도시되지 않음)으로 분기한다.

상기 제3단계(S3)에서는 제6도에 도시된 정보요소의 포맷중 제2옥텟에 해당하는 비트값을 검출하게 되는데, 좀 더 구체적으로 살펴보면 제3-1단계(S3-1)에서는 코딩 표준(CS) 비트에 해당하는 비트 7 및 비트 6을 검출하기 위해 제1메모리 영역(m[1])에 저장된 비트값과 01100000b에 대해 논리곱(AND)을 수행하며, 제3-2단계(S3-2)에서는 플래그(Flag) 비트에 해당하는 비트5를 검출하기 위해 제1메모리 영역(m[1])에 저장된 비트값과 00010000b에 대해 논리곱(AND)을 수행하고, 제3-3단계(S3-3)에서는 정보 요소 액션 지시자(AI)비트에 해당하는 비트 3, 비트2 및 비트1을 검출하기 위해 제1메모리 영역(m[1])에 저장된 비트값과 00000111b에 대해 논리곱을 수행한다.

상기 제4단계(S4)에서는 제2메모리 영역(m[2])에 저장된 비트값을 좌로 8비트 시프트시킨 비트값과 제3메모리 영역(m[3])에 저장된 비트값에 대해 논리합(OR)을 수행하므로써 협대역 하위계층 호환성 내용의 길이를 구하도록 되어있다.

상기 제5단계(S5)중 제5-1단계(S5-1)에서는 변수n값을 4로 설정하는데, 이와 같이 설정하는 이유는 제4메모리 영역(m[4])의 비트값 즉, 제6도에 도시된 제5옥텟의 비트값을 검출하기 위한 것이며, 제5-2단계(S5-2)에서는 정보 전송능력(ITC)비트에 해당하는 비트5 내지 비트1의 비트값을 검출하기 위해 상기 제4메모리 영역(m[4])에 저장된 비트값과 00011111b에 대해 논리곱(AND)을 수행한다.

상기 제6단계(S6)중 제6-1단계(S6-1)에서는 상기 제5단계(S5)의 변수 n값에 1을 더한 후, 그 결과값을 새로운 변수 n 값 즉, 5로 설정하는데, 그 이유는 제6도에 도시된 제5메모리 영역의 제5a옥텟에 해당되는 비트값을 검출하기 위한 것이다. 그리고, 제6-2단계(S6-2)에서는 절충 지시자(NI)에 해당하는 비트 7의 비트값을 검출하기 위해 상기 제5메모리영역(m[5])에 저장된 비트값과 01000000b에 대해 논리곱(AND)을 수행한다.

상기 제7단계(S7)중 제 7-1단계(S7-1)에서는 상기 제6단계(S6)의 변수 n 값에 1을 더한 후, 그 결과값을 새로운 변수 n 값 즉, 6로 설정하는데, 그 이유는 제6도에 도시된 제6메모리 영역의 제6옥텟에 해당되는 비트값을 검출하기 위한 것이다. 그리고, 제7-2단계(S7-2)에서는 전송모드(TM)비트에 해당하는 비트 7 내지 비트 6의 비트값을 검출하기 위해 상기 제6메모리영역(m[6])에 저장된 비트값과 01100000b에 대해 논리곱(AND)을 수행하고, 제7-3단계(S7-3)에서는 정보 전송율(ITR)에 해당하는 비트 5 내지 비트 1의 비트값을 검출하기 위해 상기 제6메모리 영역(m[6])에 저장된 비트값과 00011111b에 대해 논리곱(AND)을 수행한다.

상기 제8단계(S8)중 제8-1단계(S8-1)에서는 상기 제6메모리 영역(m[6])에 저장된 비트값이 10000000b보다 작은지를 비교 판단하여, 작지 않은 경우에는 제10단계(S10)로 넘어가고, 작은 경우에는 다음 제8-2단계(S8-2)로 넘어간다. 제8-2단계(S8-2)에서는 상기 제7단계(S7)의 변수 n값에 1을 더한 후, 그 결과값 즉, 7을 새로운 변수 n값으로 설정한다. 제8-3단계(S8-3)에서는 제6a옥텟에 해당하는 제7메모리영역(m[7])의 비트값과 01110000b 대해 논리곱(AND)을 수행하여 제6a옥텟의 비트 7 내지 비트 5에 해당하는 구조(Structure) 비트값을 검출하고, 제6a옥텟에 해당하는 제7메모리영역(m[7])의 비트값과 00001100b에 대해 논리곱(AND)을 수행하여 제6a옥텟의 비트 4 내지 비트 3에 해당하는 형태(Configuration) 비트값을 검출하며, 제6a옥텟에 해당하는 제7메모리영역(m[7])의 비트값과 00000011b에 대해 논리곱(AND)을 수행하여 제6a옥텟의 비트 2 내지 비트1에 해당하는 설정(Establishment) 비트값을 검출한다.

상기 제9단계(S9)중 제9-1단계(S9-1)에서는 상기 제7메모리영역(m[7])에 저장된 비트값이 10000000b보다 작은지를 비교 판단하여, 작지 않은 경우에는 제10단계(S10)로 넘어가고, 작은 경우에는 다음 제9-2단계(S9-2)로 넘어간다. 제9-2단계(S9-2)에서는 상기 제8단계(S8)의 변수 n 값에 1을 더한 후, 그 결과값 즉, 8을 새로운 변수 n 값으로 설정한다. 제9-3단계(S9-3)에서는 제6b옥텟에 해당하는 제8메모리 영역(m[8])의 비트값과 01100000b에 대해 논리곱(AND)을 수행하여 제6b 옥텟의 비트 7 내지 비트 6에 해당하는 대칭(Symmetry) 비트값을 검출하고, 제6b옥텟에 해당하는 제8메모리 영역(m[8])의 비트값과 00011111b에 대해 논리곱(AND)을 수행하여 제6b옥텟의 비트 5 내지 비트 1에 해당하는 도착지로부터 출발지로 향하는 정보의 전송율(ITR) 비트값을 검출한다.

상기 제10단계(S10)중 제10-1단계(S10-1)에서는 상기 제7단계(S7), 제8단계(S8) 또는 제9단계(S9)의 변수 n 값에 1을 더한 후, 그 결과값 즉, 7, 8 또는 9를 새로운 변수 n값으로 설정한다. 이때, 상기 제10-1단계(S10-1)에서 새로운 변수 n값이 9로 설정되었다고 가정하면, 제10-2단계(S10-2)에서는 제7옥텟에 해당하는 제9메모리영역(m[9])의 비트값과 00011111b에 대해 논리곱(AND)을 수행하여 제7옥텟의 비트 5 내지 비트 1에 해당하는 사용자 정보 계층 1 프로토콜(UIL1P) 비트값을 검출한다.

상기 제11단계(S11)중 제11-1단계(S11-1)에서는 상기 제10단계(S10)에서 검출된 제9메모리 영역(m[9])의 사용자 정보 계층 1 프로토콜(UIL1P) 비트값이 V.110/X.30 또는 V.120에 해당하는 가를 판단하여, V.110/X.30 또는 V.120에 해당하지 않는 경우에는 제15단계(S15)로 넘어가고, V.110/X.30 또는 V.120에 해당하는 경우에는 다음 제11-2단계(S11-2)로 넘어간다. 제11-2단계(S11-2)에서는 상기 제10단계(S10)의 변수 n 값에 1을 더한 후, 그 결과값 즉, 10을 새로운 변수 n값으로 설정한다. 제11-3단계(S11-3)에서는 제7a옥텟에 해당하는 제10메모리 영역(m[10])의 비트값과 01000000b에 대해 논리곱(AND)을 수행하여 제7a옥텟의 비트 7에 해당하는 동기/비동기(S/A) 비트값을 검출하고, 제7a옥텟에 해당하는 제10메모리영역(m[10])의 비트값과 00100000b에 대해 논리곱(AND)을 수행하여 제7a옥텟의 비트6에 해당하는 절충(Negotiation) 비트값을 검출하며, 제7a옥텟에 해당하는 제10메모리 영역(m[10])의 비트값과 00011111b에 대해 논리곱(AND)을 수행하여 제7a옥텟의 비트 5 내지 비트 1에 해당하는 사용자율(UR) 비트값을 검출한다.

상기 제12단계(S12)중 제12-1단계(S12-1)에서는 상기 제11단계(S11)의 변수 n 값에 1을 더한 후, 그 결과값 즉, 11를 새로운 변수 n 값으로 설정하고, 제12-2단계(S12-2)에서는 상기 제10단계(S10)에서 검출된 제9메모리영역(m[9])의 사용자 정보계층 1 프로토콜(UIL1P) 비트값이 V.110/X.30에 해당하는 가를 판단하여, 해당하지 않는 경우에는 다음 제12-4단계(S12-4)로 넘어가고, 해당하는 경우에는 다음 제12-3단계(S12-3)로 넘어간다. 제12-3단계(S12-3)에서는 제7b옥텟에 해당하는 제11메모리영역(m[11])의 비트값과 01100000b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 7 내지 비트 6에 해당하는 조정율(IR) 비트값을 검출하고, 제7b옥텟에 해당하는 제11메모리 영역(m[11])의 비트값과 00010000b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 5에 해당하는 발신측 망 독립 클럭(NT) 비트값을 검출하며, 제7b옥텟에 해당하는 제11메모리영역(m[11])의 비트값과 00001000b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 4에 해당하는 수신측 망 독립 클럭(NR) 비트값을 검출하고, 제7b옥텟에 해당하는 제11메모리영역(m[11])의 비트값과 00000100b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트3에 해당하는 발신측 흐름 제어(FCT) 비트값을 검출하여, 제7b옥텟에 해당하는 제11메모리영역(m[11])의 비트값과 00000010b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 2에 해당하는 수신측 흐름 제어(FCR) 비트값을 검출한다. 제12-4단계(S12-4)에서는 제7b옥텟에 해당하는 제11메모리영역(m[11])의 비트값과 01000000b

에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 7에 해당하는 헤더/비헤더(H/NH) 비트값을 검출하고, 제7b옥텟에 해당하는 제11메모리 영역(m[11])의 비트값과 00100000b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트6에 해당하는 다중 프레임 지원(MFS) 비트값을 검출하고, 제7b옥텟에 해당하는 제11메모리영역(m[11])의 비트값과 00010000b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 5에 해당하는 동작 모드(Mode) 비트값을 검출하며, 제7b옥텟에 해당하는 제11메모리 영역(m[11])의 비트값과 00001000b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 4에 해당하는 논리 링크 식별자 절충(LN) 비트값을 검출하고, 제7b옥텟에 해당하는 제11메모리영역(m[11])의 비트값과 00000100b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 3에 해당하는 양도자/양수자(A/A) 비트값을 검출하며, 제7b옥텟에 해당하는 제11메모리영역(m[11])의 비트값과 00000010b에 대해 논리곱(AND)을 수행하여 제7b옥텟의 비트 2에 해당하는 대역내/대역외 절층(ION) 비트값을 검출한다.

상기 제13단계(S13)중 제13-1단계(S13-1)에서는 상기 제12단계(S12)의 변수 n 값에 1을 더한 후, 그 결과값 즉, 12를 새로운 변수 n 값으로 설정하고, 제13-2단계(S13-2)에서는 제7c옥텟에 해당하는 제12메모리영역(m[12])의 비트값과 01100000b에 대해 논리곱(AND)을 수행하여 제7c옥텟의 비트 7 내지 6에 해당하는 정지 비트 수(NSB) 비트값을 검출하고, 제7c옥텟에 해당하는 제12메모리영역(m[12])의 비트값과 00011000b에 대해 논리곱(AND)을 수행하여 제7c옥텟의 비트 5 내지 4에 해당하는 데이터 비트 수(NDB) 비트값을 검출하며, 제7c옥텟에 해당하는 제12메모리 영역(m[12])의 비트값과 00000111b에 대해 논리곱(AND)을 수행하여 제7c옥텟의 비트 3 내지 1에 해당하는 패리티(Parity) 비트값을 검출한다.

상기 제14단계(S14)중 제 14-1(S14-1)에서는 상기 제13단계(S13)의 변수 n 값에 1을 더한 후, 그 결과값 즉, 13을 새로운 변수 n 값으로 설정하고, 제14-2단계(S14-2)에서는 제7d옥텟에 해당하는 제13메모리영역(m[13])의 비트값과 01000000b에 대해 논리곱(AND)을 수행하여 제7d옥텟의 비트 7에 해당하는 이중모드(DM) 비트값을 검출하고, 제7d옥텟에 해당하는 제13메모리 영역(m[13])의 비트값과 00111111b에 대해 논리곱(AND)을 수행하여 제7d옥텟의 비트 6 내지 1에 해당하는 모뎀타입(MT) 비트값을 검출한다.

상기 제15단계(S15)중 제15-1단계(S15-1)에서는 상기 제10단계(S10) 또는 상기 제14단계(S14)의 변수 n 값에 1을 더한 후, 그 결과 값 10 또는 14중 하나의 값이 되나 여기서는 결과값을 14로 가정하여 새로운 변수 n 값으로 설정한다. 제15-2단계(S15-2)에서는 제8옥텟에 해당하는 제14메모리영역(m[14])의 비트값과 00011111b에 대해 논리곱(AND)을 수행하여 제8옥텟의 비트 5 내지 비트 1에 해당하는 사용자정보 계층 2 프로토콜(UIL2P) 비트값을 검출한다.

상기 제16단계(S16)중 제16-1단계(S16-1)에서는 상기 제14메모리영역(m[14])에 저장된 비트값이 10000000b보다 작은지를 비교 판단하여, 작지 않은 경우에는 제17단계(S17)로 넘어가고, 작은 경우에는 다음 제16-2단계(S16-2)로 넘어간다. 제16-2단계(S16-2)에서는 상기 제15단계(S15)의 변수 n 값에 1을 더한 후, 그 결과값 즉, 15을 새로운 변수 n 값으로 설정한다. 제16-3단계(S16-3)에서는 제8a옥텟에 해당하는 제15메모리영역(m[15])의 비트값과 01111111b에 대해 논리곱(AND)을 수행하여 제8a옥텟의 비트 7 내지 비트 1에 해당하는 선택 계층 2 프로토콜 정보(OL2PI)에 해당하는 비트값을 검출한다.

상기 제17단계(S17)중 제17-1단계(S17-1)에서는 상기 제15단계(S15) 또는 상기 제16단계(S16)의 변수 n 값에 1을 더한 후, 그 결과 값 15 또는 16 중 하나의 값이 되나 여기서는 결과값을 16로 가정하여 새로운 변수 n 값으로 설정한다. 제17-2단계(S17-2)에서는 제9옥텟에 해당하는 제16메모리 영역(m[16])의 비트값과 00011111b에 대해 논리곱(AND)을 수행하여 제9옥텟의 비트 5 내지 비트 1에 해당하는 사용자 정보 계층 2 프로토콜(UIL2P) 비트값을 검출한다.

마지막으로 상기 제18단계(S18)중 제18-1단계(S18-1)에서는 상기 제16메모리 영역(m[16])에 저장된 비트값이 10000000b보다 작은지를 비교 판단하여, 작지 않은 경우에는 종료하고, 작은 경우에는 다음 제18-2단계(S18-2)로 넘어간다. 제18-2단계(S18-2)에서는 상기 제17단계(S17)의 변수 n 값에 1을 더한 후, 그 결과값 즉, 17을 새로운 변수 n 값으로 설정한다. 제18-3단계(S18-3)에서는 제9a옥텟에 해당하는 제17메모리 영역(m[17])의 비트값과 01111111b에 대해 논리곱(AND)을 수행하여 제9a옥텟의 비트 7 내지 비트 1에 해당하는 선택 계층 3 프로토콜 정보(OL3PI)에 해당하는 비트값을 검출한다.

결국, 상기와 같은 단계를 순차적으로 동작하므로써 ATM 사용자망 인터페이스(UNI)에서 호 처리 관련 메시지에 포함되는 정보요소중 수신된 협대역 하위계층 호환성 정보요소를 검출하게 되는 것이다.

이상에서 설명한 바와 같이 본 발명에 따르면 ATM 사용자망 인터페이스(UNI)에서 Q.2931프로토콜을 적용할 수 있으므로, ATM 방식으로 데이터를 전송하기 위한 채널 접속을 쉽게 설정할 수 있다는 데 그 효과가 있다.

Claims

ATM망에 접속된 일 단말로부터 상기 망에 접속된 타 단말로 ATM방식에 따라 호를 설정하기 위하어 수신된 사용자망 인터페이스의 메시지에 포함되는 정보요소를 검출하는 방법에 있어서, 상기 수신된 정보요소를 메모리 영역에 저장하는 제1단계(S1)와; 상기 메모리 영역에 저장된 정보요소 식별자가 협대역 하위계층 호환성 정보요소 식별자인 가를 판단하는 제2단계(S2); 상기 제2단계(S2)에서의 판단결과, 상기 메모리 영역에 저장된 정보요소 식별자가 협대역 하위계층 호환성 정보요소 식별자인 경우, 코딩 표준, 플래그 및 정보요소 액션지시자에 해당하는 비트값을 검출하는 제3단계(S3); 협대역 하위계층 호환성 내용의 길이에 해당하는 비트값을 검출하는 제4단계(S4); 정보 전송 능력에 해당하는 비트값을 검출하는 제5단계(S5); 절충 지시자에 해당하는 비트값을 검출하는 제6단계(S6); 전송모드와 정보 전송율에 해당하는 비트값을 검출하는 제7단계(S7); 구조, 형태 및 설정에 해당하는 비트값을 검출하는 제8단계(S8); 대칭 및 정보 전송율에 해당하는 비트값을 검출하는 제9단계(S9); 사용자 정보 계층 1 프로토콜에 해당하는 비트값을 검출하는 제10단계(S10); 상기 제9단계(S9)에서 검출된 사용자 정보 계층 1 프로토콜에 따라 동기/비동기 비트, 절충 비트 및 사용자율에 해당하는 비트값을 검출하는 제11단계(S11); 상기 제9단계(S9)에서 검출된 사용자 정보 계층 1 프로토콜에 따라 조정율, 발신측 망 독립 클럭, 수신측 망 독립 클럭, 발신측 흐름 제어 및 수신측 흐름 제어 또는 헤더/비헤더, 다중 프레임 지원, 모드, 논리 링크 식별 절충, 양도자/양수자 및 대역내/대역외 절충 비트에 해당하는 비트값을 검출하는 제12단계(S12); 정지 비트수, 데이터 비트수 및 패리티에 해당하는 비트값을 검출하는 제13단계(S13); 이중 모드와 모뎀 타입 비트에 해당하는 비트값을 검출하는 제14단계(S14); 사용자 정보 계층 2 프로토콜에 해당하는 비트값을 검출하는 제15단계(S15); 선택계층 2 프로토콜 정보에 해당하는 비트값을 검출하는 제16단계(S16); 사용자 정보 계층 3 프로토콜에 해당하는 비트값을 검출하는 제17단계(S17); 및 선택 계층 3 프로토콜 정보에 해당하는 비트값을 검출하는 제18단계(S18)로 구성되어 있는 것을 특징으로 하는 ATM 사용자망 인터페이스에서의 호 및 접속 제어 방법.
제1항에 있어서, 상기 제3단계(S3)가 코딩 표준에 해당하는 비트값을 검출하기 위해 제n메모리 영역에 저장된 비트값과 0110 0000b에 대해 논리곱을 수행하는 제3-1단계(S3-1)와; 플래그에 해당하는 비트값을 검출하기 위해 제n메모리 영역에 저장된 비트값과 0001 0000b에 대해 논리곱을 수행하는 제3-2단계(S3-2); 및 정보 요소 액션 지시자에 해당하는 비트값을 검출하기 위해 제n메모리 영역에 저장된 비트값과 00000111b에 대해 논리곱을 수행하는 제3-3단계(S3-3)로 이루어진 것을 특징으로 하는 ATM 사용자망 인터페이스에서의 호 및 접속 제어 방법.
제1항에 있어서, 상기 제18단계(S18)가 제n메모리 영역에 저장된 비트값이 10000000b보다 작은지를 비교 판단하여 작지 않은 경우에는 종료하는 제18-1단계(S18-1)와; 상기 제18-1단계(S18-1)에서의 판단 결과, 작은 경우에는 상기 제17단계(S17)의 변수 n 값에 1을 더한 후, 그 결과값을 새로운 변수 n 값으로 설정하는 제18-2단계(S18-2); 및 제 n메모리 영역의 비트값과 01111111b에 대해 논리곱을 수행하여 선택 계층 3 프로토콜 정보에 해당하는 비트값을 검출하는 제18-3단계(S18-3)로 이루어진 것을 특징으로 하는 ATM 사용자망 인터페이스에서의 호 및 접속 제어 방법.