KR100202555B1

KR100202555B1 - Postscaler

Info

Publication number: KR100202555B1
Application number: KR1019950070211A
Authority: KR
Inventors: 임유신; 임진혁
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1995-12-31
Filing date: 1995-12-31
Publication date: 1999-06-15
Also published as: KR970049427A

Abstract

본 발명은 범용 새츄레이션기능을 가진 포스트 스케일러에 관한 것으로, 입력되는 M 비트 데이타를 S 자리 시프트되지 않는 나머지 N 비트를 출력하는 S 자리 시프터와, 상기 M비트 데이타중의 MSB S+l 비트를 가지고 오버플로우의 발생여부를 판정하기 위하여 상기 M 비트 데이타중의 MSB S+1 비트를 선택하여 출력하는 MSB 선택기와, 상기 MSB 선택기에서 출력되는 MSB S+l 비트가 모두 '0'이면 '1'을 출력하는 0 검출기와, 상기 MSB 선택기에서 출력되는 MSB S+l 비트가 모두 '1'이면 '1'을 출력하는 1 검출기와 상기 0,1 검출기에서 오버플로우의 미발생으로 판정하면 상기 S 자리 시프터에서 출력되는 N 비트를 그대로 출력하고 오버플로우의 발생으로 판정하면 상기 M 비트 데이타의 MSB 1비트에 따라 상기 M 비트 데이타가 양수인지 음수인지를 판정하여 양수이면 양수최대치를 음수이면 음수최대치를 출력하는 데이터출력부로 구성되어, 오버플로우의 발생에 대한 부담없이 임의의 시프트 라이트 자리수를 포스트 스케일링처리에 적용할 수 있게 되며, 따라서 최상의 신호대 잡음비를 얻을 수 있도록 한 것이다.The present invention relates to a post-scaler having a general-purpose saturation function. The present invention relates to a post-scaler having an S-digit shifter for outputting the remaining N bits without shifting the M-bit data by S-digits, and an MSB S + l bit in the M-bit data. An MSB selector for selecting and outputting the MSB S + 1 bit in the M bit data to determine whether an overflow occurs, and a '1' if the MSB S + l bits output from the MSB selector are all '0'. 0 detector to output, 1 detector to output '1' if the MSB S + l bits output from the MSB selector are all '1' and the S-digit shifter if it is determined that no overflow occurs at the 0 and 1 detector. If the N-bit outputted from the N-bit is output as it is and it is determined that an overflow occurs, it is determined whether the M-bit data is positive or negative according to the MSB 1 bit of the M-bit data. Value is negative, the configuration data output portion for outputting a negative maximum value, and allows any shift right places no burden on the generation of the overflow can be applied to post-scaling process, and therefore one to get the best signal-to-noise ratio.

Description

Post Scaler with Universal Saturation

제1도는 일반적인 마이크로프로세서의 내부구성도.1 is an internal configuration diagram of a general microprocessor.

제2도는 본 발명 범용 새츄레이션기능을 가진 포스트 스케일러의 구성도.2 is a block diagram of a post-scaler having a universal saturation function of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 프리 스케일러 2 : P스케일러1: Free scaler 2: P scaler

3 : 포스트 스케일러 10 : S 자리 시프터3: postscaler 10: S-digit shifter

20 : MSB 선택기 30 : 0 검출기20: MSB selector 30: 0 detector

40 : 1 검출기 50 : 데이타 출력부40: 1 detector 50: data output part

60 : 오버플로우 발생 판정부60: overflow occurrence determining unit

본 발명은 마이크로프로세서의 내부장치중의 하나인 산술논리연산장치(ALU)에 관한 것으로, 특히 이러한 산술논리연산장치의 연산결과를 기억하는 레지스터인 누산기(Accumulator)의 데이타를 필요에 따라 다른 기억장치로 이동시킬 때 수행하게 되는 스케일링(Scaling)에 있어서 오버플로우의 발생이 없도록 한 범용 새츄레이션(saturation)기능을 가진 포스트 스케일러(Postscaler)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an arithmetic logic operation unit (ALU), which is one of the internal devices of a microprocessor, and in particular, another memory device for accumulating the accumulator data, which is a register for storing the operation result of the arithmetic logic operation unit. The present invention relates to a postscaler having a general-purpose saturation function so that there is no overflow in scaling performed when moving to the sig- nal.

일반적으로, 마이크로프로세서의 베이타의 유효숫자의 길이는 신호대 잡음비(S/N 비) 등을 결정해 주는 하나의 요인이 되고 있다. 신호대 잡음비를 높이기 위해서는 가능한 한 이 유효숫자의 길이를 길게 해 주어야 한다.In general, the length of the effective number of the microprocessor's beta is one factor that determines the signal-to-noise ratio (S / N ratio). In order to increase the signal-to-noise ratio, the length of this significant figure should be as long as possible.

마이크로프로세서에 있어서 연산처리되는 데이타의 유효숫자의 길이를 길게하기 위한 하나의 방안으로서, 마이크로프로세서의 산술논리연산장치의 비트폭을 넓게 해 주는 점을 고려할 수 있다. 즉, 산술논리연산장치의 비트폭을 최대한 넓게 해 줌으로써 마이크로프로세서에 있어서의 데이타의 유효숫자의 길이를 가능한 한 길게 할 수 있다.As one method for increasing the length of the significant digit of the data to be processed in the microprocessor, it is possible to consider that the bit width of the arithmetic logic unit of the microprocessor is widened. In other words, by making the bit width of the arithmetic logic unit as wide as possible, the length of the significant number of data in the microprocessor can be made as long as possible.

산술논리연산장치의 비트폭을 넓게 해 주는 데에는 '스케일링'이라는 처리가 행해지고 있으며, 이 스케일링은 본질적으로 2진수를 사용하고 있는 시스템에서는 시프트연산에 해당하는 것으로, 크게 두 종류의 스케일러에 의해서 이루어진다.In order to widen the bit width of the arithmetic logic unit, a process called 'scaling' is performed. This scaling is essentially a shift operation in a system using binary numbers, and is largely performed by two kinds of scalers.

마이크로프로세서에서, 산술논리연산장치의 출력측에는 이 산술논리연산장치의 연산결과를 기억하기 위한 레지스터인 누산기가 설치되어 있으며, 이 누산기의 기억데이타(산술논리연산장치의 연산결과)를 데이타 버스를 통해 다른 기억장치로 이동시키기 전에, 비트폭을 원래대로 좁게 해 주기 위해 상기 누산기의 출력측에 상기의 포스트스케일러가 설치되게 된다.In the microprocessor, an accumulator, which is a register for storing the arithmetic result of the arithmetic logical unit, is provided on the output side of the arithmetic logical unit, and the memory data (the arithmetic result of the arithmetic logical unit) of the arithmetic logic unit is stored through a data bus. Before moving to another storage device, the postscaler is installed on the output side of the accumulator in order to narrow the original bit width.

제1도는 일반적인 마이크로프로세서의 내부구조이다.1 is an internal structure of a general microprocessor.

도면부호'ALU'로 표기되어 있는 산술논리연산장치의 출력측에는 앞서 언급한 바와같이 이 산술논리연산장치(ALU)의 연산결과를 기억하기 위한 레지스터인 누산기(ACC)가 설치되어 있고, 또 이 누산기(ACC)의 출력측에는 산술논리연산장치(ALU)의 비트폭을 원래대로 좁혀 주기 위하여 상기 연산결과에 대해서 스케일링을 수행하는 상기의 포스트 스케일러(3)가 설치되어 있다.The accumulator (ACC), which is a register for storing the arithmetic result of the arithmetic logic unit (ALU), is installed on the output side of the arithmetic logic unit indicated by the reference numeral 'ALU'. On the output side of the ACC, a post scaler 3 is provided which performs scaling on the calculation result in order to narrow the bit width of the arithmetic logic operation unit ALU.

이 포스트 스케일러(3)는 상기 누산기(ACC)에 기억되어 있는 데이타, 즉 산술논리연산장치(ALU)의 연산결과가 데이타버스를 통해 다른 기억장치로 이동되기 전에 그 데이타에 대해서 스케일링처리를 하게 된다.The post scaler 3 performs scaling on the data stored in the accumulator ACC, that is, the arithmetic result of the arithmetic logic operation unit ALU before moving to another storage device via the data bus. .

참고로, 제1도에서 도면부호 '1'의 프리스케일러(Prescaler)와 도면부호 '2'의 P 스케일러(P-Scaler)는 멀티플렉서(MUX)를 통해 산술논리연산장치(ALU)에 입력되는 데이타가 산술논리연산장치(ALU)에서 연산처리되기 전에 스케일링을 행하는 장치이다For reference, in FIG. 1, data inputted to an arithmetic logic unit (ALU) through a multiplexer is used for the prescaler of reference numeral '1' and the P-scaler of reference numeral '2'. It is a device that performs scaling before arithmetic processing in arithmetic logic operation unit (ALU).

대다수의 경우, 산술논리연산장치의 비트폭, 즉 누산기의 비트폭은 이 누산기의 데이타가 이동되어 기억되는 다른 기억장치의 비트폭과 실질적으로 일치하지 않는다. 누산기의 비트폭이 더 넓은 게 일반적이다.In most cases, the bit width of the arithmetic logic unit, i.e., the bit width of the accumulator, does not substantially coincide with the bit width of other storage devices in which data of this accumulator is moved and stored. It is common for the accumulator to have a wider bit width.

이와같이 누산기와 기억장치가 비트폭에 있어서 서로 일치하지 않으면, 범용 마이크로프로세서의 경우, 누산기의 데이타를 다른 기억장치로 이동시킬 때 여러번으로 나누어 이동시킴으로써 데이타 유실을 방지하고 있었다.In this way, if the accumulator and the memory device do not coincide with each other in bit width, the general-purpose microprocessor prevents data loss by dividing the accumulator data several times when moving it to another memory device.

그러나, 디지탈신호처리기가 관련되어 있는 경우에는 사정이 약간 다르다.However, the situation is slightly different when a digital signal processor is involved.

즉, 디지탈신호처리기가 관련된 경우에는 그 처리되는 데이타가 아날로그/디지탈 변환기(ADC)를 통해 만들어진 것이기 때문에 본질적으로 에러를 포함하고 있다.In other words, if a digital signal processor is involved, the processed data essentially contains an error because the processed data is generated through an analog / digital converter (ADC).

예를들어, 05[V]인 신호를 16비트 아날로그/디지탈변환기를 통해 디지털화 할 때, 위의 05 구간을 2¹⁶개로 분할하여 양자화하게 되는데, 이는 유효숫자의 길이가 16개임을 의미하므로, 얻어진 디지탈신호는 1/21/2^l6 5 [v] 의 에러(1/2LSB)를 포함하게 된다.For example, 0 When digitizing a signal of 5 [V] through a 16-bit analog / digital converter, the above zero The 5 intervals are divided into 2 ¹⁶ and quantized. This means that the length of 16 significant figures is 16. Therefore, the obtained digital signal is 1/2 1/2 ^l6 It will contain an error of 5 [v] (1 / 2LSB).

이 유효비트가 16개인 데이타를 가지고 필요한 연산을 수회 반복하면 상기의 에러가 전파되므로 하위 LSB측의 데이타들은 점차 그 의미가 없어지게 된다. 즉, 100 개의 데이타에 대해서 가산연산을 수행하여 25비트의 데이타로 표시하여야 하는 경우에, 이 데이타를 기억하여야 할 기억장치의 비트폭이 25비트 이상이면 그대로 기억시키면 되지만, 비트폭이 25비트 미만인 경우에는 가령 20비트인 경우에는 5자리 시프트 라이트하여 LSB측 5비트를 제거하고 나머지 20 유효비트를 기억시켜도 별문제가 없을 수 있다.If the necessary operation is repeated several times with data having 16 valid bits, the above error is propagated, and the data of the lower LSB side gradually loses its meaning. In other words, when 100 bits of data are to be added and displayed as 25 bits of data, if the bit width of the storage device to store the data is 25 bits or more, the data can be stored as it is, but the bit width is less than 25 bits. In the case of 20 bits, for example, the 5-bit shift write may be performed to remove the LSB side 5 bits and store the remaining 20 valid bits.

일반적으로 입력데이타들의 비트수는 실제의 연산에 따라 결정되는 것이므로, 종래에는 입력데이타가 정확히 몇 비트인지를 알 수 없어 추정을 이용하여 포스트 스케일링처리를 하였다.In general, since the number of bits of the input data is determined by an actual operation, it is not possible to know exactly how many bits of the input data has been conventionally performed.

즉, 상기 예의 경우, 추정을 통해 시프트 라이트 자리수를 6 으로 하여 입력 데이타를 시프트 라이트시키고 나머지 19비트의 유효비트를 비트폭이 20인 상기 기억장치에 기억시킨다면, 이는 최대한으로 활용하지 못하는 결과가 되고, 또 신호대 잡음비를 악화시키게 된다.That is, in the case of the above example, if the input data is shifted-write with the shift write digit of 6 through estimation, and the remaining 19 bits of valid bits are stored in the storage device having a bit width of 20, this results in the maximum utilization. In addition, the signal-to-noise ratio worsens.

반면에, 시프트 라이트 자리수를 4로 하여 입력데이타를 시프트 라이트시키고 나머지 21비트의 유효비트를 상기 20비트의 기억장치에 기억시킨다면, 이때에는 오버플로우가 발생하게 된다. 오버플로우가 발생하면, 상기 입력데이타중의 비트중에서 MSB(Most Significant Bit)쪽의 데이타가 버려지게 되므로, 이는 심각한 문제이다.On the other hand, if the shift write digit is 4 and the input data is shift written and the remaining 21 bits of valid bits are stored in the 20-bit storage device, overflow occurs at this time. When overflow occurs, the data of the MSB (Most Significant Bit) side is discarded among the bits of the input data, which is a serious problem.

이와같이 종래에는 포스트 스케일처리시 입력데이타에 대한 시프트 라이프 자리수를 결정하는 데 있어서 현실적으로 어려움이 따른다는 문제점이 있다.As described above, there is a problem in that it is difficult to realistically determine the shift life digit for the input data during the post-scaling process.

본 발명은 이러한 종래의 문제점이 감안되어 창안된 것으로, 신호대 잡음비의 악화나 오버플로우의 발생없이 포스트 스케일링을 할 수 있는 범용 새츄레이션기능을 가진 포스트 스케일러를 제공함에 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of such a conventional problem, and an object thereof is to provide a post scaler having a general-purpose saturation function capable of post scaling without deterioration of signal-to-noise ratio or occurrence of overflow.

상기 목적에 따른 본 발명 범용 새츄레이션기능을 가진 포스트 스케일러는, 입력되는 M 비트 데이타를 S 자리 시프트라이트시키고 나머지 N 비트를 출력하는 S 자리 시프터와, 상기 M비트 데이타중의 MSB S+1 비트를 가지고 오버플로우의 발생여부를 판정하는 오버플로우 발생 판정부와, 이 오버플로우 발생판정부에서 오버플로우의 미발생으로 판정하면 상기 S 자리 시프터에서 출력되는 N 비트를 그대로 출력하고 오버플로우의 발생으로 판정하면 상기 M 비트 데이타의 MSB 1비트에 따라 상기 M 비트 데이타가 양수인지 음수인지를 판정하여 양수이면 양수최대치를 음수이면 음수최대치를 출력하는 데이타출력부로 구성되어 있다.According to the present invention, a post-scaler having a universal saturation function includes an S-digit shifter for shift-writing input M-bit data and outputting the remaining N-bits, and an MSB S + 1 bit in the M-bit data. An overflow occurrence determination unit that determines whether or not an overflow has occurred, and when the overflow occurrence determination unit judges that an overflow has not occurred, the N bits output from the S-digit shifter are output as they are, and it is determined that an overflow occurs. In this case, the data output unit is configured to determine whether the M bit data is positive or negative according to the MSB 1 bit of the M bit data, and output a positive maximum value if it is positive and a negative maximum value if it is negative.

제2도에는 이러한 구성의 본 발명 범용 새츄레이션기능을 가진 포스트 스케일러가 도시되어 있다.2 shows a post scaler with the present invention general purpose saturation function.

S 자리 시프터(10)는 종래의 포스트스케일러에 해당하는 것으로, M 비트 데이타가 입력되고 S자리수 데이타가 입력되면, 이 M비트 데이타를 그 S자리수 데이타에 따라 S 자리 시프트 라이트시키고, 나머지 N비트를 출력하여 데이타출력부(50)에 입력한다.The S digit shifter 10 corresponds to a conventional postscaler. When M bit data is input and S digit data is input, the S digit shifter shifts the M bit data according to the S digit data and writes the remaining N bits. The data is output to the data output unit 50.

오버플로우 발생 판정부(60)는 제2도에 도시된 바와같이, 상기 M 비트 데이타중에서 MSB S+l 비트를 선택하여 출력하는 MSB 선택기(20)와, 이 MSB선택기(20)에서 출력되는 MSB S+l 비트가 모두 '0'이면 '1'을 출력하는 0 검출기(30)와, 상기 MSB 선택기(20)에서 출력되는 MSB S+1 비트가 모두 '1'이면 '1'을 출력하는 1 검출기(40)로 구성되어 있다.As shown in FIG. 2, the overflow occurrence determination unit 60 selects and outputs the MSB S + l bit from the M bit data, and the MSB outputted from the MSB selector 20. 0 detector 30 outputting '1' if all S + l bits are '0', and 1 outputting '1' if all MSB S + 1 bits output from the MSB selector 20 are '1'. The detector 40 is comprised.

오버플로우 발생판정부(60)의 상기 MSB 선택기(20)는 S 자리수 데이타를 입력받아, 상기 M 비트 데이타중에서 MSB S+l 비트(최상위비트측의 S+l개 비트)를 선택하고, 이를 출력하여 상기 두 검출기(30)(40)에 각각 입력한다.The MSB selector 20 of the overflow occurrence determination unit 60 receives S digit data, selects MSB S + l bits (S + l bits of the most significant bit side) among the M bit data, and outputs the S digit data. Input to the two detectors 30 and 40, respectively.

0 검출기(30)는 상기 MSB 선택기(20)로부터 입력되는 MSB S+1 비트의 모든 비트가 '0' 이면 1 를 출력하고 그렇지 않으면 0 을 출력하여, 데이타 출력부(50)에 입력한다.The zero detector 30 outputs 1 when all bits of the MSB S + 1 bits input from the MSB selector 20 are '0', and outputs 0 otherwise, and inputs it to the data output unit 50.

1 검출기(40)는 상기 MSB 선택기(20)로부터 입력되는 MSB S+1 비트의 모든 비트가 '1' 이면 '1'을 출력하고 그렇지 않으면 0 을 출력하여, 역시 상기 데이타 출력부(50)에 입력한다.The first detector 40 outputs '1' if all bits of the MSB S + 1 bits input from the MSB selector 20 are '1', and outputs 0 otherwise, to the data output unit 50. Enter it.

여기서, 0 검출기(30) 또는 1검출기(40)가 '1'을 출력하게 되면, 오버플로우가 발생하지 않았음을 의미하고 그렇지 않으면 오버플로우가 발생하였음을 의미한다.Here, when the 0 detector 30 or the 1 detector 40 outputs '1', it means that no overflow has occurred, otherwise it means that overflow has occurred.

데이타출력부(50)는 상기 오버플로우 발생판정부(60)에서 오버플로우의 미발생으로 판정하면 즉, 0 검출기(30) 또는 1검출기(40)에서 '1'이 출력되면, 상기 S자리 시프터(10)에서 출력되는 N 비트를 그대로 외부(기억장치)로 출력한다.If the data output unit 50 determines that the overflow has not occurred in the overflow occurrence determination unit 60, that is, if '1' is output from the 0 detector 30 or the 1 detector 40, the S-digit shifter The N bit output from (10) is output to an external (storage device) as it is.

반면에, 상기 오버플로우 발생판정부(60)에서 오버플로우의 발생으로 판정하면 즉, 0 검출기(30) 또는 1검출기(40)에서 '1'이 출력되지 않으면, 출력을 새츄레이션시키게 되는데, 즉 상기 M 비트 데이타의 MSB 1비트에 따라 상기 M 비트 데이타가 양수인지 음수인지를 판정하여 양수이면 양수최대치 0111...111를 출력하고, 음수이면 음수최대치 1000...000를 외부(기억장치)로 출력한다.On the other hand, if the overflow occurrence determination unit 60 determines that the overflow has occurred, that is, if '1' is not output from the 0 detector 30 or the 1 detector 40, the output is saturated, that is, It is determined whether the M-bit data is positive or negative according to the MSB 1 bit of the M-bit data, and if it is positive, the positive maximum value 0111 ... 111 is output, and if the negative value is negative, the maximum negative value 1000 ... 000 is external (memory device). Will output

이상의 구성과 작용을 가지는 본 발명 범용 새츄레이션기능을 가진 포스트 스케일러를 사용하면 오버플로우의 발생에 대한 부담없이 임의의 시프트 라이트 자리수를 포스트 스케일링처리에 적용할 수 있으며, 이에따라 최상의 신호대 잡음비를 얻을 수 있다는 효과를 갖는다.By using the postscaler with the general purpose saturation function of the present invention having the above configuration and operation, any shift write digit can be applied to the postscaling process without burden of overflow, and thus the best signal-to-noise ratio can be obtained. Has an effect.

Claims

An S-digit shifter which outputs the remaining N bits of the M-bit data to be inputted without being shifted by S-digits, and MSB S + l bits in the M-bit data to determine whether an overflow has occurred. An MSB selector for selecting and outputting the MSB S + l bit, a zero detector for outputting '1' if all of the MSB S + 1 bits output from the MSB selector are '0', and an MSB S + outputted from the MSB selector If all 1 bits are '1', 1 detector outputting '1' and 0 and 1 detectors determine that there is no overflow, and N bits output from the S-digit shifter are output as they are and are determined to be overflow. And a data output unit for determining whether the M bit data is positive or negative according to the MSB 1 bit of the M bit data, and outputting a positive maximum value if it is positive and a negative maximum value if it is positive. Force tsu scaler with a general-purpose saturation function as claimed.