KR100202391B1

KR100202391B1 - 양자화 스텝 사이즈 결정 장치

Info

Publication number: KR100202391B1
Application number: KR1019950067074A
Authority: KR
Inventors: 김윤호; 심영석; 김성민; 이화
Original assignee: 김덕중; 사단법인고등기술연구원연구조합
Priority date: 1995-12-29
Filing date: 1995-12-29
Publication date: 1999-06-15
Also published as: KR970050841A

Abstract

본 발명은 영상 신호 처리를 위한 양자화기에 관한 것으로서, 더욱 상세하게는 영상 부호와 장치에서 양자화 스텝 사이즈(Quantization Step Size)를 결정하기 위한 비트(bit)수 측정시 하드웨어의 복잡성을 줄이기 위한 양자화 스텝 사이즈 결정 장치에 관한 것이다.

이를 위하여 본 발명은, 양자화하고자 하는 이산 코사인 변환(DCT)된 DCT 블록 데이터에 대한 양자화 스텝 사이즈를 결정하는 양자화 스텝 사이즈 결정 장치에 있어서, 이산 코사인 변환 (DCT)되어 입력되는 DCT 블록 데이터들의 클래스를 결정하는 클래스 결정부(200)와; 클래스 결정부(200)에서 출력되는 클래스 정보들중 전송 데이터량을 압축하기 위하여 의미있는 정보들만 전송하는 이니셜 스캐일링부(300)와;이니셜 스캐일링된 정보들에 대응하여 서로 다른 양자화 스텝으로 DCT 계수를 양자화하는 다수개의 양자화기로 구성되어 있는 양자화 스텝 사이즈 결정부(400)와; 클래스 결정부(200) 및 양자화 스텝 사이즈 결정부(300)의 출력 정보를 산술 평균에 이하여 양자화 스텝 사이즈의 조합을 결정하는 조합 결정부(500)와; 많은 이미지 데이터를 이용한 실험으로 계산된 심벌 - 비트 테이블을 이용하고 조합 결정부(500)의 출력신호에 대응하여 블록당 발생 예상되는 비트수의 조합을 결정하는 비트 결정부(600)와; 비트 결정부(600)에서 결정되어진 비트수의 조합과 우　하는 데이터량에 대응하는 비트수의 조합을 비교하여 가장 근접한 조합을 구하여 출력하는 비교부(700)를 포함하도록 구성되어, 블록당 발생되는 비트수를 예측하기 위한 하드웨어의 구성이 간단해지는 효과가 있다.

Description

양자화 스텝 사이즈 결정 장치

제1도는 본 발명에 따른 양자화 스텝 사이즈 결정장치의 개략적인 블록도.

제2도는 종래 기술에 따른 양자화 스텝 사이즈 결정 장치의 구성도.

제3도는 본 발명에 따른 양자화 스텝 사이즈 결정 장치의 구성도.

제4도는 이산 코사인 변환된 데이타의 계수값에 따른 클래스 분류를 도시한 도표.

제5도는 제 1도에 도시된 이셜 스케일링부의 도표.

제6도는 제 1도에 도시된 비교부의 상세 블록도.

* 도면의 주요부분에 대한 부호의 설명

200 : 클래스 결정부 300 : 이니셜 스케일링부

400 : 양자화 스텝 사이즈 결정부

500 : 조합 결정부 600 : 비트 결정부

700 : 비교부 800 : 양자화부

본 발명은 디지털 비디오 카세트 레코더(Digital Video Cassette Recorder : DVCR)의 영상 신호처리를 위한 양자화기에 관한 것으로서, 더욱 상세하게는 영상 부호와 장치에서 양자화 스텝사이즈(Quantization Step Size)를 결정하기 위한 비트(bit)수 측정시 하드웨어의 복잡성을 줄이기 위한 양자화 스텝 사이즈 결정 장치에 관한 것이다.

일반적으로 이산화된 영상 신호를 전송하면 아나로그 신호 전송시보다 좋은 화질로 영상을 복원할 수 있다. 일련의 이미지프레임으로 구성된 영상 신호가 디지털 형태로 표현될 때, 특히 고화질 텔레비젼(HDTV)의 경우 상당한 양의 데이터가 전송되어야 한다. 그러나, 종래의 전송채널의 사용가능한 주파수 대역폭이 제한되어 있으므로, 종래의 전송 채널의 사용가능한 주파수 대역폭이 제한되어 있으므로, 많은 양의 디지털 데이터를 정송하기 위해서는 전송하고자 하는 데이탈,f 압축하여 그 전송량을 줄일 필요가 있다. 또한, 압축되는 영상 신호와 오디오 신호는 그들 신호의 특성상 서로 다른 부호와 기법을 통해 각각 부호화되는데, 이와 같은 부호화에 있어서 오디오 신호에 비해 보다 많은 양의 디지털 데이터가 발생한,s 영상 신호의 압축 기법은 특히 중요한 부분을 차지한다고 볼 수 있다.

따라서, 송신측에서는 영상신호를 전송할 때 그전송되는 데이터량을 줄이기 위하여 영상 신호가 갖는 공간적, 시간적인 상관성을 이용하여 압축 부호화한 다음 전송채널을 통해 압축부호화된 영상 신호를 수신측으로 전송하게 된다.

잘 알려진 바와 같이, DVCR의 데이터 압축 기법은 프레임내 부호화(intraframe coding)기법을 사용하는 바, 이 DVCR 표준 규격에서의 디지털 비디오 데이터 압축은, 크게 DCT(discrate cosine transform) 계수의 양자화와 양자화된 DCT 계수의 가변길이 부호화(Variable Length Coding: VLC)에 의해 이루어진다.

이때, DCT 계수의 양자화는 디지털 데이터의 압축률과 부호화 성능에 결정적인 영향을 미치는 요소로서, 양자화 간격(quantizing stepsize)을 변화시킴으로써 압축된 비디오 데이터의 비트량을 조절할 수 있다.

이때, DCT 계수의 양자화는 잘 알려진 바와 같이 88크기의 DCTqmffjrsodptj 양자화 간격은 클래스(Class) 번호, 영역 번호(Areanumber) 및 양자화 번호(QNO)에 의해 결정된다. 전술한 바에서, 클래스 번호는 DCT 블록내에서 AC 계수의 크기에 따라 결정되며, 영역 번호는 블록내의 위치에 따라 결정된다.

또한, 양자화 번호(QNO)는 매크로 블록(Macro Block : MB)단위로 설정되며, 5개 압축된 매크로 블록으로 구성된 하나의 비디오 세그먼트(Video Segment)내에서 발생하는 압축된 데이터량을 DVCR 표준 규격에서 미리 설정해 놓은 일정한 비트량(385바이트)으로 제한 하도록 설정해야 하며, QNO는 제 3 도에 도시된 바와 같이 0에서 15까지의 값으로 표현되며, QNO값이 0으로 커질수록 DCT 계수를 양자화하기 위한 양자화 간격은 작아진다. 즉, QNO가 커지면 발생하는 비트량은 증가하고, QNO가 작아지면 상대적으로 발생하는 비트량은 줄어든다. 따라서, 한 비디오 세크먼트의 일정한 비트량을 맞추기 위해서는 매크로 블록단위의 QNO값을 적절히 조절하여야 한다.

이러한 QNO는 매크로 블록단위로 설정되지만 VLC에서 발생된 비트열은 비디오 세그먼트의 비트 배열 방법 (bit arrangement algorithm of a video segment)에 따라 세그먼트 단위로 이루어진다. 따라서, 한 세그먼트의 비트 할당량인 385 바이트를 만족 시키면서 전체적인 화질을 균등하게 유지하게 위해서는 5개의 매크로 블록으로 구성된 세그먼트 단위로 각 매크로 블록의 QNO를 설정하는 것이 바람직하다. 또 각 블록의 양자화 간격은 블록의 액티비티(activity)와 할당 비트량등을 고려하여 선택되어야 하는 데, 선택된 클래스 번호는 각 블록의 액티비티를 반영하기 때문에 QNO는 매크로 블록과 세그먼트의 할당 비트량을 만족시키도록설정하는 것이 바람직하다.

즉, 가장 바람직한 QNO 설정방법은, 16개의 모든 QNO 각각을 적용하여 양자화와 VLC를 수행한 후, 할당 비트량에 가장 가까운 QNO를 선택하는 것이다. 그러나, 16개에 해당하는 QNO 각각을 적용하여 필요한 비트수를 측정하기 위해서는 복잡한 하드웨어가 필요하다는 문제점이 있었다.

여기서, VLC는 양자화된 DCT 변환 계수를 지그 재그 스캐닝등을 통해 런(run)과 크기(Amp)로 부호화한다. 즉, VLC는 부호 테이블을 이용하여 각 부호의 발생 빈도에 따라 가변적, 즉, 부호의 발생 빈도가 많은 것은 짧은 길이의 부호로, 부호의 발생 빈도가 적은 것은 긴 길이의 부호로 부호화한 다음 수신측의 전송을 위해 출력측 버퍼에 제공한다. 이때, VLC를 통해 모든 부호에 써로 다른 길이를 할당하는 이유는 실질적으로 부호 길이의 평균치를 중임으로써 부호와 효율을 높이기 위한 것이다.

따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 최적의 양자화 스텝 사이즈를 루하기 위하여 필요로 하는 비트수 예측을 산술 평균을 이용하여 예측하므로써 최적의 양자회 스텝 사이즈를 구하기 위하여 블록당 발생되는 비트수가 줄어드므로써, 하드웨어의 구성이 간단해지는 양자화 스텝 사이즈 결정 장치를 제공하는 데 있다. 본 발명에 따른 양자화 스텝 사이즈 결정 장치는, 양자화하고자 하는 이산 코사인 변환(DCT)된 DCT 블록 데이터에 대한 양자화 스텝사이즈를 결정하는 양자화 스텝 사이즈 결정 장치에 있어서, 이산 코사인 변환(DCT)되어 입력되는 DCT 블록 데이터들의 클래스를 결정하는 클래스 결정부와; 상기 클래스 결정부에서 출력되는 클래스 정보들중 전송 데이터량을 압축하기 위하여 의미있는 정보들만 전송하는 이니셜 스케일링부와; 상기 이니셜 스케일링된 정보들에 대응하여 서로 다른 양자화 스텝으로 상기 DCT 계수를 양자화하는 다수개의 양자화기로 구성되어 있는 양자화 스텝 사이즈 결정부와; 상기 클래스 결정부 및 상기 양자화 스텝 사이즈 결정부의 출력 정보를 산술 평균에 의하여 양자화 스텝사이즈의 조합을 결정하는 조합 결정부와; 상기 조합 결정부의 출력 신호 및 많은 이미지 데이터를 이용한 실험으로 계산된 이용한 실험으로 계산된 심벌-비트 테이블을 이용하여 블록당 발생 예상되는 비트수의 조합을 결정하는 비트 결정부와; 상기 비트 결정부에서 결정되어진 비트수의 조합과 원하는 데이터량에 대응하는 비트수의 조합을 비교하여 가장 근접한 조합을 구하여 출력하는 비교부를 포함한다.

이하 첨부된 도면을 참조로하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하면 다음과 같다.

제1도는 본 발명의 바람직한 실시예에 따른 양자화 스텝 사이즈 결정 장치의 개략적인 블록도이다.

동 도면에 도시된 바와같이, 본 발명은 클래스 결정부(200), 이니셜 스케일링(Initial Scaling)부(300), 양자화 스텝 사이즈 결정부(400), 조합 결정부(500), 비트 결정부(600), 비교부(700)로 구성된다.

클래스 결정부(200)는 QNO 설정에 앞서 결정되는 과정으로서, 지그재그 스캔된 (Zizag Scanned) DCT 블록 데이터가 입력되면 액티비티 레인지(activity range), 즉 입력된 DCT 블록 데이터중에서 DC 갖ㅅ을 제외한 AC 계수들의 크기에 따라 클래스를 판별하녀 결정하는 바, 이는 제 5도에 도시된 통상적인 클래스 판별을 결정하는 바, 이는 제 5도에 도시된 통상적인 클래스 판별 테이블을 기준으로 한다.

이때, 결정된 클래스 번호는 DVCR의 표준에 따라 AC 계수는 이니셜 스캐일링(Initial Scaling : IS)되며, 각 AC 계수는 10비트에서 9비트로 줄어든다.

이러한 과정을 통하여 결정된 클래스 번호와 DCT 계수는 후술하는 양자화 스텝 사이즈 결정부 (400)로 입력된다.

즉, 이니셜 스케일링부(IS : 300)는 상술한 바와 같이 클래스 결정부(200)에서 출력되는 클래스 정보들중 전송 데이터량을 압축하기 위하여 제 5 도에 도시된 도표에 의하여 의미 있는 정보들만 전송하도록 구성되어 있다.

그리고 양자화 스텝 사이즈 결정부(400)는 이니셜 스케일링부(300)에서 출력되는 정보들에 대응하여 서로 다른 양자화 스텝으로 DCT 계수를 양자화하는 다수개의 양자화기로 구성되어 있다. 즉, 양자화 스텝사이즈 결정부(400)는 제 2 도의 참조번호(400)에 도시된 바와 같이 다수개의 양자화기(401409)로 구성되어 있는 바, 이때, 각 양자화기는 양자화기를 거친 후 0이 아닌 DCT AC 계수의 갯수를 계산하여 후술하는 조합 결정부(500)로 출력되도록 구성되어 있다.

이때, 조합 결정부(500)는 클래스 결정부 (200) 및 양자화 스텝사이즈 결정부(400)의 출력 정보를 산술 평균에 의하여 양자화 스텝 사이즈의 조합을 결정하여 후술하는 비트 결정부(600)로 출력한다.

즉, 조합 결정부(500)의 산술 평균 방법은, 조합 3,5,7,9,11의 비트수가 예측되면,

조합 4의 비트수 예측은, (조합 3의 비트수 + 조합 5의 비트수)/2로하고,

조합 6의 비트수 예측은, (조합5의 비트수 + 조합 7의 비트수)/2로 하고,

조합 13의 비트수 예측은, [조합 11의 비트수 + 2(조합 11의 비트수- 조합 10의 비트수)]로 하고,

조합 3,7,11의 비트수가 예측되면,

조합 4의 비트수 예측은, [조합 3의 비트수 + (조합 7 비트수-조합 3의 비트수)/4]로 하고,

조합 5의 비트수 예측은, [조합 3의 비트수 + 2(조합 7의 비트수-조합 3의 비트수)/4]로 하여 후술하는 비트수 예측기(610)의 비트수를 중이도록하며 제 3도에 도시된 바와 같이 비트결정부(600)의 비트수가 줄어 들게 된다.

이때, 비트 결정부(600)는 제 2 도 및 제 3 도에 도시된 바와 같이 많은 이미지 데이터를 이용한 실험으로 계산된 심벌-비트 테이블(Symbol - bit Table)를 이용하여 각 QNO에 대한 비트수를 출력하는 비트수 예측기(610)와 비트수 예측기(610)의 결과를 매크로 블록(Macro Block)과 세크먼트(Segment) 단위로 누적시키는 누적기(650)로 구성되어 있어, 블록당 발생 예상되는 비트수의 조합을 결정하여 후술하는 비교부(700)로 출력함을 이 기술 분야에 통상의 지식을 가진 자들은 용이하게 이해할 수 있을 것이다.

이때, 비교부(700)는 제 6 도에 도시된 바와 같이, 섹먼트 비교부(710)와, 연산부(720)와, 매크로 블록 비교부(730)로 구성되어, 비트 결정부(600)에서 결정되어진 비트수의 조합과 원하는 데이터량에 대응하는 비트수의 조합을 비교하여 가장 근접한 조합을 구성하여 양자화부(800)로 출력하도록 구성되어 있다.

이상에서 설명한 바와 같이 본 발명에 따른 양자화 스텝 사이즈 결정 장치는, DVCR등과 같이 인터프레임 코딩이 허용되지 않고 인트라프레임 코딩이 사용이되는 영상장치에서, 양자화 스텝 사이즈를 결정하고 블록당 발생되는 비트수를 예측하기 위한 하드웨어의 구성이 간단해지는 효과가 있다.

본 발명은 특정한 바람직한 실시예를 중심으로 도시되고 기술되었지만, 당 업자라면 다음의 청구범위에 기재된 본 발명의 사상 및 범주를 벗어나지 않고도 다양한 수정 및 변화가 발생할 수 있음을 알수 있을 것이다.

Claims

양자화 하고자하는 이산 코사인 변환(DCT)된 DCT 블록 데이터에 대한 양자화 스텝 사이즈를 결정하는 양자화 스텝 사이즈 결정 장치에 있어서, 이산 코사인 변환(DCT)되어 입력되는 DCT 블록 데이터들의 클래스(class)를 결정하는 클래스 결정부(200)와; 상기 클래스 결정부(200)에서 출력되는 클래스 정보들중 전송 데아타량을 압축하기 위하여 의미 있는 정보들만 전송하는 이니셜 스캐일링부(300)와; 상기 이니셜 스케일링된 정보들에 대응하여 서로 다른 양자화 스텝으로 상기 DCT 계수를 양자화하는 다수개의 양자화기로 구성되어 있는 양자화하는 다수개의 양자화기로 구성되어 있는 양자화 스텝 사이즈 결정부(400)와; 상기 클래스 결정부(200) 및 상기 양자화 스텝사이즈 결정부(300)의 출력 정보를 산술 평균에 의하여 양자와 스텝 사이즈의 조합을 결정하는 조합 결정부(500)와; 많은 이미지 데이터를 이용한 실험으로 계산된 심벌-비트 테이블을 이용하고 상기 조합 결정부(500)의 출력신호에 대응하여 블록당 발생 예상되는 비트수의 조합을 결정하는 비트 결정부(600)와; 상기 비트 결정부에서 결정 되어진 비트수의 조합과 원하는 데이터량에 대응하는 비트수의 조합을 비교하여 가장 근접한 조합을 구하여 출력하는 비교부(700)를 포함하는 양자화 스텝 사이즈 결정 장치.