KR100202169B1 - Network computer control circuit - Google Patents

Network computer control circuit Download PDF

Info

Publication number
KR100202169B1
KR100202169B1 KR1019960058706A KR19960058706A KR100202169B1 KR 100202169 B1 KR100202169 B1 KR 100202169B1 KR 1019960058706 A KR1019960058706 A KR 1019960058706A KR 19960058706 A KR19960058706 A KR 19960058706A KR 100202169 B1 KR100202169 B1 KR 100202169B1
Authority
KR
South Korea
Prior art keywords
signal
terminal
power
controller
sleep
Prior art date
Application number
KR1019960058706A
Other languages
Korean (ko)
Other versions
KR19980039645A (en
Inventor
강헌식
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960058706A priority Critical patent/KR100202169B1/en
Publication of KR19980039645A publication Critical patent/KR19980039645A/en
Application granted granted Critical
Publication of KR100202169B1 publication Critical patent/KR100202169B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands

Abstract

본 발명은 네트워크 컴퓨터 제어 회로에 관한 것으로, 슬립 상태로 되는 각각의 단말기로부터 슬립 신호를 입력받아 이에 대한 정보를 메모리에 저장해 놓은 다음, 슬립 상태로 된 단말기에 타 단말기로부터의 접근 신호가 발생하면 슬립 상태로된 단말기에 파워 온 신호를 출력하여 슬립 상태를 해제하도록 함으로써, 슬립 상태로 된 단말기에 타 단말기의 접근이 가능하도록 하는 효과가 제공된다.The present invention relates to a network computer control circuit, which receives a sleep signal from each terminal in a sleep state, stores information on the memory, and then sleeps when an access signal from another terminal occurs in the sleep state. By outputting a power-on signal to the terminal in the state to release the sleep state, an effect of allowing another terminal to access the terminal in the sleep state is provided.

Description

네트워크 컴퓨터 제어 회로Network computer control circuit

제1도는 종래의 네트워크 컴퓨터 제어 회로를 나타낸 블록도.1 is a block diagram showing a conventional network computer control circuit.

제2도는 본 발명의 네트워크 컴퓨터 제어 회로를 나타낸 블록도.2 is a block diagram showing a network computer control circuit of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100, 500 : 트랜시버 200, 600 : PHY 콘트롤러100, 500: Transceiver 200, 600: PHY controller

300, 700 : MAC 콘트롤러 400 : 주 제어 장치300, 700: MAC controller 400: main control unit

610 : 멀티플렉서 620 : 디멀티플렉서610: multiplexer 620: demultiplexer

630 : 파워 다운 프레임 송신부 640 : 파워 다운 프레임 수신부630: power down frame transmitter 640: power down frame receiver

650 : 파워 업 프레임 송신부 660 : 파워 업 프레임 수신부650: power up frame transmitter 660: power up frame receiver

670 : 파워 오프 프레임 송신부 680 : 파워 오프 프레임 수신부670: power off frame transmitter 680: power off frame receiver

690 : 파워 콘트롤러 710 : 어드레스 디코더690: power controller 710: address decoder

720 : 어드레스 테이블 730 : 파워 회로720: address table 730: power circuit

본 발명은 네트워크 컴퓨터 제어 회로에 관한 것으로, 슬립 기능을 갖는 네트워크 컴퓨터에서 슬립 상태인 컴퓨터에 타 컴퓨터의 접근이 가능하도록 하는 네트워크 컴퓨터 제어 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a network computer control circuit, and more particularly, to a network computer control circuit that enables other computers to access a computer in a sleep state from a network computer having a sleep function.

일반적으로 다수의 사용자가 정보를 공유할 수 있도록 하기 위해 다수개의 컴퓨터를 네트워크 라인으로 연결하여 호스트 제어부를 통하여 제어되도록 컴퓨터 네트워크를 구성한다.In general, in order to enable a plurality of users to share information, a computer network is configured to be controlled through a host controller by connecting a plurality of computers by a network line.

이와 같은 컴퓨터 네트워크를 구성하는 컴퓨터 가운데 불필요한 전력의 낭비를 막기 위하여 각각의 컴퓨터에 일정시간 동안 키 입력 신호가 발생하지 않는 경우에는 호스트 제어부에서 슬립 신호를 출력하여 컴퓨터가 동작 하지 않고 단지 매우 적은 양의 전력만이 공급되는 슬립 상태로 전환되도록 한다.In order to prevent unnecessary waste of power among the computers in the computer network, if the key input signal does not occur for a certain time in each computer, the host control unit outputs a sleep signal so that the computer does not operate and only a very small amount Allow only power to enter the sleep state.

이와 같은 컴퓨터 네트워크를 구성하는 각각의 컴퓨터의 제어 계통을 제1도를 참조하여 설명하면 다음과 같다.The control system of each computer constituting such a computer network will be described with reference to FIG.

제1도는 종래의 네트워크 컴퓨터 제어 회로를 나타낸 블록도이다.1 is a block diagram showing a conventional network computer control circuit.

MAC(Medium Access Controller) 제어부(300)는 호스트 제어부(400)에서 출력되는 신호를 입력으로 받아 이를 PHY(Physical) 제어부(200)에서 처리할 수 있도록 신호를 변환하여 출력하며, 또한 PHY 제어부(200)에서 출력되는 신호를 호스트 제어부(400)에서 처리할 수 있도록 변환하여 호스트 제어부(400)로 출력하며, PHY 제어부(200)는 MAC 제어부(300)에서 출력된 신호를 입력으로 받아 이를 트랜시버(100)에 전달하도록 이루어지며, 또한 트랜시버(100)를 통해 입력된 신호를 MAC 제어부(300)에서 처리할 수 있는 형태로 변환하여 MAC 제어부(300)로 출력한다.The MAC (Medium Access Controller) control unit 300 receives a signal output from the host control unit 400 as an input, converts and outputs a signal to be processed by the PHY control unit 200, and also outputs the PHY control unit 200. The PHY controller 200 receives the signal output from the MAC controller 300 as an input and converts the signal output from the host controller 400 to be processed by the host controller 400. ), And converts the signal input through the transceiver 100 into a form that can be processed by the MAC controller 300 and outputs the signal to the MAC controller 300.

이와 같은 호스트 제어부(400)에서 슬립 신호를 출력하여 MAC 제어부(300)에 출력하면 MAC 제어부(300)는 PHY 제어부(200)와 트랜시버(100)에서 슬립 신호가 출력되어 제어 회로 전체가 슬립 상태로 되어 타 단말기로부터의 접근이 불가능해지는 문제가 있다.When the host control unit 400 outputs the sleep signal and outputs the sleep signal to the MAC control unit 300, the MAC control unit 300 outputs a sleep signal from the PHY control unit 200 and the transceiver 100, so that the entire control circuit is in a sleep state. There is a problem that can not be accessed from other terminals.

이와 같은 문제를 해결하기 위하여 본 발명은 슬립 상태로 되는 각각의 단말기로부터 슬립 신호를 입력받아 이에 대한 정보를 메모리에 저장해 놓은 다음, 슬립 상태로 된 단말기에 타 단말기로부터의 접근 신호가 발생하면 슬립 상태로된 단말기에 파워 온 신호를 출력하여 슬립 상태를 해제하도록 하는 목적이 있다.In order to solve this problem, the present invention receives a sleep signal from each terminal that is in a sleep state, stores information on the memory, and then sleeps when an access signal from another terminal occurs in the sleep state. It is an object to release the sleep state by outputting a power-on signal to the terminal.

이와 같은 목적의 본 발명은 각각의 단말기에서 발생하는 접근 신호와 슬립 신호 등을 입력받아 각각의 단말기를 제어하도록 하는 제어부와, 상기 제어부에서 발생한 신호를 단말기로 송신하거나, 단말기로부터 입력된 접근 신호를 수신하여 상기 제어부에 전달하는 제1송수신 장치와, 슬립 상태로된 단말기로부터 전송된 슬립 신호를 입력받아 단말기의 슬립 상태에 대한 정보를 저장하는 기억 장치와, 상기 제1송수신 장치로부터 단말기로 출력되는 데이타를 입력받아 전송 라인을 통해 출력하는 멀티플렉서와, 단말기로부터 상기 네트워크 라인을 통해 전송되어 입력된 신호를 상기 송수신 장치에 전달하는 디멀티플렉서와, 네트워크 라인을 통해 입력되는 신호를 수신하여 상기 디멀티플렉서에 전달하거나, 상기 멀티플렉서에서 출력되는 신호를 네트워크 라인으로 전달하는 제 2 송수신 장치를 포함하여 이루어진다.The present invention for this purpose is a control unit for receiving the access signal and the sleep signal generated in each terminal to control each terminal, and transmits the signal generated by the control unit to the terminal, or receives the access signal input from the terminal A first transmission and reception device which receives and transmits the received signal to the controller, a storage device that receives a sleep signal transmitted from a terminal in a sleep state, and stores information on a sleep state of the terminal, and is output from the first transmission and reception device to the terminal. A multiplexer that receives data and outputs the data through a transmission line, a demultiplexer that transmits an input signal transmitted through the network line from a terminal to the transceiver, and receives a signal input through a network line, and transmits the received signal to the demultiplexer; Four signals output from the multiplexer It includes a second transmitting and receiving device for transmitting to the network line.

이와 같은 본 발명의 일실실예를 제2도를 참조하여 설명하면 다음과 같다.One embodiment of the present invention as described above with reference to Figure 2 as follows.

제2도는 본 발명의 네트워크 컴퓨터 파워 제어 회로를 나타낸 블록도이다.2 is a block diagram showing a network computer power control circuit of the present invention.

제2도에 나타낸 바와 같이, 파워 다운 프레임 송신부(630)는 파워 콘트롤러(690)에서 출력되는 파워 다운 인에이블 신호(PWD_ENB)를 입력으로 받아 멀티플렉서(610)로 출력하도록 연결된다.As shown in FIG. 2, the power down frame transmitter 630 is connected to receive the power down enable signal PWM_ENB output from the power controller 690 as an input and output the same to the multiplexer 610.

파워 업 프레임 송신부(650)는 파워 콘트롤러(690)에서 출력되는 파워 업 인에이블 신호(PWU_ENB)를 입력으로 받아 멀티플렉서(610)로 출력하도록 연결된다.The power-up frame transmitter 650 is connected to receive the power-up enable signal PWM_ENB output from the power controller 690 as an input and output it to the multiplexer 610.

파워 온 프레임 송신부(670)는 파워 콘트롤러(690)에서 출력되는 파워 온 인에이블 신호(PWO_ENB)를 입력으로 받아 멀티플렉서(610)로 출력하도록 연결된다.The power-on frame transmitter 670 is connected to receive the power-on enable signal PWO_ENB output from the power controller 690 and to output it to the multiplexer 610.

파워 다운 프레임 수신부(640)는 디멀티플렉서(620)에서 출력되는 파워 다운 프레임(PWD FRAME)을 입력으로 받아 파워 콘트롤러(690)의 파워 다운 검출단자(PWD_DET)와 소스 어드레스 단자(SOURCE_ADDR)로 출력하도록 연결된다.The power down frame receiving unit 640 receives a power down frame (PWD FRAME) output from the demultiplexer 620 as an input and outputs the power down detection terminal (PWD_DET) and the source address terminal (SOURCE_ADDR) of the power controller 690. do.

파워 업 프레임 수신부(660)는 디멀티플렉서(620)에서 출력되는 파워 업 프레임(PWU FRAME)을 입력으로 받아 파워 콘트롤러(690)의 파워 업 검출 단자(PWU_DET)로 출력하도록 연결된다.The power up frame receiving unit 660 is connected to receive the power up frame PWU FRAME output from the demultiplexer 620 and to output the power up frame PWU_DET of the power controller 690.

파워 온 프레임 수신부(680)는 디멀티플렉서(620)에서 출력되는 파워 온 프레임(PWO FRAME)을 입력으로 받아 파워 콘트롤러(690)의 파워 온 검출 단자(PWO_DET)로 출력하도록 연결된다.The power on frame receiving unit 680 is connected to receive the power on frame PWO FRAME output from the demultiplexer 620 and to output the power on detection terminal PWO_DET of the power controller 690.

멀티플렉서(610)는 입력된 파워 다운 인에이블 신호(PWD_ENB), 파워 업 인에이블 신호(PWU_ENB), 파워 온 인에이블 신호(PWO_ENB)를 단일 전송 라인을 통하여 네트워크 라인에 연결되어 있는 트랜시버(500)에 출력하도록 연결된다.The multiplexer 610 transmits the input power down enable signal PWD_ENB, the power up enable signal PWU_ENB, and the power on enable signal PWO_ENB to a transceiver 500 connected to a network line through a single transmission line. Connected to output.

디멀티플렉서(620)는 트랜시버(500)에서 출력된 파워 다운 프레임(PWD FRAME), 파워 업 프레임(PWU FRAME), 파워 온 프레임(PWO FRAME)을 각각의 수신부에 출력하도록 연결된다.The demultiplexer 620 is connected to output a power down frame (PWD FRAME), a power up frame (PWU FRAME), and a power on frame (PWO FRAME) output from the transceiver 500.

파워 다운 프레임 수신부(640)를 통해 파워 콘트롤러(690)의 소스 어드레스 단자(SOURCE_ADDR)에 입력된 파워 다운 프레임(PWD FRAME)은 파워 다운되어 슬립 상태로 된 컴퓨터를 인식하는 데이타로 사용하기 위해 어드레스 테이블(720)에 저장되도록 연결된다.The power down frame PWM frame input to the source address terminal SOURCE_ADDR of the power controller 690 through the power down frame receiving unit 640 is used as data for recognizing a computer that is powered down and is in a sleep state. Connected to be stored at 720.

어드레스 테이블(720)에 저장된 어드레스 데이타는 어드레스 디코더(710)에 의해 해석되어 파워 콘트롤러(690)에 입력되도록 연결된다.The address data stored in the address table 720 is interpreted by the address decoder 710 and connected to be input to the power controller 690.

파워 회로(730)에서는 시스템이 파워 다운되어 슬립 상태로 되면 이에 대한 정보를 파워 콘트롤러(690)에 전달하도록 연결되고, 또한 파워 콘트롤러(690)에서 출력되는 슬립 해제 요구 신호(WAKE UP)가 파워 회로(730)에 입력되도록 연결된다.The power circuit 730 is connected to transfer information about the system to the power controller 690 when the system is powered down and sleeps, and the sleep release request signal WAKE UP output from the power controller 690 is a power circuit. 730 is connected to be input.

이와 같이 구성된 본 발명의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above are as follows.

네트워크 라인을 통해 연결된 임의의 단말기에 일정 시간동안 키입력 신호가 발생하지 않으면, 단말기는 파워 다운되어 슬립 상태로 되고, 단말기가 슬립 상태로 되었음을 알리는 파워 다운 프레임(PWD FRAME)을 출력한다.If a key input signal does not occur for a predetermined time to any terminal connected through a network line, the terminal is powered down and goes to sleep, and outputs a power down frame (PWD FRAME) indicating that the terminal has gone to sleep.

단말기로부터 출력된 파워 다운 프레임(PWD FRAME)은 트랜시버(500)를 통해 수신되어 디멀티플렉서(620)에 입력된다.The power down frame (PWD FRAME) output from the terminal is received through the transceiver 500 and input to the demultiplexer 620.

디멀티플렉서(620)에 입력된 파워 다운 프레임(PWD FRAME)은 파워 다운 프레임 수신부(640)에 입력되고, 파워 다운 프레임 수신부(640)는 입력된 파워 다운 프레임(PWD FRAME)을 파워 콘트롤러(690)의 파워 다운 검출 단자(PWD_DET)로 출력한다.The power down frame (PWD FRAME) input to the demultiplexer 620 is input to the power down frame receiver 640, and the power down frame receiver 640 receives the input power down frame (PWD FRAME) of the power controller 690. Output to the power down detection terminal (PWD_DET).

또한 파워 다운 프레임 수신부(640)는 입력된 파워 다운 프레임(PWD FRAME)을 파워 콘트롤러(690)의 소스 어드레스 단자(SOURCE_ADDR)에 입력되도록 한다.In addition, the power down frame receiving unit 640 allows the input power down frame PWM frame to be input to the source address terminal SOURCE_ADDR of the power controller 690.

소스 어드레스 단자(SOURCE_ADDR)에 입력된 파워 다운 프레임(PWD FRAME)은 어드레스 테이블(720)에 전달되어 단말기의 파워 다운 상태에 대한 정보로서 기억된다.The power down frame PWM frame input to the source address terminal SOURCE_ADDR is transferred to the address table 720 and stored as information on the power down state of the terminal.

이와 같은 상태에서 타 단말기로부터 현재 슬립 상태로 된 단말기에 접근 하고자 하면 접근 신호인 파워 업 프레임(PWU FRAME)을 발생시켜 네트워크 라인을 통해 트랜시버(500)에 전달된다.In this state, when accessing a terminal that is currently in a sleep state from another terminal, a power up frame (PWU FRAME), which is an access signal, is generated and transmitted to the transceiver 500 through a network line.

트랜시버(500)에 입력된 파워 업 프레임(PWU FRAME)은 디멀티플렉서(620)에 입력되고, 파워 업 프레임 수신부(660)는 디멀티플렉서(620)로부터 파워 업 프레임(PWU FRAME)을 입력으로 받아 이를 파워 콘트롤러(690)의 파워 업 검출단자(PWU_DET)에 출력한다.The power up frame (PWU FRAME) input to the transceiver 500 is input to the demultiplexer 620, and the power up frame receiver 660 receives the power up frame (PWU FRAME) from the demultiplexer 620 as a power controller. The signal is output to the power-up detection terminal PWM_DET at 690.

파워 업 검출 단자(PWU_DET)에 파워 업 프레임(PWU FRAME)이 검출되면 파워 업 프레임(PWU FRAME)에 포함되어 있는 파워 업 대상 단말기에 대한 정보를 전달받아 어드레스 테이블(720)의 대상 단말기에 대한 어드레스 정보를 출력하도록 한다.When the power up frame (PWU FRAME) is detected at the power up detection terminal (PWU_DET), information about the power up target terminal included in the power up frame (PWU FRAME) is received and the address of the target terminal in the address table 720 is received. Print the information.

어드레스 테이블(720)에서 출력된 단말기 어드레스는 어드레스 디코더(710)에서 해석되어 파워 콘트롤러(690)에 입력된다.The terminal address output from the address table 720 is interpreted by the address decoder 710 and input to the power controller 690.

파워 콘트롤러(690)에서는 어드레스 디코더(710)로부터 전달된 어드레스 데이타를 통해 목적하는 단말기의 슬립 상태를 해제하도록 하는 파워 온 프레임(PWO FRAME)을 파워 온 프레임 송신부(670)에 출력한다.The power controller 690 outputs a power-on frame PWO frame to the power-on frame transmitter 670 to release the sleep state of the target terminal through the address data transferred from the address decoder 710.

파워 온 프레임 송신부(670)는 입력된 파워 온 프레임(PWO FRAME)을 디멀티플렉서(620)를 통해 트랜시버(500)에 전달한다.The power on frame transmitter 670 transmits the input power on frame PWO frame to the transceiver 500 through the demultiplexer 620.

트랜시버(500)에서는 네트워크 라인을 통해 목적하는 단말기에 파워 온 프레임(PWO FRAME)을 전달하여 슬립 상태가 해제되도록 한다.The transceiver 500 transmits a power on frame (PWO FRAME) to a target terminal through a network line so that the sleep state is released.

또한 주 제어장치가 슬립 상태로 된 경우에는 파워 콘트롤러(690)에서 파워 온 프레임(PWO FRAME)을 출력하여 각각의 단말기에 전달하도록 하며, 임의의 단말기로부터 접근 신호인 파워 온 프레임(PWO FRAME)을 수신하면 이를 파워 콘트롤러(690)에서 검출하여 주 제어장치를 슬립상태로부터 해제되도록 제어한다.In addition, when the main controller is in the sleep state, the power controller 690 outputs a power on frame (PWO frame) to each terminal and transmits a power on frame (PWO frame) that is an access signal from any terminal. When received, the power controller 690 detects this and controls the main controller to be released from the sleep state.

따라서 본 발명은 슬립 상태로 되는 각각의 단말기로부터 슬립 신호를 입력받아 이에 대한 정보를 메모리에 저장해 놓은 다음, 슬립 상태로 된 단말기에 타 단말기로부터의 접근 신호가 발생하면 슬립 상태로된 단말기에 파워 온 신호를 출력하여 슬립 상태를 해제하도록 함으로써, 슬립 상태로 된 단말기에 타 단말기의 접근이 가능하도록 하는 효과가 제공된다.Accordingly, the present invention receives a sleep signal from each terminal in a sleep state, stores information on the memory, and then powers on the terminal in the sleep state when an access signal from another terminal is generated in the sleep state. By outputting a signal to release the sleep state, an effect of allowing another terminal to access the terminal in the sleep state is provided.

Claims (2)

다수개의 단말기가 상호 데이타를 주고 받을 수 있도록 네트워크 라인을 통해 연결되고, 각각의 단말기에 일정 시간 동안 사용자의 키입력 신호가 발생하지 않게 되면 자동으로 동작을 멈추도록 하여 적은 양의 전력만이 공급되도록 제어하는 네트워크 단말기 제어 회로에 있어서, 각각의 단말기에서 발생하는 접근 신호와 슬립 신호 등을 입력받아 각각의 단말기를 제어하도록 하는 제어부와; 상기 제어부에서 발생한 신호를 단말기로 송신하거나, 단말기로부터 입력된 접근 신호를 수신하여 상기 제어부에 전달하는 제1송수신 장치와; 슬립 상태로 된 단말기로부터 전송된 슬립 신호를 입력받아 단말기의 슬립 상태에 대한 정보를 저장하는 기억 장치와; 상기 제1송수신 장치로부터 단말기로 출력되는 데이타를 입력받아 전송 라인을 통해 출력하는 멀티플렉서와; 단말기로부터 상기 네트워크 라인을 통해 전송되어 입력된 신호를 상기 송수신 장치에 전달하는 디멀티플렉서와; 네트워크 라인을 통해 입력되는 신호를 수신하여 상기 디멀티플렉서에 전달하거나, 상기 멀티플렉서에서 출력되는 신호를 네트워크 라인으로 전달하는 제2송수신 장치를 포함하는 것이 특징인 네트워크 단말기 제어 회로.A plurality of terminals are connected through a network line to exchange data with each other, and when each user's key input signal does not occur for a certain time, the terminal automatically stops operation so that only a small amount of power is supplied. A network terminal control circuit for controlling, comprising: a control unit for receiving an access signal and a sleep signal generated from each terminal to control each terminal; A first transmission / reception device for transmitting a signal generated by the controller to a terminal or receiving an access signal input from the terminal and transmitting the received signal to the controller; A storage device which receives a sleep signal transmitted from a terminal in a sleep state and stores information on a sleep state of the terminal; A multiplexer which receives data output from the first transmitting and receiving device to a terminal and outputs the data through a transmission line; A demultiplexer for transmitting a signal transmitted from the terminal through the network line to the transceiver; And a second transmitting / receiving device for receiving a signal input through a network line and transmitting the signal to the demultiplexer or a signal output from the multiplexer to a network line. 제1항에 있어서, 상기 제1송수신부는, 상기 제어부로부터 출력되는 슬립 신호를 입력받아 이를 상기 멀티플렉서로 출력하는 제1송신부와; 상기 제어부로부터 출력되는 슬립 해제 신호를 입력받아 이를 상기 멀티플렉서로 출력하는 제2송신부와; 상기 제어부로부터 출력되는 시스템 턴 온 신호를 입력받아 이를 상기 멀티플렉서로 출력하는 제3송신부와; 상기 디멀티플렉서를 통해 전달된 타 단말기의 슬립 신호를 입력으로 받아 이를 상기 제어부에 입력되도록 하는 제1수신부와; 상기 디멀티플렉서를 통해 전달된 타 단말기의 슬립 해제 신호를 입력으로 받아 이를 상기 제어부에 입력되도록 하는 제2수신부와; 상기 디멀티플렉서를 통해 전달된 타 단말기의 파워 온 신호를 입력으로 받아 이를 상기 제어부에 입력되도록 하는 제3수신부를 포함하는 것이 특징인 네트워크 단말기 제어 회로.2. The apparatus of claim 1, wherein the first transmitter / receiver comprises: a first transmitter for receiving a sleep signal output from the controller and outputting the sleep signal to the multiplexer; A second transmitter which receives a slip release signal output from the controller and outputs the slip release signal to the multiplexer; A third transmitter for receiving a system turn on signal output from the controller and outputting the system turn on signal to the multiplexer; A first receiver which receives a sleep signal of another terminal transmitted through the demultiplexer as an input and inputs it to the controller; A second receiving unit receiving a sleep release signal of another terminal transmitted through the demultiplexer as an input and inputting it to the controller; And a third receiver which receives a power-on signal of another terminal transmitted through the demultiplexer as an input and inputs it to the controller.
KR1019960058706A 1996-11-28 1996-11-28 Network computer control circuit KR100202169B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058706A KR100202169B1 (en) 1996-11-28 1996-11-28 Network computer control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058706A KR100202169B1 (en) 1996-11-28 1996-11-28 Network computer control circuit

Publications (2)

Publication Number Publication Date
KR19980039645A KR19980039645A (en) 1998-08-17
KR100202169B1 true KR100202169B1 (en) 1999-06-15

Family

ID=19484125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058706A KR100202169B1 (en) 1996-11-28 1996-11-28 Network computer control circuit

Country Status (1)

Country Link
KR (1) KR100202169B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608641B1 (en) * 1999-10-25 2006-08-09 엘지전자 주식회사 Communication apparatus and method for wireless network system

Also Published As

Publication number Publication date
KR19980039645A (en) 1998-08-17

Similar Documents

Publication Publication Date Title
US7698404B2 (en) Status information notification system
KR100702746B1 (en) Method and apparatus for managing power of wireless local area network module in computer system
KR100727050B1 (en) System and method for monitoring and controlling a power manageable resource
EP0827062B1 (en) Electronic apparatus and operation mode controlling method therefor
CA1272807A (en) Peripheral bus
KR970706670A (en) SYSTEM AND METHOD FOR REMOTE WAKE-UP
KR960042435A (en) Remote Management System
CN100353292C (en) Data transfer control system, electronic apparatus, and program
KR910010335A (en) Interface circuit
US20040224728A1 (en) Method and system for power save mode in wireless communication system
US20180032291A1 (en) Electronic apparatus, wireless communication device, and power control method
US4912627A (en) Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device
WO2001075618A3 (en) Asynchronous input/output interface protocol
KR20110040456A (en) Image forming apparatus and method for connecting network of thereof
US6674762B2 (en) System for the transmission of data
TW200401537A (en) Network accessing system for computer and method of controlling the same
US6112072A (en) Method for entering and leaving a power-saving operation of a subscriber in an annular communication network
KR100202169B1 (en) Network computer control circuit
US6563618B1 (en) Post connection dual IRDA port power management
US5864300A (en) Communication system for selecting a communication transmission method
CN111641633A (en) Information processing method for memory and electronic equipment
JPH10229538A (en) Data communication system, print system and data communication equipment
JP2001067157A5 (en) Computers and their peripheral systems, computer peripherals, computers and their control methods, and computer-readable storage media
JP3148190B2 (en) PC (personal computer) card
GB2217561A (en) Data transfer method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee