KR100199380B1 - Flash eeprom cell - Google Patents
Flash eeprom cell Download PDFInfo
- Publication number
- KR100199380B1 KR100199380B1 KR1019960004777A KR19960004777A KR100199380B1 KR 100199380 B1 KR100199380 B1 KR 100199380B1 KR 1019960004777 A KR1019960004777 A KR 1019960004777A KR 19960004777 A KR19960004777 A KR 19960004777A KR 100199380 B1 KR100199380 B1 KR 100199380B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- cell
- select
- gate
- width
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 셀의 채널 영역과 필드 영역의 경계선을 스택 채널과 실렉트 채널 사이에서 위 아래로 구부려 실렉트 채널의 폭을 종래의 것보다 더 넓힘으로써 전체적으로 채널 폭을 증가시킬 수 있는 플래쉬 이이피롬 셀에 관한 것이다.The present invention provides a flash EPIROM cell capable of increasing the overall channel width by bending a boundary between a channel region and a field region of a cell up and down between a stack channel and a select channel, thereby making the select channel wider than the conventional one. It is about.
Description
제1도는 종래의 플래쉬 이이피롬 셀을 설명하기 위한 레이 아웃도.1 is a layout for explaining a conventional flash Y pyrom cell.
제2도는 제1도의 선 A-A를 절취한 상태의 단면도.2 is a cross-sectional view of the state taken along the line A-A of FIG.
제3도는 제1도의 선 B-B를 절취한 상태의 단면도.3 is a cross-sectional view of the line B-B of FIG.
제4도는 본 발명에 따른 플래쉬 이이피롬 셀을 설명하기 위한 레이 아웃도.4 is a layout for explaining a flash Y pyrom cell according to the present invention.
제5도는 제4도의 선 C-C를 절취한 상태의 단면도.5 is a cross-sectional view taken along the line C-C of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 기판 2 : 터널 산화막1 silicon substrate 2 tunnel oxide film
3 : 층간 절연만 4 : 플로팅 게이트3: interlayer insulation only 4: floating gate
5 : 컨트롤 게이트 6 및 7 : 소오스 및 드레인 영역5: control gates 6 and 7: source and drain regions
8 : 게이트 산화막 9 : 실렉트 게이트8 gate oxide film 9 select gate
10 및 11 : 소오소 및 드레인 라인 12 : 채널10 and 11: source and drain lines 12: channel
13 : 필드영역13: field area
본 발명은 플래쉬 이이피롬 셀에 관한 것으로, 특히 버츄얼 그라운드 스플릿 게이트(Virtual Ground Spill Gate) 구조를 갖는 플래쉬 이이피롬 셀에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to flash easy pyrom cells, and more particularly, to a flash easy pyrom cell having a virtual ground split gate structure.
일반적으로, 플래쉬 이이피롬 셀은 전기적으로 프로그램 및 소거가 가능하며, 적층형 구조와 스플릿 게이트 구조로 대별된다.In general, flash Y pyrom cells are electrically programmable and erased, and are classified into stacked structures and split gate structures.
제1도는 버츄얼 그라운드 스플릿 게이트 구조를 갖는 플래쉬 이이피롬 셀을 설명하기 위한 레이 아웃도이고, 제2도는 제1도의 선 A-A를 절취한 상태의 단면도이다.FIG. 1 is a layout diagram for explaining a flash Y pyrom cell having a virtual ground split gate structure, and FIG.
제1도 및 제2도에 도시된 바와같이 실리콘 기판(1)상에는 터널 산화막(2), 플로팅 게이트(4), 층간 절연막(3) 및 컨트롤 게이트(5)가 순차적으로 형성된다. 또한, 소오스 및 드래인 영역 (6 및 7)이 실리콘 기판(1)내에 형성된 후 전체 구조 상부에 게이트 산화막(8)과 실렉트 게이트(9)가 순차적으로 형성되는데. 각 셀의 채널(12)은 제2도에 도시된 바와같이 가로방향으로 형성된다. 드레인 라인 및 소오소 라인(11 및 10)은 세로방향으로 배치되며 나머지 부분은 필드영역(13)이 된다. 셀렉트 게이트(9)는 가로방향으로 채널(12)위에 위치하며 컨트롤 게이트(5)는 세로방향으로 드레인 라인(11) 양쪽에 배치되고 플로팅 게이트 (4)는 컨트롤 게이트(5)의 하부에만 배치된다.As shown in FIG. 1 and FIG. 2, a tunnel oxide film 2, a floating gate 4, an interlayer insulating film 3 and a control gate 5 are sequentially formed on the silicon substrate 1. Further, after the source and drain regions 6 and 7 are formed in the silicon substrate 1, the gate oxide film 8 and the select gate 9 are sequentially formed on the entire structure. The channel 12 of each cell is formed in the transverse direction as shown in FIG. The drain line and source element lines 11 and 10 are arranged in the longitudinal direction and the remaining portion becomes the field region 13. The select gate 9 is positioned on the channel 12 in the horizontal direction, the control gate 5 is disposed on both sides of the drain line 11 in the longitudinal direction, and the floating gate 4 is disposed only under the control gate 5. .
이러한 버추얼 그라운드 스플릿 게이트 구조를 갖는 플래쉬 이이피롬 셀은 프로팅 게이트 하부에 형성된 스택 채널과 실렉트 게이트 하부에 형성된 실렉트 채널의 상이에서 핫 전자(Hot Electron)가 발생된다. 이 핫 전자가 플로팅 게이트에 저장되면 문턱전압이 상승되어 오프-셀(OFF-Cell)이 되는 반면에 플로팅 게이트로부터의 핫전자가 포우러-노르드헤임(Fowler-Nordheim) 터널링을 통하여 드레인 영역으로 방출되면 문턱전압이 내려가므로 온-셀(ON-Cell)이 된다.In a flash Y pyrom cell having such a virtual ground split gate structure, hot electrons are generated between a stack channel formed under a floating gate and a select channel formed under a select gate. When the hot electrons are stored in the floating gate, the threshold voltage rises to become OFF-cell, while the hot electrons from the floating gate enter the drain region through the Fowler-Nordheim tunneling. When discharged, the threshold voltage is lowered to become an on-cell.
상술한 특성을 갖는 플래쉬 이이피롬 셀의 프로그램, 소거 및 독출 동작을 상세히 설명하면 다음과 같다.The program, erase and read operations of the flash Y pyrom cell having the above-described characteristics will be described in detail as follows.
A. 프로그램 동작A. Program Operation
프로그램시에는 컨트롤 게이트 약 13V, 실렉트 게이트에 약 2V, 드레인 영역에 약 5V 그리고 소오스 영역에 0V의 전압을 인가하여 실렉트 게이트 하부의 실렉트 채널과 플로팅 게이트 하부의 스택 채널 사이에서 높은 전기장이 형성된다. 이 전기장에 의해 소오스 영역에서 드레인 영역으로 이동하는 전자가 가속되면서 핫 전자가 발생하게 된다. 컨트롤 게이트에 인가되는 전압에 의해 플로팅 게이트의 전위가 놓아지므로 핫 전자는 플로팅 게이트로 이동하게 되는데 플로팅 게이트에 전자가 저장되면 이들의 전기장 막(Electric Field Screening)에 의하여 컨트롤 게이트에 일정 수준의 전압이 인가되더라도 채널이 반전(Inversion)되지 않는다. 즉, 문턱전압이 증가하는 것이다. 이렇게 문턱전압이 증가한 셀은 독출할 때 낮은 전류가 흐르므로 주변회로에 의해서 오프-셀로 인식된다.During programming, a voltage of about 13V on the control gate, about 2V on the select gate, about 5V on the drain region, and 0V on the source region applies a high electric field between the select channel below the select gate and the stack channel below the floating gate. Is formed. As the electrons move from the source region to the drain region by the electric field, hot electrons are generated. Since the potential of the floating gate is released by the voltage applied to the control gate, hot electrons move to the floating gate. When electrons are stored in the floating gate, a certain level of voltage is applied to the control gate by electric field screening. When applied, the channel is not inverted. In other words, the threshold voltage is increased. The cell having the increased threshold voltage is recognized as off-cell by the peripheral circuit because a low current flows when read.
B. 소거동작B. Erase
소거시에는 컨트롤 게이트에 약 -12V, 드레인 영역에 약 5V의 전압을 인가하면 플로팅 게이트와 소오스영역 사이에는 10V 이상의 전위차가 생기게 되어 플로팅 게이트의 전자들은 소위 포우러-노르드헤임 터널링(Fowler-Nordheim Tunneling)에 의하여 터널 산화막을 통해서 드레인 영역으로 방출된다. 그러면 셀의 문턱전압은 다시 감소하여 독출할 때 높은 전류가 흐르게 되어 주변회로에 의하여 온-셀로 인식된다.During erasing, if a voltage of about -12V is applied to the control gate and about 5V to the drain region, a potential difference of 10V or more is generated between the floating gate and the source region, so that the electrons of the floating gate are called Fowler-Nordheim tunneling (Fowler-Nordheim). Is emitted to the drain region through the tunnel oxide film. Then, when the threshold voltage of the cell decreases and reads again, a high current flows and is recognized as an on-cell by the peripheral circuit.
C. 독출동작C. Read Action
독출할 때에는 컨트롤 게이트에 약 4V, 실렉트 게이트에 약 5V, 드레인 영역에 0V, 소오스 영역에 약 2V의 전압을 인가하면 플로팅 게이트의 전하의 양에 따라 플로팅 게이트 하부의 채널이 형성되거나 형성되지 않게 되며,이에 따라 흐르는 전류의 값이 변하므로 주변회로에서 온 또는 오프-셀로 인식하게 된다.When reading, if a voltage of about 4V is applied to the control gate, about 5V to the select gate, about 0V to the drain region, and about 2V to the source region, the channel under the floating gate may or may not be formed depending on the amount of charge in the floating gate. As a result, the value of the flowing current changes, and thus the periphery circuit recognizes the on or off cell.
이상과 같은 플래쉬 이이피롬 셀의 동작에 있어 각 셀에 흐르는 전류는 센싱속도(Sensing Speed), 즉 억세스 시간(Access Time)에 결정적인 영향을 미치며 또한 전류값이 클수록 센스 증폭기의 오동작 가능성이 적어진다. 그러나, 전술한 바와같이 한 개의 셀에 스택 채널(Stack Channel) 및 실렉트 채널(Select Channel)이 직렬로 연결되어 있어서 셀에 흐르는 전류값을 크게 하는데 어려움이 많다.In the operation of the flash Y pyrom cells as described above, the current flowing through each cell has a decisive effect on the sensing speed, that is, the access time, and the larger the current value, the less the possibility of malfunction of the sense amplifier. However, as described above, since a stack channel and a select channel are connected to one cell in series, it is difficult to increase a current value flowing through the cell.
따라서, 본 발명은 채널 영역과 필드 영역의 경계선을 스택 채널과 실렉트 채널 사이에서 위 아래로 구부려 실렉트 채널의 폴을 종래의 것보다 더 넓힘으로써 전체적으로 채널 폭을 증가시킬 수 있도록 한 플래쉬 이이피롬 셀을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a flash Y pyrom which bends the boundary of the channel region and the field region up and down between the stack channel and the select channel to increase the overall channel width by widening the pole of the select channel more than the conventional one. The purpose is to provide a cell.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 이이피롬 셀은 플로팅 게이트, 컨트롤 게이트, 실렉트 게이트, 드레인 영역, 소오소 영역 및 필드 영역을 구비하며 상기 플로팅 게이트, 컨트롤 게이트 밀 실렉트 게이트에 인가되는 전압에 따라 스택 채널 및 실렉트 채널이 형성되어 전기적으로 프로그램 및 소거가 가능한 플래쉬 이이피롬 셀에 있어서, 상기 실렉트 채널의 폭이 상기 스택 채널의 폭보다 커지도록 상기 필드 영역을 형성한 것을 특징으로 한다.Flash IPIROM cell according to the present invention for achieving the above object has a floating gate, a control gate, a select gate, a drain region, a source region and a field region and is applied to the floating gate, control gate mill select gate In a flash EPIROM cell in which a stack channel and a select channel are formed according to a voltage, and which can be electrically programmed and erased, the field region is formed so that the width of the select channel is larger than the width of the stack channel. It is done.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제4도는 본 발명에 따른 플래쉬 이이피롬 셀을 설명하기 위한 레이 아웃도이다.4 is a layout for explaining a flash Y pyrom cell according to the present invention.
도면에 도시된 바와같이 스택 채널과 실렉트 채널로 이루어지는 채널(12)은 가로 방향으로 형성되고, 드레인 라인 및 소오스 라인(11 및 10)은 세로 방향으로 배치되는데, 채널, 드레인 라인 및 소오스 라인(12, 11 및 10)을 제외한 나머지 부분은 필드 영역(13)이 된다. 본 발명은 채널(12)폭을 증가시키기 위해 스택 채널과 인접한 필드 영역의 폭은 종전과 같이 동일한 폭을 유지하지만 실렉트 채널과 인접한 필드 영역의 폭은 그것보다 작게 한다. 따라서 실렉트 채널의 폭이 스택 채널의 폭보다 커지게 된다.As shown in the drawing, the channel 12 including the stack channel and the select channel is formed in the horizontal direction, and the drain lines and the source lines 11 and 10 are disposed in the vertical direction. Except for 12, 11 and 10, the remaining portion becomes the field region 13. In order to increase the channel 12 width, the present invention maintains the width of the field region adjacent to the stack channel as before but the width of the field region adjacent to the select channel is smaller than that. Therefore, the width of the select channel becomes larger than the width of the stack channel.
한편, 실렉트 게이트(9), 컨트롤 게이트(5) 및 플로팅 게이트(4)는 종전과 같이 배치된다.On the other hand, the select gate 9, the control gate 5 and the floating gate 4 are arranged as before.
제3도는 제1도의 선B-B를 절취한 상태의 단면도이고, 제5도는 제4도의 선C-C를 절취한 상태의 단면도인데, 도면에 도시된 바와같이, 본 발명의 실렉트 채널과 인접한 필드 영역의 폭은 종래의 그것보다 훨씬 작아지므로, 결국 채널의 폭이 그만큼 커지게 된다. 예를 들어 종래의 실렉트 채널과 인접한 필드 영역의 폭을 α라 가정하면, 본 발명의 실렉트 채널과 인접한 필드 영역의 폭은 α-K가 된다.FIG. 3 is a cross-sectional view of the first line BB of FIG. 1, and FIG. 5 is a cross-sectional view of the fourth line CC of FIG. 4, as shown in the drawing. Since the width is much smaller than that of the prior art, the width of the channel is thus large. For example, assuming that the width of the field region adjacent to the conventional select channel is α, the width of the field region adjacent to the select channel of the present invention is α-K.
상술한 바와같이 본 발명에 의하면 다음과 같은 효과를 얻을 수 있다.As described above, according to the present invention, the following effects can be obtained.
첫째, 셀 사이즈를 그대로 유지한 상태에서 실렉트 채널의 폭을 넓힘으로써 셀 전추를 증가시켜 독출 동작을 빠르게 하여 결과적으로 억세스타임(Access Time)을 줄일수 있다.First, by increasing the width of the select channel while maintaining the cell size, the cell precursor is increased to speed up the read operation and consequently reduce the access time.
둘째, 센싱 커런트(Sensing Current)를 증가시켜 센스 증폭기의 오동작을 방지할 수 있다.Second, a malfunction of the sense amplifier can be prevented by increasing the sensing current.
셋째, 셀 사이즈를 증가시키지 않고 셀 전류를 증가시킴으로써 셀에러이의 집적도를 증가시킬 수 있는 탁월한 효과가 있다.Third, there is an excellent effect of increasing the density of the cell error by increasing the cell current without increasing the cell size.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960004777A KR100199380B1 (en) | 1996-02-27 | 1996-02-27 | Flash eeprom cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960004777A KR100199380B1 (en) | 1996-02-27 | 1996-02-27 | Flash eeprom cell |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970063757A KR970063757A (en) | 1997-09-12 |
KR100199380B1 true KR100199380B1 (en) | 1999-06-15 |
Family
ID=19451855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960004777A KR100199380B1 (en) | 1996-02-27 | 1996-02-27 | Flash eeprom cell |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100199380B1 (en) |
-
1996
- 1996-02-27 KR KR1019960004777A patent/KR100199380B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970063757A (en) | 1997-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5835409A (en) | Compact page-erasable EEPROM non-volatile memory | |
JP3073645B2 (en) | Nonvolatile semiconductor memory device and method of operating the same | |
US5341342A (en) | Flash memory cell structure | |
US5583811A (en) | Transistor structure for erasable and programmable semiconductor memory devices | |
US5633184A (en) | Method of making semiconductor device with floating bate | |
EP0509698A2 (en) | Contactless EPROM array | |
CN101091252B (en) | Semiconductor device and operation control method for same | |
JP2010021572A (en) | Twin monos memory array structure | |
KR20000075838A (en) | A scalable flash eeprom memory cell and array | |
KR20000070677A (en) | A scalable flash eeprom memory cell, method of manufacturing and operation thereof | |
KR100232235B1 (en) | Non-volatile memory device | |
KR100558004B1 (en) | Programing method of a non-volatile memory device including a charge storage layer between a gate electrode and a semiconductor substrate | |
US6914819B2 (en) | Non-volatile flash memory | |
JP3474614B2 (en) | Nonvolatile semiconductor memory device and method of operating the same | |
US6347053B1 (en) | Nonviolatile memory device having improved threshold voltages in erasing and programming operations | |
KR100387267B1 (en) | Multi-level flash EEPROM cell and method of manufacturing the same | |
US7339226B2 (en) | Dual-level stacked flash memory cell with a MOSFET storage transistor | |
KR100217900B1 (en) | Programming method of a flash memory cell | |
KR100199380B1 (en) | Flash eeprom cell | |
US5612561A (en) | Involatile semiconductor memory | |
KR100488583B1 (en) | Dual bit split gate flash memory device and method for driving the same | |
US5852313A (en) | Flash memory cell structure having a high gate-coupling coefficient and a select gate | |
US5280187A (en) | Electrically programmable and erasable semiconductor memory and method of operating same | |
JP4544733B2 (en) | CAM cell of flash memory device | |
KR100390134B1 (en) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |