KR100199184B1

KR100199184B1 - Digital equalizer

Info

Publication number: KR100199184B1
Application number: KR1019920022221A
Authority: KR
Inventors: 이광용
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1992-11-24
Filing date: 1992-11-24
Publication date: 1999-06-15
Also published as: KR940012943A

Abstract

본 발명은 디지털 등화기회로에서 피드 포워드 필터 및 피드 백워드 필터를 구비하고 가중치를 이용하는 필터계수를 발생하여 디지털 등화동작의 정밀성을 향상시킬 수 있는 회로를 제공하는 것이다. 이를 위하여 피드 포워드 필터는 왜곡된 신호를 수신하며 수신되는 필터계수에 의해 왜곡된 신호를 1차 등화한다. 그리고 검출기는 등화된 신호를 수신하면 등화신호와 소정의 기준값을 비교하여 에러신호를 발생하는 동시에 등화된 출력신호를 발생한다. 그리고 필터계수발생기는 에러신호에 대응되는 가중치를 부여하여 에러신호에 적응적으로 등화할수 있는 필터계수를 발생하여 피드 포워드 필터 및 피드 백워드 필터에 인가한다. 그러면 피드백워드 필터는 출력신호를 수신하며 필터계수에 의해 2차 등화동작을 수행하여 상기 1차등화의 왜곡을 추정하는 신호를 발생하며, 1차등화신호와 2차등화신호를 가산하에 등화된 신호를 검출기의 입력으로 인가한다.The present invention provides a circuit having a feed forward filter and a feed backward filter in a digital equalizer circuit and generating a filter coefficient using a weight to improve the precision of the digital equalization operation. To this end, the feed forward filter receives the distorted signal and first-orders the distorted signal by the received filter coefficient. When the detector receives the equalized signal, the detector compares the equalized signal with a predetermined reference value to generate an error signal and simultaneously generates an equalized output signal. The filter coefficient generator gives a weight corresponding to the error signal, generates a filter coefficient that can be adaptively equalized to the error signal, and applies it to the feed forward filter and the feed backward filter. The feedback word filter then receives an output signal and performs a second equalization operation based on the filter coefficients to generate a signal for estimating the distortion of the first equalization signal. Apply as input.

Description

Digital equalizer circuit

제1도는 종래의 디지털 등화기 구성도.1 is a block diagram of a conventional digital equalizer.

제2도는 본 발명에 따른 디지털 등화기의 구성도.2 is a block diagram of a digital equalizer according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21,27 : 필터 22,26 : 계수발생기21,27 Filter 22,26 Coefficient Generator

23 : 검출기 24,25 : 감산기23: detector 24,25: subtractor

28 : 가산기28: adder

본 발명은 등화기회로에 관한 것으로, 특히 디지털 등화기회로에 관한 것이다.The present invention relates to an equalizer circuit, and more particularly to a digital equalizer circuit.

일반적으로 데이터 또는 각종 정보를 전송하는 채널은 간섭등에 의해 통신 장애가 심하기 때문에 이를 극복하기 위하여 등화정도가 정밀한 디지털 등화기 회로를 사용하고 있다. 제1도는 종래의 디지털 등화기회로의 구성으로서, 통신 장애를 극복하기 위한 수신단은 탭 딜레이 라인(tapped delay line) 구조를 갖고, LMS(Least Mean Square) 적응 알고리즘을 이용한 등화기의 구성이 도시되고 있다.In general, a channel for transmitting data or various kinds of information has a severe communication obstacle due to interference, and therefore, a digital equalizer circuit with precise equalization degree is used to overcome this problem. 1 is a configuration of a conventional digital equalizer circuit, the receiving end for overcoming the communication obstacle has a tapped delay line (tapped delay line) structure, the configuration of the equalizer using the Least Mean Square (LMS) adaptive algorithm is shown have.

상기와 같은 구성을 갖는 종래의 디지털 등화기의 동작을 살펴보면, 왜곡되어 수신되는 신호1은 필터(11)로 인가된다. 이때 상기 필터(11)은 계수발생기(15)에 의해 설정되는 계수에 의해 여파 동작을 수행하며, 이로 인해 등화동작이 수행되는 것이다.Looking at the operation of the conventional digital equalizer having the above configuration, the signal 1 is received distorted is applied to the filter (11). At this time, the filter 11 performs the filter operation by the coefficient set by the coefficient generator 15, and thus the equalization operation is performed.

상기 필터(11)을 출력하는 신호는 가산기(12)에서 가산되며, 검출기(13)을 통해 등화된 신호3으로 출력된다. 이때 감산기(14)는 상기 검출기(13)을 출력하는 신호3에서 상기 가산기(12)를 출력하여 검출기(13)으로 입력되는 신호를 감산하여 상기 계수발생기(15)로 인가한다. 그러면 상기 계수발생기(15)는 상기 감산기(14)의 출력을 수신하여 LMS방식으로 상기 필터(11)의 적응형 발생하여 상기 필터(11)의 계수로 인가한다. 이때 상기 LMS방식의 적응형 계수 발생은 하기 1식을 각 계수에 대해 편 미분하여 ξ=0가 되는 새로운 계수백터를 얻게 된다.The signal outputting the filter 11 is added by the adder 12 and output as an equalized signal 3 through the detector 13. At this time, the subtractor 14 outputs the adder 12 from the signal 3 outputting the detector 13 to subtract the signal input to the detector 13 and applies it to the coefficient generator 15. The coefficient generator 15 then receives the output of the subtractor 14 and adaptively generates the filter 11 in an LMS manner and applies it as a coefficient of the filter 11. At this time, the adaptive coefficient generation of the LMS method is obtained by differentially deriving the following equation for each coefficient to obtain a new coefficient vector of ξ = 0.

그러나 상기와 같은 디지털 등화 방식은 계수 발생시 가중치 벡터를 가지고 있지 않아 수신되는 에러 신호 성분만으로 보상을 구현하게 된다. 따라서 등화정도의 보상이 정밀하지 못한 단점을 가지게 된다. 또한 유선 채널이 아닌 라이도 채널은 멀티 패스 페이딩 채널(multi path fading channel)로서, 상기와 같은 등화기 구성으로는 채널로 인한 왜곡 및 신호간 간섭을 보상항 줄 수 없고, 등화기가 정상상태(steady state)로 동작하는데도 많은 시간을 필요로 하는 문제점을 가지게 된다.However, the digital equalization scheme as described above does not have a weight vector when coefficients are generated, so that compensation may be implemented using only received error signal components. Therefore, the compensation of the degree of equalization has a disadvantage that is not precise. In addition, the non-wired channel is a multipath fading channel, and the equalizer configuration cannot compensate for distortion and interference between signals due to the equalizer configuration, and the equalizer is in a steady state. ) Requires a lot of time to operate.

따라서 본 발명의 목적은 디지털 등화기회로에서 적응적으로 신호간의 간섭을 예측하여 등화함으로서 수신되는 신호의 왜곡을 보상할 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit capable of compensating for distortion of a received signal by adaptively predicting and equalizing interference between signals in a digital equalizer circuit.

본 발명에 다른 목적은 수신되는 심볼을 검출하고 검출된 심볼로 부터 수신될 심볼에 영향을 주는 신호가의 간섭을 추정한 후 다음 심볼을 검출하기 전에 간섭항을 제거할수 있는 디지털 등화기 회로를 제공함에 있다.Another object of the present invention is to provide a digital equalizer circuit that detects a received symbol and estimates the interference of the signal value affecting the received symbol from the detected symbol and then removes the interference term before detecting the next symbol. Is in.

본 발명의 또 다른 목적은 피드 포워드 필터 및 피드 백워드 필터로 이루어지는 디지털 등화기에서 상기 필터들의 계수의 가중치를 사용하여 적응적으로 계수를 발생할 수 있는 디지털 등화기회로를 제공함에 있다.It is still another object of the present invention to provide a digital equalizer circuit capable of adaptively generating coefficients by using weights of coefficients of the filters in a digital equalizer including a feed forward filter and a feed backward filter.

이하 본 발명을 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

제2도는 본 발명에 따른 디지털 등화기회로의 구성도로서, 제1필터(21)은 왜곡된 신호1을 수신하며 필터계수로서 제1계수발생기(22)의 출력을 수신한다. 상기 제1필터(11)는 피드 포워드 필터(feed forward filter)로서 수신되는 신호1을 상기 필터계수에 의해 1차 등화한다. 검출기(23)은 수신되는 등화신호를 규정된 기준신호와의 차를 비교하여 에러값을 산출하는 동시에 등화된 신호3을 출력한다. 감산기(24)는 상기 검출기(23)의 출력에서 상기 검출기(23)의 입력신호를 감산하여 에러 벡터를 산출한다. 감산기(25)는 상기 검출기(23)을 출력하는 신호3에서 상기 제1필터(21)의 출력을 감산하여 출력한다. 제1계수발생기(22)는 상기 감산기(25)의 출력을 수신하며, 상기 감산기(25)로 부터 출력되는 에러벡터 신호를 분석한 후, 가중치를 부여하여 상기 제1필터(21)의 필터계수로 발생한다. 제2계수발생기(26)은 상기 감산기(24)를 출력하는 에러벡터를 수신하며, 상기 에러벡터에 가중치를 부여하여 상기 1차 등화된 신호에 존재하는 잔여 간섭신호를 보상하기 위한 필터계수를 발생한다. 제2필터(27)은 상기 감산기(25)의 출력을 수신하고 사기 제2계수발생기(26)의 출력을 필터계수로 수신한다. 상기 제2필터(27)은 피드 백워드 필터(feed backward filter)로서 상기 감산기(25)의 출력을 수신하고 상기 제2계수발생기(26)의 출력을 필터계수로 수신하여 상기 1차 등화된 신호의 잔여 간섭을 예측하여 보상하기 위한 신호를 발생한다. 가산기(28)은 상기 제1필터(21)의 출력과 검출기(23)의 입력사이에 연결되며, 상기 제1필터(21)의 출력과 제2필터(27)의 출력을 가산하여 등화된 신호3을 발생한다.2 is a block diagram of a digital equalizer circuit according to the present invention, in which the first filter 21 receives the distorted signal 1 and receives the output of the first coefficient generator 22 as a filter coefficient. The first filter 11 first equalizes the signal 1 received as a feed forward filter by the filter coefficient. The detector 23 compares the difference of the received equalization signal with a prescribed reference signal, calculates an error value, and outputs an equalized signal 3. The subtractor 24 subtracts the input signal of the detector 23 from the output of the detector 23 to calculate an error vector. The subtractor 25 subtracts the output of the first filter 21 from the signal 3 outputting the detector 23 and outputs the subtracted output. The first coefficient generator 22 receives the output of the subtractor 25, analyzes an error vector signal output from the subtractor 25, and assigns a weight to the filter coefficient of the first filter 21. Occurs. The second coefficient generator 26 receives an error vector outputting the subtractor 24 and generates a filter coefficient to compensate for the residual interference signal existing in the first equalized signal by weighting the error vector. do. The second filter 27 receives the output of the subtractor 25 and receives the output of the fraudulent second coefficient generator 26 as a filter coefficient. The second filter 27 receives the output of the subtractor 25 as a feed backward filter and receives the output of the second coefficient generator 26 as a filter coefficient to obtain the first equalized signal. A signal for predicting and compensating for residual interference of the signal is generated. An adder 28 is connected between the output of the first filter 21 and the input of the detector 23, and equalizes the signal by adding the output of the first filter 21 and the output of the second filter 27. Occurs 3.

상술한 제2도의 구성에 의거 본 발명을 상세히 설명한다.The present invention will be described in detail based on the configuration of FIG. 2 described above.

상기 제2도와 같은 구성을 갖는 디지털 등화기회로(Decision Feedback Equalizer)일단 심볼이 검출되면, 검출된 심볼을 분석하여 미래의 심볼에 영향을 주는 신호간의 간섭(Inter-Symbol Interference:ISI)을 추정할 수 있고, 이런 추정값에 의해 심볼을 검출하기 전에 간섭항을 제거할 수 있다. 이를 위하여 상기 디지털 등화기 회로는 제1필터(21) 및 제2필터(27)의 2개 필터를 사용하는데, 모두상기한 바와 같은 TDL(Tappde Delay Line)구조로 되어 있다. 여기서 상기 제2필터(27)은 피드 백워드 필터로서, 잡음을 추정하고 피드 포워드 필터인 제1필터(21)의 출력단에 존재하는 잔여 간섭신호 ISI를 예측하여 얼마간의 피드백 지연 후에 검출기(23)에 인가한다. 따라서 왜곡된 신호1을 수신하여 등화할 때보다 신뢰성있는 출력신호3을 구할 수 있다.Once a symbol is detected in the digital equalizer circuit having the configuration as shown in FIG. 2, the detected symbol is analyzed to estimate an inter-symbol interference (ISI) that affects future symbols. This estimate may eliminate the interference term before detecting the symbol. To this end, the digital equalizer circuit uses two filters, the first filter 21 and the second filter 27, all of which have a TDL (Tappde Delay Line) structure as described above. The second filter 27 is a feed backward filter. The second filter 27 estimates noise and predicts the residual interference signal ISI present at the output of the first filter 21 as a feed forward filter. To apply. Therefore, a more reliable output signal 3 can be obtained than when the distorted signal 1 is received and equalized.

또한 이런 경우 상기 제1필터(21) 및 제2필터(27)의 필터 계수를 구하는 계수발생기(22,26)은 각기 상기 LMS 방식보다 수렴속도가 빠르고 보다 양질의 등화를 할 수 있도록 하는 RLS(Recursive Least Squsres)기법을 사용한다. 상기 RLS방식을 표현하면 하기 2식과 같다.In this case, the coefficient generators 22 and 26, which obtain the filter coefficients of the first filter 21 and the second filter 27, respectively, have a faster convergence speed than the LMS method, and provide better quality equalization. Recursive Least Squsres). The RLS scheme is represented by the following two expressions.

상기 2식에서 In은 등화기의 출력이 되며, /In은 검출기(23)의 출력을 나타내고, k는 등화기의 탭수를 의미하며, w는 가중치를 나타낸다. 여기서 상기 w가 갖는 의미는 최초의 샘플에 과거 샘플보다 가중치를 더주에 연산하기 위한 값이 된다.In Formula 2, In is an output of the equalizer, / In represents the output of the detector 23, k represents the number of taps of the equalizer, and w represents a weight. Here, the meaning of w is a value for calculating the weight of the first sample more than the past sample.

먼저 상기 신호1은 채널 상으로 전송되어 수신되는 신호로서 왜곡 및 신호간의 간섭을 가지고 있는 신호가 된다. 상기 신호1을 수신하는 제1필터(21)은 상기 신호1을 1차 등화하는데, 이는 제1계수발생기(22)에서 출력하는 계수를 이용하여 수행한다. 상기 제1계수발생기(22)는 상기한 바와 같이 RLS방식으로 계수를 발생하는데, 이는 상기 감산기(25)로부터 수신도는 에러벡터에 가중치를 부여하고 적응적으로 상기 제1필터(21)이 수신되는 신호1의 등화를 안정되게 수행할 수 있도록 계수신호들을 발생한다. 따라서 상기 제1필터(21)은 피드 포워드 필터로서, 상기 신호1을 1차 등화하여 에러정정이 가능한 범위이내로 등화동작을 수행한다.First, the signal 1 is a signal transmitted and received on a channel and becomes a signal having distortion and interference between signals. The first filter 21 receiving the signal 1 first equalizes the signal 1, which is performed by using a coefficient output from the first coefficient generator 22. The first coefficient generator 22 generates coefficients in the RLS scheme as described above, which receives the weight from the subtractor 25 by weighting the error vector and adaptively receives the first filter 21. The counting signals are generated so that the equalization of the signal 1 can be performed stably. Accordingly, the first filter 21 is a feed forward filter and performs equalization within the range where error correction is possible by first equalizing the signal 1.

상기 제1필터(21)의 출력은 가산기(28)로 인가되며, 상기 가산기(28)의 출력은 검출기(23)의 입력으로 인가된다. 그러면 상기 검출기(23)은 상기 가산기(28)의 출력을 최적화 결정위치(desision point)로 맵핑한다. 이는 상기 가산기(28)의 출력을 수신하여 본래 규정된 기준신호와의 차를 비교하여 에러 값을 산출할 수 있도록하는 신호3을 발생한다. 이때 사이 신호3은 출력신호가 되는 동시에 다음 심볼의 에러를 예측하기 위한 심볼이 된다.The output of the first filter 21 is applied to the adder 28, and the output of the adder 28 is applied to the input of the detector 23. The detector 23 then maps the output of the adder 28 to an optimization decision point. This generates a signal 3 that receives the output of the adder 28 and compares the difference with the originally defined reference signal to calculate an error value. At this time, the inter-signal 3 becomes an output signal and becomes a symbol for predicting an error of the next symbol.

상기 검출기(23)을 출력하는 신호3과 상기 제1필터(21)의 출력을 수신하며, 상기 신호3에서 상기 제1필터(21)을 출력하는 1차 등화된 신호를 감산하여 상기 제1계수발생기(22)로 인가하며, 이때의 이신호는 에러벡터가 된다. 그리고 이 에러벡터를 이용하여 상기 제1계수발생기(22)는 상기2식과 같은 방식으로 적응적인 계수를 발생한다. 이때 상기 제1계수발생기(22)를 출력하는 필터계수는 검출기(23)로 입력되는 신호1의 왜곡형태와 검출기(23)을 출력하는 왜곡이 보상된 신호3의 계산 결과에 따라 신호의 왜곡을 예측하여 보상하기 위한 필터계수가 된다.Receives the signal 3 outputting the detector 23 and the output of the first filter 21, subtracts the first equalized signal outputting the first filter 21 from the signal 3 to the first coefficient It is applied to the generator 22, and this signal becomes an error vector. Using the error vector, the first coefficient generator 22 generates adaptive coefficients in the same manner as in Equation 2 above. At this time, the filter coefficient outputting the first coefficient generator 22 corrects the distortion of the signal according to the calculation result of the signal 3 in which the distortion form of the signal 1 input to the detector 23 and the distortion outputting the detector 23 are compensated. It is a filter coefficient to predict and compensate.

또한 상기 가산기(28)을 출력하여 상기 검출기(23)으로 인가되는 신호와 상기 검출기(23)을 출력하는 신호3을 수신하는 감산기(24)는 상기 신호3에서 상기 가산기(28)의 출력을 감산하여 상기 제2필터(27)의 계수를 갱신하기 위한 에러벡터를 산출한다. 그러면 상기 감산기(24)를 출력하는 에러벡터를 수신하는 제2계수발생기(26)은 상기 에러벡터를 이용하여 상기 2식과 같은 RLS방식으로 적응적인 계수를 발생한다. 이때 상기 필터계수는 검출기(23)로 입력되는 신호1의 왜곡형태와 검출기(23)을 출력하는 왜곡이 보상된 신호3의 계산 결과에 따라 신호1의 왜곡을 예측하여 보상하기 위한 필터계수가 된다.In addition, a subtractor 24 which outputs the adder 28 to receive the signal applied to the detector 23 and the signal 3 outputting the detector 23 subtracts the output of the adder 28 from the signal 3. The error vector for updating the coefficient of the second filter 27 is calculated. Then, the second coefficient generator 26 which receives the error vector outputting the subtractor 24 generates an adaptive coefficient by using the error vector in the same RLS scheme as in the above equation. In this case, the filter coefficient is a filter coefficient for predicting and compensating for the distortion of the signal 1 according to the distortion result of the signal 1 input to the detector 23 and the calculation result of the signal 3 for which the distortion for outputting the detector 23 is compensated. .

그러면 상기 제2필터(27)은 상기 감산기(25)의 출력을 입력으로 수신하고 상기 제2계수발생기(26)의 출력을 계수신호로 수신한다. 따라서 상기 제2필터(27)은 상기 검출기(23)을 출력하는 신호3을 분석하여 채널왜곡이 예측되는 신호1에 대한 에러 보상 값을 미리 보상하여 출력하게 된다. 상기 제2필터(27)은 피드 백워드 필터로서 출력신호는 가산기(28)의 입력으로 인가된다. 상기와 같이 예측되는 에러 보상 값은 상기 가산기(28)로 인가되므로, 상기 가산기(28)은 상기 제1필터(21)의 출력과 상기 제2필터(27)의 출력을 가산하여 신호간의 간섭 및 왜곡이 보상되는 디지털 등화신호를 발생하게 된다.Then, the second filter 27 receives the output of the subtractor 25 as an input and receives the output of the second coefficient generator 26 as a count signal. Therefore, the second filter 27 analyzes the signal 3 outputting the detector 23 and compensates in advance the error compensation value for the signal 1 whose channel distortion is predicted. The second filter 27 is a feed backward filter and an output signal is applied to the input of the adder 28. Since the error compensation value predicted as described above is applied to the adder 28, the adder 28 adds an output of the first filter 21 and an output of the second filter 27 to prevent interference between signals. It generates a digital equalization signal whose distortion is compensated for.

따라서 상기와 같은 디지털 등화기에서는 결국 제1필터(21) 및 제1계수발생기(22)에 의해 입력되는 신호1을 왜곡 및 신호간의 간섭에 대한 보상이 가능한 상태로 1차 등화하고, 이후 보상이 가능한 상태에서 제2필터(27) 및 제2계수발생기(26)을 이용하여 상기 1차 등화된 값에 따라 예측된 신호 값을 보상하여 완전한 등화 동작을 수행할 수 있게 된다.Therefore, in the digital equalizer as described above, the signal 1 input by the first filter 21 and the first coefficient generator 22 is first equalized to compensate for distortion and interference between signals, and then the compensation is performed. In a possible state, the second filter 27 and the second coefficient generator 26 may be used to compensate for the predicted signal value according to the first equalized value to perform a complete equalization operation.

상술한 바와 같이 피드 포워드 필터와 백워드 필터를 구비하고 RLS방식을 이용하여 디지털 등화기를 구현하므로서 정밀한 등화동작을 수행할 수 있고, 이로인해 라디오 채널과 같이 통신장애가 심한 곳에도 등화 동작을 양호하게 수행할 수 있다.As described above, a precise equalization operation can be performed by implementing a digital equalizer using a feed forward filter and a backward filter and by using the RLS method, thereby performing the equalization operation well even in a severe communication failure such as a radio channel. can do.

Claims

1. A digital equalizer circuit, comprising: means for receiving a distorted signal, first equalizing the distorted signal by a filter coefficient received therefrom, receiving an equalized signal, and comparing the equalized signal with a predetermined reference value Detecting means for generating an error signal and simultaneously generating an equalized output signal, means for generating the filter coefficient which is capable of adaptively equalizing the error signal by giving a weight corresponding to the error signal, and the output Means for receiving a signal, and performing a second equalization operation by the filter coefficients to generate a signal for estimating a distortion of the primary equalization signal, and an input of the detection means, and receiving the first and second equalization signals. And means for applying the received equalized signal to the detection means.

A digital equalizer circuit, comprising: means for receiving a signal, first means for equalizing the signal by a received first filter coefficient, means for receiving and adding the first and second equalization signals, and the addition; Detection means for receiving a signal, comparing the received signal with a predetermined reference signal to generate an output signal including an error value, and means for subtracting the output signal from the first equalized signal to generate a first error signal And means for generating the first filter coefficient for predicting distortion of a next received signal by adaptively weighting by receiving the first error signal, subtracting an input signal and an output signal of the detection means, and subtracting a second signal. Means for generating an error signal, and means for generating a second filter coefficient for predicting and removing the distortion present in the first equalized signal by receiving and weighting the second error signal. And means for receiving said first error signal and generating said second equalized signal by said second filter coefficient and feeding it back to said adding means.