KR100199005B1 - Method for fabricating laser diode - Google Patents
Method for fabricating laser diode Download PDFInfo
- Publication number
- KR100199005B1 KR100199005B1 KR1019950054540A KR19950054540A KR100199005B1 KR 100199005 B1 KR100199005 B1 KR 100199005B1 KR 1019950054540 A KR1019950054540 A KR 1019950054540A KR 19950054540 A KR19950054540 A KR 19950054540A KR 100199005 B1 KR100199005 B1 KR 100199005B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- impurities
- grin
- doped
- laser diode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/3013—AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0203—Etching
Abstract
본 발명은 레이저 다이오드의 제조방법에 관한 것으로서, 제1도전형의 불순물이 고농도로 도핑된 화합물 반도체 기판 상의 소정 부분에 높은 인덱스 면을 갖는 V홈을 소정 방향으로 길게 형성하는 공정과, 상기 반도체 기판상에 제2도전형의 제1클래드층, 불순물이 도핑되지 않은 제1스페이서층, 불순물이 도핑하지 않은 제1스페이서층, 불순물이 도핑되지 않은 제1그레이디드인덱스층(GRIN), 불순물이 도핑되지 않은 활성층, 불순물이 도핑되지 않은 제2그레이디드인덱스층(GRIN), 불순물이 도핑되지 않은 제2스페이서층, 제2도전형의 제2클래드층 및 제2도전형의 불순물이 고농도로 도핑된 캡층을 순차적으로 형성하되 InGaAs로 이루어진 상기 제1 및 제2그레이디드인덱스층(GRIN)들의 성장 온도를 변화시켜 In의 조성비가 포물선형으로 변화되도록 형성하는 공정과, 상기 캡층 상부의 V홈과 대응하는 부분에 제2도전형의 오믹 전극과 상기 반도체 기판의 하부 표면에 제1도전형의 오믹 전극을 형성하는 공정을 구비하여, 레이저 다이오드의 누설 전류 및 문턱 전류 값을 낮출 수 있으며, 또한, InGaAs의 제1 및 제2 그레이디드인덱스층들을 성장 온도를 변화시켜 In의 농도가 변화되도록 결정 성장시키므로 간단한 공정으로 양조 효율을 증가시킬 수 있다는 장점이 있다.The present invention relates to a method of manufacturing a laser diode, comprising: forming a V groove having a high index surface in a predetermined direction on a predetermined portion of a compound semiconductor substrate doped with a high concentration of impurities of a first conductivity type in a predetermined direction; A first cladding layer of a second conductivity type, a first spacer layer without doping impurities, a first spacer layer without doping impurities, a first graded index layer GRIN without doping impurities, and doping with impurities An active layer that is not doped, a second graded index layer GRIN that is not doped with impurities, a second spacer layer that is not doped with impurities, a second cladding layer of a second conductivity type, and a dopant having a high concentration of impurities of a second conductivity type. Forming the cap layer in sequence, but changing the growth temperature of the first and second graded index layer (GRIN) made of InGaAs formed to change the composition ratio of In parabolic And forming a second conductive ohmic electrode in a portion corresponding to the V groove above the cap layer and a first conductive ohmic electrode on a lower surface of the semiconductor substrate, thereby preventing leakage current and threshold of the laser diode. The current value can be lowered, and since the first and second graded index layers of InGaAs are grown by changing the growth temperature so that the concentration of In is changed, the brewing efficiency can be increased by a simple process.
Description
제1a도 내지 제1c도는 본 발명에 따른 레이저 다이오드의 제조 공정도.1a to 1c is a manufacturing process diagram of a laser diode according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 반도체 기판 13 : V홈11 semiconductor substrate 13 V groove
15 : 제1클래드층 17 : 제1스페이서층15: first cladding layer 17: first spacer layer
19 : 제1그레이디드인덱스층 21 : 활성층19: first graded index layer 21: active layer
23 : 제2그레이디드인덱스 25 : 제2 스페이서층23: second graded index 25: second spacer layer
27 : 제2클래드층 29 : 캡층27: second clad layer 29: cap layer
31 : p형 전극 33 : n형 전극31: p-type electrode 33: n-type electrode
본 발명은 레이저 다이오드의 제조방법에 관한 것으로, 특히, 양자 세선 레이저 다이오드 제작시 성장 온도의 변화에 의해 클래드층과 활성층 사이에 형성되는 그레이디드 인덱스층(GRIN)의 조성을 포물선형으로 변화시킴으로써, 레이저 라이오드의 문턱 전압을 낮게하고 양자 효율을 증대시키도록 하는 레이저 라이오드의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a laser diode, and more particularly, by parabolic changing the composition of a graded index layer (GRIN) formed between a cladding layer and an active layer due to a change in growth temperature during fabrication of a quantum thin line laser diode. The present invention relates to a method for manufacturing a laser diode to lower the threshold voltage of the diode and increase the quantum efficiency.
최근 박막 성장기술의 발전과 분자선 에피택시(Molecular Beam Epitaxy : 이하, MBE라 칭함) 및 유기금속 화학기상증착법(Metalorganic Chemical Vapor Deposition : 이하, MOCVD라 칭함)등의 성장 장비의 발달로 이종접합 구조의 화합물 반도체 성장은 일반화 되었다.The development of thin film growth technology and growth equipment such as molecular beam epitaxy (hereinafter referred to as MBE) and organometallic chemical vapor deposition (hereinafter referred to as MOCVD) have led to the development of heterojunction structure. Compound semiconductor growth has been generalized.
특히, 화합물 반도체 성장시 성장축 방향으로는 단 원자 층까지도 두께 조절이 가능하게 되어, 에너지 대역 폭(energy bandgap)이 서로 다른 두 물질, 즉, 장벽층과 활성층을 수~수십㎚이내로 성장하여 성장 축 방향으로 양자화시킨 2차원의 양자 우물(quantum well) 또는 두 방향 이상으로 크기를 조절하여 양자화시킨 양자 세선이나 양자점의 저차원 초미세 구조를 이용한 양자소자에 대한 연구 개발과 일부 실용화가 진행되고 있다.In particular, in the growth of the compound semiconductor, the thickness of the single axis layer can be controlled in the direction of the growth axis. Thus, two materials having different energy bandgaps, that is, the barrier layer and the active layer are grown within several to several tens of nm. Research and development and some practical use of quantum devices using two-dimensional quantum wells quantized in directions or low-dimensional ultrafine structures of quantum thin lines or quantum dots that have been quantized by controlling the size in two or more directions are progressing.
상기 양자 소자 중 양자 우물을 이용한 레이저 다이오드는 박막 성장 기술과 설계 기술의 발달에 의해 DBR(Distributed Bragg Reflector) 및 DBF(Distributed FeedBack)구조 등의 고 효율 및 극 초단파의 광펄스를 방출할뿐만 아니라 측면 방출 레이저 다이오드로부터 표면 방출 레이저 다이오드에 이르이까지 제조 기술과 설계 기술의 수준이 매우 높다.Among the quantum devices, laser diodes using quantum wells not only emit high efficiency and microwave light pulses such as Distributed Bragg Reflector (DBR) and Distributed FeedBack (DBF) structures due to the development of thin film growth technology and design technology. From emission laser diodes to surface emitting laser diodes, the level of manufacturing and design techniques is very high.
그러나, 양자 세선을 이용한 레이저 다이오드는 정확히 조절된 양자 세선을 제작하는 것이 매우 어려울 뿐만 아니라 2차원적으로 홀 또는 전자 등의 전하 운반자를 누설없이 완벽하게 구속하는 것이 매우 어렵다.However, laser diodes using quantum thin wires are very difficult to manufacture precisely controlled quantum thin wires, and it is very difficult to completely confine charge carriers such as holes or electrons without leakage in two dimensions.
따라서, 지금까지의 양자 세선 레이저 다이오드는 연구의 목적으로 단순히 pn접합의 단순한 구조를 갖도록 실험실 수준에서 제조되었는데, V자 형태의 반도체 기판에 제작된 GaAs/AlGaAs 양자 세선 레이저 다이오드의 경우 문턱 전류가 3-5㎃정도로 매유 크며 양자 효율은 40% 이하로 매우 낮은 문제점이 있었다.Therefore, the quantum thin line laser diodes thus far have been manufactured at the laboratory level to have a simple structure of a pn junction for the purpose of research. The GaAs / AlGaAs quantum thin line laser diode fabricated on the V-shaped semiconductor substrate has a threshold current of 3 -5 ㎃ is very large and the quantum efficiency was very low problem of less than 40%.
그러므로, 본 발명에서는 양자세선 레이저 다이오드 제작시 성장온도의 변화에 의해 클래드층과 활성층 사이에 형성되는 그레이디드 인덱스층(GRIN:Graded Index)의 조성을 포물선형으로 변화시킴으로써, 낮은 문턱 전류와 높는 양자 효율을 갖는 레이저 다이오드를 제조하는 방법을 제공하고자 한다.Therefore, in the present invention, a low threshold current and high quantum efficiency are achieved by changing the composition of the graded index layer (GRIN: Graded Index) formed between the cladding layer and the active layer due to the change in growth temperature during the fabrication of the quantum thin-line laser diode. It is to provide a method for manufacturing a laser diode having a.
상기 목적을 달성하기 위한 본 발명에 따른 레이저 다이오드의 제조방법은 제1도전형의 불순물이 고농도로 도핑된 화합물 반도체 기판 상의 소정 부분에 높은 인덱스 면을 갖는 V홈을 소정 방향으로 길게 형성하는 공정과, 상기 반도체 기판 상에 제2도전형의 제1클래드층, 불순물이 도핑되지 않은 제1스페이서층, 불순물이 도핑되지 않은 제1그레이디드인덱스층(GRIN:Graded Index), 불순물이 도핑되지 않은 활성층, 불순물이 도핑되지 않은 제2그레이디드인덱스층(GRIN), 불순물이 도핑되지 않은 제2스페이서층, 제2도전형의 제2클래드층 및 제2도전형의 불순물이 고농도로 도핑된 캡층을 순자적으로 형성하되 InGaAs로 이루어진 상기 제1 및 제2 그레이디드인덱스층들의 성장 온도를 변화시켜 In의 조성비가 포물선형으로 변화되도록 형성하는 공정과, 상기 캡층 상부의 V홈과 대응하는 부분에 제2도전형의 오믹 전극과 상기 반도체 기판의 하부 표면에 제1도전형의 오믹 전극을 형성하는 공정을 구비한다.A method of manufacturing a laser diode according to the present invention for achieving the above object comprises the steps of forming a V groove having a high index surface in a predetermined direction in a predetermined portion on a compound semiconductor substrate doped with a high concentration of impurities of the first conductivity type; A first cladding layer of a second conductivity type, a first spacer layer not doped with impurities, a first graded index layer (GRIN) not doped with impurities, and an active layer not doped with impurities on the semiconductor substrate And a second graded index layer GRIN which is not doped with impurities, a second spacer layer which is not doped with impurities, a second cladding layer of a second conductive type, and a cap layer doped with a high concentration of impurities of a second conductive type. And forming a composition of In to change the growth temperature of the first and second graded index layers made of InGaAs so as to change the composition ratio of In into a parabolic shape, and the cap layer The V-groove portion and a corresponding part of claim 1 comprising a first step of forming an ohmic electrode of a conductivity type ohmic electrode and the lower surface of the semiconductor substrate of the second conductivity type to that.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1a도 내지 제1c도는 본 발명에 따른 레이저 다이오드의 제조 공정도이다.1A to 1C are manufacturing process diagrams of a laser diode according to the present invention.
제1a도를 참조하면, 먼저, n+GaAs의 반도체 기판(11) 상에 SiO2또는 Si3N4등의 유전층(도시되지 않음)을 증착한 후 [011]방향으로 길게 형성되도록 패터닝하는데, 상기 반도체 기판(11)은 Si 등의 n형 불순물이 5×1017㎝-3~5×1018㎝-3정도로 도핑된다.Referring to FIG. 1A, first, a dielectric layer (not shown), such as SiO 2 or Si 3 N 4, is deposited on a semiconductor substrate 11 of n + GaAs, and then patterned to be formed long in the [011] direction. In (11), n-type impurities such as Si are doped in an amount of 5 x 10 17 cm -3 to 5 x 10 18 cm -3 .
그리고, 상기 패터닝된 유전층을 마스크로 하여 상기 반도체 기판(11)의 노출된 부분을 식각함으로써 V홈(13)을 형성한다.The V groove 13 is formed by etching the exposed portion of the semiconductor substrate 11 using the patterned dielectric layer as a mask.
이때, 상기 V홈(13)은 두번의 식각에 의해 형성하는데, 먼저, H2SO4계통의 식각 용액에 의한 1차 식각에 의해 (111)면을 갖게 되며, HCl계통의 식각 용액에 의한 2차 식각에 의해 (311)면 또는 (322)면에 가까운 높은 인덱스(high index)면을 갖게되어 측면 크기(lateral dimension)을 효과적으로 감소시킨다.In this case, the V-groove 13 is formed by two etchings. First, the V-groove 13 has a (111) plane by the primary etching by the etching solution of the H 2 SO 4 system, and the etching by the etching solution of the HCl system. The difference etching results in a high index plane close to the (311) plane or the (322) plane, effectively reducing the lateral dimension.
그리고, 상기와 같이 V홈을 형성하였으면 유전층을 제거한다.If the V groove is formed as described above, the dielectric layer is removed.
제1b도를 참조하면, 상기 반도체 기판(11) 상에 n형 GaAs의 제1클래드층(15), 불순물이 도핑되지 않은 GaAs의 제1스페이서층(17), 불순물이 도핑되지 않은 InGaAs의 제1그레이디드인덱스층(GRIN)(19), 불순물이 도핑되지 않은 활성층(21), 불순물이 도핑되지 않은 InGaAs의 제2그레이디인덱스층(GRIN)(23), 불순물이 도핑되지 않은 GaAs의 제2스페이서층(25), p형 GaAs의 제 클래드층(27) 및 p+형 GaAs의 캡층(29)을 화학선 에피택시(CBE:Chemical Beam Epitaxy), 분자선 에피택시(MBE) 또는 MOCVD 방법으로 순차적으로 형성한다.Referring to FIG. 1B, a first cladding layer 15 of n-type GaAs, a first spacer layer 17 of GaAs that is not doped with impurities, and an InGaAs that is not doped with impurities are formed on the semiconductor substrate 11. 1 graded index layer (GRIN) 19, an impurity doped doped active layer 21, an impurity doped second graded index layer (GRIN) 23, a doped impurity-doped GaAs 2 The spacer layer 25, the first cladding layer 27 of p-type GaAs and the cap layer 29 of p + type GaAs are formed by chemical beam epitaxy (CBE), molecular beam epitaxy (MBE) or MOCVD method. Form sequentially.
상기에서, 제1클래드층(15)은 Si등의 불순물이 1×10-17㎝~5×1017㎝-3정도로 도핑되어 12000~18000Å정도의 두께로 형성되고, 상기 활성층(21)은 불순물이 도핑되지 않은 GaAs/InGaAs 또는 InGaAs/InGaAsP가 하나의 쌍(pair)을 이루는 다수 개의 쌍이 다중 양자 우물 구조도 200~500Å정도의 두께로 형성되며, 상기 제1 및 제2스페이서층(17)(25)은 700~1500Å정도의 두께로 형성된다.In the above, the first cladding layer 15 is doped with impurities such as Si 1 × 10 −17 cm to 5 × 10 17 cm −3 to form a thickness of about 12000 to 18000 mm 3, and the active layer 21 is impurity. A plurality of pairs of undoped GaAs / InGaAs or InGaAs / InGaAsP are formed in a multi quantum well structure with a thickness of about 200 to 500 microseconds, and the first and second spacer layers 17 ( 25) is formed to a thickness of about 700 ~ 1500Å.
또한, 상기 제1 및 제2 그레이디드인덱스층(GRIN)(19)(23)은 7000~12000Å정도의 두께로 결정 성장 온도에 따라 In의 조성비가 변화되어 형성되는데, 상기 In 조성비는 상기 제1 및 제2 그레이디드인덱스층(GRIN)(19)(23)의 성장 온도가 480~530℃ 정도일 때에는 30% 정도이고, 420℃정도일 때에는 70% 정도로 높아지게 되어 그 반사율이 변하게 된다.In addition, the first and second graded index layer (GRIN) (19, 23) is formed by varying the composition ratio of In according to the crystal growth temperature to a thickness of about 7000 ~ 12000Å, the In composition ratio is the first And the growth temperature of the second graded index layer (GRIN) 19, 23 is about 30% when the growth temperature is about 480 to 530 ° C, and about 70% when about 420 ° C, and the reflectance is changed.
그러므로, 제1 및 제2그레이디스인덱스층(GRIN)(19)(23) 형성시 그 성장온도를 연속적으로 감소되도록 변화시켜 In의 조성비가 포물선형으로 증가되도록 한다.Therefore, the formation temperature of the first and second grade index layers (GRIN) 19, 23 is changed so that the growth temperature is continuously reduced so that the composition ratio of In increases in a parabolic manner.
한편, 상기 제2클래드층(27)은 아연(Zn) 또는 베릴륨(Be)등의 p형 불순물이 1×1017㎝-3~5×1017㎝-3정도로 도핑된 InGaP가 12000~18000Å정도의 두께로 형성되며, 상기 캡층(29)은 아연(Zn) 또는 베릴륨(Be) 등의 p형 불순물이 1×1019cm-3이상의 고농도로 도핑된 GaAs가 2000~4000Å정도의 두께로 형성된다.On the other hand, the second cladding layer 27 is about 12000 ~ 18000 In InGaP doped with p-type impurities such as zinc (Zn) or beryllium (Be) about 1 × 10 17 cm -3 ~ 5 × 10 17 cm -3 The cap layer 29 is formed of a GaAs doped at a high concentration of 1 × 10 19 cm −3 or more with a p-type impurity such as zinc (Zn) or beryllium (Be), and has a thickness of about 2000˜4000 μm. .
상기와 같이 결정 성장된 층들의 표면은 상기 V홈(13)을 갖는 반도체 기판(11)의 표면과 동일한 형태를 이룬다.The surface of the crystal grown layers as described above is the same as the surface of the semiconductor substrate 11 having the V-groove 13.
또한, 제1c도를 참조하면, 상기 캡층(29) 상부의 V홈(13)과 대응하는 부분에 p형 오믹 금속인 Cr/Au등을 증착하여 p형 전극(31)을 형성한다.Referring to FIG. 1C, the p-type electrode 31 is formed by depositing Cr / Au, which is a p-type ohmic metal, on a portion corresponding to the V-groove 13 on the cap layer 29.
그리고, 상기 반도체 기판(11)이 얇아지도록 하부 표면을 기계적으로 연마하고 화학적으로 부식시킨 후, 상기 반도체 기판(11)의 하부 표면에 n형 오믹금속인 AuGe/Ni 등을 증착하여 n형 전극(33)을 형성한다.Then, the lower surface of the semiconductor substrate 11 is mechanically polished and chemically corroded so that the semiconductor substrate 11 is thin, and an n-type electrode is formed by depositing AuGe / Ni, an n-type ohmic metal, on the lower surface of the semiconductor substrate 11. 33).
상술한 바와 같이 본 발명에 따른 레이저 다이오드의 제조방법은 [011]면을 갖는 반도체 기판에 (111)면이 아닌(311) 또는 (322)면에 가까운 높은 인덱스(high index)면의 V홈을 형성한 후, 결정 성장하므로 광을 방출하는 측면 크기를 제한하고 V홈의 바닥에 형성된 양자 세선으로부터 V홈의 주변에 생긴 양자 우물로의 전하 운반자가 확산되는 것을 방지하며, 또한, 발생되는 광이 활성층 내로 한정되어 양자 효율을 증가시키도록 하기 위해 InGaAs의 제1 및 제2 그레이디드인덱스층(GRIN)들을 성장시킬 때, 그 성장 온도를 연속적으로 변화시킴으로써 In의 농도가 변화되어, 그 조성이 포물선형으로 형성되도록 결정 성장시킨다.As described above, the method of manufacturing a laser diode according to the present invention is to provide a V-groove having a high index surface close to the (311) or (322) plane instead of the (111) plane to a semiconductor substrate having a plane. After the formation, the crystals grow, thus limiting the size of the side emitting the light and preventing the diffusion of charge carriers from the quantum fine wires formed at the bottom of the V groove to the quantum wells formed around the V groove, and the generated light When growing the first and second graded index layers (GRIN) of InGaAs to be confined within the active layer to increase quantum efficiency, the concentration of In is changed by continuously changing its growth temperature so that its composition is parabolic. The crystals are grown to form a mold.
따라서, 전하 운반자가 확산되는 것을 방지할 수 있으므로 누설 전류의 감소와 이로 인한 문턱 전류 값을 낮출 수 있는 잇점이 있다.Therefore, since the charge carriers can be prevented from spreading, there is an advantage of reducing the leakage current and thereby lowering the threshold current value.
또한, InGaAs의 제1 및 제2 그레이디드인덱스층(GRIN)들을 성장시킬 때, 그 성장 온도를 변화시켜 In의 농도가 변화되도록 결정 성장 시킴으로써, 간단한 공저에 의해 양자 효율을 증가시킬 수 있다는 잇점이 있다.In addition, when growing the first and second graded index layer (GRIN) of InGaAs, the quantum efficiency can be increased by simple deduction by changing the growth temperature and crystal growth so that the concentration of In is changed. have.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054540A KR100199005B1 (en) | 1995-12-22 | 1995-12-22 | Method for fabricating laser diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054540A KR100199005B1 (en) | 1995-12-22 | 1995-12-22 | Method for fabricating laser diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054579A KR970054579A (en) | 1997-07-31 |
| KR100199005B1 true KR100199005B1 (en) | 1999-06-15 |
Family
ID=19443133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950054540A KR100199005B1 (en) | 1995-12-22 | 1995-12-22 | Method for fabricating laser diode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100199005B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766027B1 (en) * | 2006-01-26 | 2007-10-11 | 한국과학기술연구원 | Photo device epilayer structure of lattice-matched InGaAs/InGaAsP multiple-quantum-well structure by high-energy ion implantation and method for fabricating the same |
-
1995
- 1995-12-22 KR KR1019950054540A patent/KR100199005B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054579A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789768A (en) | Light emitting diode having transparent conductive oxide formed on the contact layer | |
| US5568499A (en) | Optical device with low electrical and thermal resistance bragg reflectors | |
| US5328854A (en) | Fabrication of electronic devices with an internal window | |
| EP2509119B1 (en) | Light emitting element and method for manufacturing same | |
| KR960014732B1 (en) | Rwg type semiconductor laser diode and manufacture thereof | |
| CN100583577C (en) | Nitride semiconductor vertical cavity surface emitting laser | |
| KR101252469B1 (en) | Buried heterostructure device having integrated waveguide grating fabricated by single step mocvd | |
| EP0803948A2 (en) | Light-emitting device | |
| US4099305A (en) | Fabrication of mesa devices by MBE growth over channeled substrates | |
| KR100648392B1 (en) | Al spikes in InP-based layer as a barrier for blocking Zinc diffusion in InP-based structures | |
| JPS61127192A (en) | Surface radiation light emitter | |
| US4937835A (en) | Semiconductor laser device and a method of producing same | |
| JPH06224512A (en) | Semiconductor device and its manufacturing process | |
| EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| US5311533A (en) | Index-guided laser array with select current paths defined by migration-enhanced dopant incorporation and dopant diffusion | |
| US4503539A (en) | Semiconductor laser | |
| US4236122A (en) | Mesa devices fabricated on channeled substrates | |
| JP2760596B2 (en) | Semiconductor device having waveguide structure and method of manufacturing the same | |
| CA2006266C (en) | Method for the epitaxial growth of a semiconductor structure | |
| KR0146714B1 (en) | Fabrication method of buried heterojunction laser diode | |
| KR100199005B1 (en) | Method for fabricating laser diode | |
| US20030002554A1 (en) | Compound semiconductor light emitting device and process for producing the same | |
| US4989050A (en) | Self aligned, substrate emitting LED | |
| US5674779A (en) | Method for fabricating a ridge-shaped laser in a channel | |
| US20030062517A1 (en) | Semiconductor device with current confinement structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |