KR100193652B1 - Method of manufacturing thin film transistor of liquid crystal display device - Google Patents

Method of manufacturing thin film transistor of liquid crystal display device Download PDF

Info

Publication number
KR100193652B1
KR100193652B1 KR1019950042297A KR19950042297A KR100193652B1 KR 100193652 B1 KR100193652 B1 KR 100193652B1 KR 1019950042297 A KR1019950042297 A KR 1019950042297A KR 19950042297 A KR19950042297 A KR 19950042297A KR 100193652 B1 KR100193652 B1 KR 100193652B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
display device
semiconductor layer
forming
Prior art date
Application number
KR1019950042297A
Other languages
Korean (ko)
Other versions
KR970028660A (en
Inventor
이승규
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950042297A priority Critical patent/KR100193652B1/en
Publication of KR970028660A publication Critical patent/KR970028660A/en
Application granted granted Critical
Publication of KR100193652B1 publication Critical patent/KR100193652B1/en

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시 소자의 제조방법에 관한 것으로, 보다 구체적으로는 액정표시 소자의 반도체층과 도핑된 반도체층을 동시에 형성하고, 게이트 전극 배선 및 소오스 전극 배선을 동일 선상에 제조하여 공정 스텝을 감소시킬 수 있는 액정 표시소자의 제조방법에 관한 것으로, 본 발명에 의하여 형성된 액정 표시 장치는 게이트 전극 형성과 동시에 소오스, 드레인을 포함한 데이터 전극 배선을 형성하여 금속 배선 공정을 한 단계 절감할 수 있고, 또한 기존의 도핑된 반도체층의 증착 공정 대신 도핑되지 않은 비정질 실리콘의 소정 부분만을 이온 주입하여 2단계의 반도체층 형성 공정을 한 단계의 CVD 공정으로 대체할 수 있어 공정 스텝이 감소하고, 이로 인하여 제조 수율의 증가 및 원가 절감의 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to simultaneously form a semiconductor layer and a doped semiconductor layer of a liquid crystal display device, and fabricate a gate electrode wiring and a source electrode wiring on the same line, thereby reducing process steps. The present invention relates to a method for manufacturing a liquid crystal display device capable of forming a liquid crystal display device, wherein the liquid crystal display device formed by the present invention can reduce the metal wiring process by one step by forming a data electrode wiring including a source and a drain at the same time as the gate electrode is formed. Instead of the conventional deposition process of the doped semiconductor layer, only a portion of the undoped amorphous silicon is ion implanted to replace the two-stage semiconductor layer forming process with one-stage CVD process, which reduces the process step, resulting in manufacturing yield. Increase and cost reduction.

Description

액정 표시 소자의 박막 트랜지스터 제조방법Method of manufacturing thin film transistor of liquid crystal display device

제1도는 종래의 액정 표시 소자의 박막 트랜지스터 제조방법에 따라 제조된 박막트랜지스터의 단면도.1 is a cross-sectional view of a thin film transistor manufactured according to a method of manufacturing a thin film transistor of a conventional liquid crystal display device.

제2도는 본 발명에 따른 액정 표시 소자의 박막 트랜지스터의 사시도.2 is a perspective view of a thin film transistor of a liquid crystal display device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 절연 기판 12 : 게이트 전극11 Insulation Substrate 12 Gate Electrode

13 : 소오스 전극 14 : 드레인 전극13 source electrode 14 drain electrode

15 : 화소 전극 16 : 게이트 절연막15 pixel electrode 16 gate insulating film

17 : 비정질 반도체층 18 : 에칭 스톱퍼17 amorphous semiconductor layer 18 etching stopper

19 : 오믹 영역19: ohmic area

본 발명은 액정 표시 소자의 박막 트랜지스터 제조방법에 관한 것으로, 보다 구체적으로는 액정 표시 소자의 반도체층과 도핑된 반도체층을 동시에 형성하고, 게이트 전극 배선 및 소오스 전극 배선을 동일면상에 형성되도록 하면서, 공정 스텝을 감소시킬 수 있는 액정 표시 소자의 박막 트랜지스터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor of a liquid crystal display device, and more particularly, while simultaneously forming a semiconductor layer and a doped semiconductor layer of a liquid crystal display device, while forming a gate electrode wiring and a source electrode wiring on the same plane, The present invention relates to a method for manufacturing a thin film transistor of a liquid crystal display device capable of reducing process steps.

최근 액정 표시 소자치 보유가 증가됨에 따라 박형화되는 추세에 있으며 액정표시 소자를 구성하는 표시부와 구동 회고를 일체화하여 형성하는 기술 개발이 행하여지고 있다.Recently, as the retention of the liquid crystal display device value is increased, there is a tendency of thinning, and the development of a technology in which the display unit constituting the liquid crystal display device and the driving retrospective are integrally formed.

여기서, 종래의 박막 트랜지스터 및 화소 전극을 포함하는 액정 표시 소자의 하부 기판의 제조방법에 대해 첨부 도면 제1도에 의거하여 설명하면, 투명한 절연기판(1) 상부에 크롬(Cr) 또는 알루미늄(Al) 금속을 증착하고 소정 부분 식각하여 게이트 전극(3)을 형성한 다음, 상층 배선과의 단락을 방지하기 위하여 소자 전면에 게이트 절연막(3)을 형성한다. 그후, 게이트 절연막(3) 양부에 비정질 실리콘층으로 된 반도체층(4)을 소정 두께로 증착하고, 그 상부에 이후의 소오스, 드레인 전극을 형성하기 위한 패턴공정시 반도체층(4)의 유실을 방지하기 위하여 PECVD(Plasma enhanced chemical vapor deposition) 방식으로 형성된 실리콘질화막을 2000 내지 3000Å의 두께로 증착한다. 그후, 실리콘질화막의 소정 부분 식각하여 에칭 스톱퍼(5)를 형성하고, 반도체층(4) 및 에칭 스톱퍼(5) 상부에 N+불순물이 도핑된 비정질 실리콘층(6)을 형성한다. 그리고 나서, 반도체층(4) 및 불순물이 도핑된 비정질 실리콘층(6) 소정 크기로 식각하여, 액티브 영역 즉 액정 표시 장치치 박막 트랜지스터영역을 한정한다. 그런 다음 제체 구조물 상부에 화소 전극을 형성하기 위하여 ITO(induim tin oxide) 전극 물질을 스퍼터링(sputtcring) 방식에 의해 형성한 다음, 상기 게이트 전극을 포함하는 박막 트랜지스터의 영역(반도체층이 형성되어 있는 영역)의 일측단 부분에만 존재하도록 식각하여 ITO 전극(7)을 형성한다. 그리고 나서, 전체구조 상부에 전극을 형성하기 위한 금속층 예를 들어, 알루미늄 또는 크롬 등의 금속층을 형성하고, 금속층과 도핑된 반도체층의 소정 부분을 식각하여 소오스(8), 드레인전극(9)을 형성함으로써 박막 트랜지스터 및 화소 전극을 구비한 액정 표시 소자의 하부 기판을 완성한다.Herein, a method of manufacturing a lower substrate of a liquid crystal display device including a conventional thin film transistor and a pixel electrode will be described with reference to FIG. 1 of the accompanying drawings. In order to form a gate electrode 3 by depositing a metal and etching a predetermined portion, a gate insulating layer 3 is formed on the entire surface of the device to prevent a short circuit with an upper layer wiring. Thereafter, the semiconductor layer 4 of the amorphous silicon layer is deposited on both sides of the gate insulating film 3 to a predetermined thickness, and there is no loss of the semiconductor layer 4 during the patterning process for forming subsequent source and drain electrodes thereon. In order to prevent the silicon nitride film formed by the plasma enhanced chemical vapor deposition (PECVD) method is deposited to a thickness of 2000 to 3000Å. Thereafter, a predetermined portion of the silicon nitride film is etched to form an etching stopper 5, and an amorphous silicon layer 6 doped with N + impurities is formed on the semiconductor layer 4 and the etching stopper 5. Then, the semiconductor layer 4 and the amorphous silicon layer 6 doped with impurities are etched to a predetermined size to define an active region, that is, a liquid crystal display device thin film transistor region. Then, an indium tin oxide (ITO) electrode material is formed by a sputtering method to form a pixel electrode on the body structure, and then a region of the thin film transistor including the gate electrode (the region where the semiconductor layer is formed). It is etched so as to exist only at one side end portion of) to form the ITO electrode 7. Then, a metal layer for forming an electrode on the entire structure, for example, a metal layer such as aluminum or chromium is formed, and predetermined portions of the metal layer and the doped semiconductor layer are etched to form the source 8 and the drain electrode 9. By forming, the lower substrate of the liquid crystal display element provided with the thin film transistor and the pixel electrode is completed.

그러나, 상기와 같은 종래의 방법에 따른 액정 표시 소자의 박막 트랜지스터를 제조하는데 있어서 널 영역인 비정질 반도체층과 오믹 영역을 구성하는 불순물이 도핑된 반도체층은 모두 동일한 비정질 실리콘층임에도 불구하고 오믹 영역은 도핑이 이루어져 있으므로 각기 다른 챔버 내에서 증착하여야 하는 번거로움이 있었다. 또한 박막 트랜지스터의 게이트 전극(게이트 전극 배선) 및 소오스, 드레인 전극(데이터 전극 배선)도 마찬가지로 동일한 금속막인데도 불구하고, 게이트 전극 형성 공정과, 소오스, 드레인 전극 형성 공정을 별도로 진행하여야 하므로, 공정 스텝수가 증가하는 문제점이 있었다.However, in manufacturing the thin film transistor of the liquid crystal display device according to the conventional method as described above, even though both of the amorphous semiconductor layer which is the null region and the semiconductor layer doped with the impurities constituting the ohmic region are the same amorphous silicon layer, the ohmic region is the same. Because of the doping, it was cumbersome to deposit in different chambers. In addition, although the gate electrode (gate electrode wiring), the source and the drain electrode (data electrode wiring) of the thin film transistor are similarly the same metal film, the gate electrode forming process and the source and drain electrode forming process must be performed separately. There was a problem that the number increases.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 박막 트랜지스터치 형성 공정시 동일한 물질로 이루어진 부분을 동시에 형성하여 제조공정수를 감소시킴으로써, 소자의 제조 수율 및 제조 원가를 절감시킬 수 있는 액정표시 소자의 박막 트랜지스터 제조방법을 제공하는 것을 목적으로 한다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, by simultaneously forming a portion made of the same material in the thin film transistor value forming process to reduce the number of manufacturing process, thereby reducing the manufacturing yield and manufacturing cost of the device It is an object of the present invention to provide a method for manufacturing a thin film transistor of a liquid crystal display device.

상기한 본 발명의 목적을 달성하기 위하여 본 발명은, 투명성 절연 기판 상부에 금속막을 증착하고 게이트 전극, 소오스 전극 및 드레인 전극의 형태로 소정 부분 식각하는 공정과, 상기 드레인 전극과 콘택되도록, 기판의 소정 부분에 화소 전극을 형성하는 공정과, 상기 게이트 전극 표면에 게이트 절연막을 형성하는 공정과, 상기 게이트 전극, 소오스 전극 및 드레인 전극 상부의 소정 부분에 비정질 반도체층을 형성하는 공정과, 상기 비정밀 반도체층의 소정 부분에 에칭 스톱퍼를 형성하는 단계와, 상기 에핑 스톱퍼에 의하여 노출된 비정질 반도체층에 불순물을 이온 주입하여 오믹 영역을 형성하는 공정을 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention is a process for depositing a metal film on the transparent insulating substrate and etching a predetermined portion in the form of a gate electrode, a source electrode and a drain electrode, and contacting the drain electrode, Forming a pixel electrode on a predetermined portion, forming a gate insulating film on a surface of the gate electrode, forming an amorphous semiconductor layer on a predetermined portion of the gate electrode, the source electrode, and the drain electrode; Forming an etching stopper on a predetermined portion of the semiconductor layer, and forming an ohmic region by implanting impurities into the amorphous semiconductor layer exposed by the ping stopper.

또한 상기 비정질 실리콘층은 PECVD 방식에 의하여 형성되는 것을 특징으로 한다.In addition, the amorphous silicon layer is characterized in that formed by the PECVD method.

이와 같이 본 발명에 의하면, 액정 표시 소자의 제조 수율 및 제조 공정 시간의 감축으로 인하여 원가 절감의 효과가 있다.As described above, according to the present invention, there is an effect of cost reduction due to the reduction of the manufacturing yield and the manufacturing process time of the liquid crystal display device.

[실시예]EXAMPLE

이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 제2도는 본 발명에 따라 형성된 액정 표시 소자로써, 먼저, 투명성 절연 기관(11) 상부에 게이트 전극(게이트 전극 배선) 및 소오스, 드레인 전극(데이터 전극 배건)을 구성하는 불투광성 금속막 예를 들어, 알루미늄 또는 크롬 등의 금속막을 약 2500 내지 3500Å의 두께로 절연 기판(11)상에 통상의 증착 방식에 의해 형성하고, 공지된 사진 식각 공정에 의하여 게이트 전극(12) 및 그 양측에 소정의 전극 패턴으로 식각하여 소오스 전극(13)과 드레인 전극(14)을 형성한다. 이때, 게이트전극(12)은 게이트 전극 배선과 일체이고, 소오스 전극(13)은 데이터 전극 배선과 일체로 이들 배선은 화소 형태를 한정할 수 있도록 형성된다.FIG. 2 is a liquid crystal display device formed according to the present invention. First, an opaque metal film constituting a gate electrode (gate electrode wiring), a source, and a drain electrode (data electrode hood) on the transparent insulation engine 11. For example, a metal film such as aluminum or chromium is formed on the insulating substrate 11 to a thickness of about 2500 to 3500 mm by a conventional deposition method, and the gate electrode 12 and both sides thereof are formed by a known photolithography process. The source electrode 13 and the drain electrode 14 are formed by etching with a predetermined electrode pattern. At this time, the gate electrode 12 is integral with the gate electrode wiring, and the source electrode 13 is integrally formed with the data electrode wiring so that these wirings can define a pixel shape.

그후, 전체 구조물 상부에 ITO(indium tin oxide)층을 형성한 다음, 드레인 전극(14)과 접속되면서, 게이트 전극 배선(도시되지 알음)과 데이터 전극 배선(도시되지 않음)으로 형성되는 공간 내에 배치되도록 식각하여 화소 전극(15)을 형성한다.Thereafter, an indium tin oxide (ITO) layer is formed on the entire structure, and then connected to the drain electrode 14 and disposed in a space formed of a gate electrode wiring (not shown) and a data electrode wiring (not shown). Etching is performed to form the pixel electrode 15.

그런 다음, 전체 구조상에 절연막을 형성하고, 게이트 전극(12)의 표면 즉, 상부 및 양 측벽부에만 존재하도록 식각하여 게이트 절연막(16)을 형성한다. 그후, PECVD방식으로 실리콘막을 비정질화하는 적정 온도 범위에서, 소정 두께의 비정질 실리콘층을 형성한 다음, 박막 트랜지스터로 한정된 영역에만 남도록 소정 형태로 식각하여 비정질 반도체층(17)을 형성한다. 그후, 상기 구조물 상부에 비정질 반도체층(17)을 보호하기 위한 절연막 예를 들어, 실리콘질화막을 소정 두께로 형성하고, 상기 게이트 전극(12)을 포함하고 있는 비정질 반도체층 상부에만 존재하도록 식각하여 에칭스톱퍼(18)를 형성한다. 바람직하게는, 상기 에칭 스톱퍼(18)는 예정된 채널폭과 동일한 폭을 갖는다. 그리고 나서, 상기 형성된 에칭 스톱퍼(18)를 이온 주입 마스크로 하여 상기 노출된 비정질 반도체층 상부에 N형 불순물을 이온 주입한다. 이에 따라, 박막 트랜지스터의 오믹 영역(19) 즉, 불순물이 주입된 반도체층이 형성되어, 박막 트랜지스터가 완성된다.Then, an insulating film is formed on the entire structure, and the gate insulating film 16 is formed by etching to exist only on the surface of the gate electrode 12, that is, the upper side and both sidewall portions. Thereafter, an amorphous silicon layer having a predetermined thickness is formed in an appropriate temperature range in which the silicon film is amorphous by PECVD, and then etched into a predetermined shape so as to remain only in a region defined by the thin film transistor to form the amorphous semiconductor layer 17. Subsequently, an insulating film for protecting the amorphous semiconductor layer 17 is formed on the structure, for example, a silicon nitride layer is formed to have a predetermined thickness, and the etching is performed so as to exist only on the amorphous semiconductor layer including the gate electrode 12. The stopper 18 is formed. Preferably, the etch stopper 18 has a width equal to the predetermined channel width. Then, the formed N-type impurity is ion-implanted on the exposed amorphous semiconductor layer by using the formed etching stopper 18 as an ion implantation mask. As a result, an ohmic region 19 of the thin film transistor, that is, a semiconductor layer into which impurities are injected, is formed, thereby completing the thin film transistor.

이상에서 상세히 설명만 바와 같이, 본 발명에 의하여 형성된 액정 표시 장치는 게이트 전극 형성과 통시에 소오스, 드레인을 포함한 데이터 전극 배선을 형성하여 금속 배선 공정을 한 단계 절감할 수 있고, 또한 기존의 도핑된 반도체층의 증착 공전 대신 도핑되지 않은 비정질 실리콘의 소정 부분만을 이온 주입하여 2단계의 반도체층 형성 공정을 한 단계의 CVD 공정으로 대체할 수 있어 공정 스텝이 감소하고, 이로 인하여 제조 수율의 증가 및 원가 절감의 효과가 있다.As described in detail above, the liquid crystal display device formed according to the present invention can reduce the metal wiring process by one step by forming a data electrode wiring including a gate electrode and a source and a drain. Instead of deposition deposition of the semiconductor layer, only a portion of the undoped amorphous silicon can be ion implanted to replace the two-stage semiconductor layer forming process with one-stage CVD process, which reduces the process step, resulting in increased production yield and cost. There is a saving effect.

Claims (5)

투명성 절연 기판 상부에 금속막을 증착하고 게이트 전극, 소오스 전극 및 드레인 전극의 형태로 소정 부분 식각하는 공정과, 상기 드레인 전극과 콘택되도록, 기판의 소정 부분에 화소 전극을 형성하는 공정과, 상기 게이트 전극 표면에 게이트 절연막을 형성하는 공정과, 상기 게이트 전극 소오스 전극 및 드레인 전극 상부의 소정 부분에 비정밀 반도체층을 형성하는 공정과, 상기 비정질 반도체층의 소정 부분에 에칭 스톱퍼를 형성하는 단계와, 상기 에핑 스톱퍼에 의하여 노출된 비정질 반도체층에 불순물을 이온 주입하여 오믹 영역을 형성하는 공정을 포함하는 것을 특징으로 하는 액정 표시 소자의 박막 트랜지스터 제조방법.Depositing a metal film on the transparent insulating substrate and etching a predetermined portion in the form of a gate electrode, a source electrode, and a drain electrode; forming a pixel electrode on a predetermined portion of the substrate to be in contact with the drain electrode; Forming a gate insulating film on a surface, forming a amorphous semiconductor layer on a predetermined portion of the gate electrode source electrode and a drain electrode, forming an etching stopper on the predetermined portion of the amorphous semiconductor layer, and A method of manufacturing a thin film transistor of a liquid crystal display device, comprising the step of forming an ohmic region by implanting impurities into an amorphous semiconductor layer exposed by an ping stopper. 제1항에 있어서, 상기 비정질 실리콘층은 PECVD 방식에 의하여 형성되는 것을 특징으로 하는 액정 표시 소자의 박막 트랜지스터 제조방법.The method of claim 1, wherein the amorphous silicon layer is formed by PECVD. 제1항에 있어서, 상기 에칭 스톱퍼는 실리콘질화막으로 이루어지는 것을 특징으로 하는 액정 표시 소자의 박막 트랜지스터 제조방법.The method of claim 1, wherein the etching stopper is formed of a silicon nitride film. 제1항 또는 제3항에 있어서, 상기 에칭 스톱퍼는 게이트 전극을 포함하고있는 비정질 실리콘층 상부에 형성되는 것을 특징으로 하는 액정 표시 소자의 박막 트랜지스터 제조방법.The method of claim 1, wherein the etching stopper is formed on the amorphous silicon layer including the gate electrode. 제1항에 있어서, 상기 에칭 스톱퍼에 의하여 노출된 비정질 실리콘층에 이온 주입되는 불순물은 N형 불순물인 것을 특징으로 하는 액정 표시 소자의 트랜지스터 제조방법.The method of claim 1, wherein the impurities implanted into the amorphous silicon layer exposed by the etching stopper are N-type impurities.
KR1019950042297A 1995-11-20 1995-11-20 Method of manufacturing thin film transistor of liquid crystal display device KR100193652B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042297A KR100193652B1 (en) 1995-11-20 1995-11-20 Method of manufacturing thin film transistor of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042297A KR100193652B1 (en) 1995-11-20 1995-11-20 Method of manufacturing thin film transistor of liquid crystal display device

Publications (2)

Publication Number Publication Date
KR970028660A KR970028660A (en) 1997-06-24
KR100193652B1 true KR100193652B1 (en) 1999-06-15

Family

ID=66588550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042297A KR100193652B1 (en) 1995-11-20 1995-11-20 Method of manufacturing thin film transistor of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100193652B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451381B1 (en) * 1998-07-30 2005-06-01 엘지.필립스 엘시디 주식회사 Thin film transistor and its manufacturing method
KR100569715B1 (en) * 1998-08-21 2006-07-31 삼성전자주식회사 Method of manufacturing flat drive liquid crystal display

Also Published As

Publication number Publication date
KR970028660A (en) 1997-06-24

Similar Documents

Publication Publication Date Title
KR100225098B1 (en) Method of fabrication of thin transistor
US5742363A (en) Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths
US6232158B1 (en) Thin film transistor and a fabricating method thereof
US5989944A (en) Method of fabricating self-aligned thin film transistor using laser irradiation
EP0643420B1 (en) Lift-off fabrication method for self-aligned thin film transistors
KR100223158B1 (en) Active matrix substrate and its manufacturing method
US6180438B1 (en) Thin film transistors and electronic devices comprising such
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
KR100250389B1 (en) Thin-film transistor and method for fabricating the same and liquid crystal display device
KR20000027776A (en) Method for manufacturing lcd
US5311041A (en) Thin film transistor having an inverted stagger type structure
US20010028058A1 (en) Thin film transistor and a method of forming the same
KR100272272B1 (en) Thin film transistor and method of manufacturing the same
KR100193652B1 (en) Method of manufacturing thin film transistor of liquid crystal display device
KR0171980B1 (en) Method for manufacturing liquid crystal display element
US6396106B2 (en) Thin film transistor and fabricating method thereof
US6306692B1 (en) Coplanar type polysilicon thin film transistor and method of manufacturing the same
KR100486717B1 (en) LCD and its manufacturing method
JP3603968B2 (en) Thin film transistor and method for manufacturing the same
KR100296112B1 (en) Method of fabricating Thin film Transistor
JPH10173195A (en) Thin film transistor and its manufacturing method
JPH08181319A (en) Thin-film transistor and its manufacture
KR950001160B1 (en) Tft and manufacturing method thereof
KR100212270B1 (en) Thin film transistor and manufacture thereof
KR100218578B1 (en) Structure and its manufacturing method of liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 17

EXPY Expiration of term