KR100191853B1 - Semiconductor package having an opening part on the solder resister - Google Patents
Semiconductor package having an opening part on the solder resister Download PDFInfo
- Publication number
- KR100191853B1 KR100191853B1 KR1019950052547A KR19950052547A KR100191853B1 KR 100191853 B1 KR100191853 B1 KR 100191853B1 KR 1019950052547 A KR1019950052547 A KR 1019950052547A KR 19950052547 A KR19950052547 A KR 19950052547A KR 100191853 B1 KR100191853 B1 KR 100191853B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- solder resist
- semiconductor chip
- substrate
- circuit board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 솔더 레지스트와 패키지 몸체 간의 결합력을 강화하여 회로기판을 사용하는 반도체 칩 패키지 소자의 신뢰성을 향상시키기 위해서 회로기판의 표면에 솔더지스트를 도포한 다음 선택 식각을 하여 솔더 레지스트가 원형 또는 벌집 형태의 개방부를 가져서 패키지 몸체를 이루는 성형 수지가 이 개방부에 채워지게 함으로써 솔더 레지스트와 패키지 몸체 간의 결합력을 높일 수 있는 구조를 갖는 반도체 칩 패키지를 제공하기 위한 것으로서, A) 반도체 칩과, B) 상기 반도체 칩을 실장하기 위한 실장 영역과 소정의 전도성 배선 패턴이 형성되어 있는 회로 기판과, C) 상기 반도체 칩과 배선 패턴을 보호하며 패키지의 외관을 이루는 패키지 몸체를 구비하는 패키지에 있어서 상기 회로기판의 표면에는 상기 배선 패턴을 덮는 솔더 레지스트가 도포되어 있고, 상기 솔더 레지스트는 소정의 형태를 갖는 복수의 개방부를 가지고 있어서 상기 패키지 몸체의 일부는 상기 개방부를 통해 기판의 표면과 직접 접촉하는 것을 특징으로 하는 패키지가 개시되어 있다.The present invention is to improve the reliability of the semiconductor chip package device using the circuit board by strengthening the bonding force between the solder resist and the package body by applying a solder resist on the surface of the circuit board and then selectively etch the solder resist circular or honeycomb form It is to provide a semiconductor chip package having a structure capable of increasing the bonding force between the solder resist and the package body by filling the opening with the molded resin forming the package body having an opening of the A, the semiconductor chip, B) A circuit board having a mounting area for mounting a semiconductor chip and a predetermined conductive wiring pattern, and C) a package body protecting the semiconductor chip and the wiring pattern and forming a package appearance. A solder resist covering the wiring pattern is applied to the surface A package is disclosed in which the solder resist has a plurality of openings having a predetermined shape such that a portion of the package body is in direct contact with the surface of the substrate through the openings.
Description
제1a도는 본 발명에 따른 볼 그리드 어레이 패키지의 단면도.1a is a cross-sectional view of a ball grid array package according to the present invention.
제1b도는 제 1a도의 볼 그리드 어레이 패키지의 부분 상세도.FIG. 1B is a partial detail view of the ball grid array package of FIG. 1A.
제2a도는 본 발명에 따른 회로 기판의 평면도.Figure 2a is a plan view of a circuit board according to the present invention.
제2b 및 2c도는 솔더 레지스트의 형상에 따른 본 발명의 실시예를 설명하기 위한 제2a도의 부분 상세도.2b and 2c are partial detailed views of FIG. 2a for explaining an embodiment of the present invention according to the shape of the solder resist.
제3a도는 내지 제3e도는 본 발명에 따른 솔더 레지스트를 회로 기판의 표면 에 도포하는 공정 흐름도.3a to 3e show a process flow for applying a solder resist according to the invention on the surface of a circuit board.
제4도는 종래 기술에 따른 볼 그리드 어레이 패키지의 단면도.4 is a cross-sectional view of a ball grid array package according to the prior art.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 회로 기판 20 : 솔더 레지스트10 circuit board 20 solder resist
22 : 배선 패턴 층 24 : 비아 구멍22: wiring pattern layer 24: via hole
28 : 솔더 볼 30 : 반도체 칩28: solder ball 30: semiconductor chip
32 : 핍 실장 영역 34 : 본딩 와이어32: pip mounting area 34: bonding wire
38 : 개방부 70,72 : 마스크38: opening 70,72: mask
[기술분야][Technical Field]
본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 솔더 레지스트와 패키지 몸체간의 결합력을 강화하여 회로기판을 사용하는 반도체 칩 패키지 소자의 신뢰성을 향상시키기 위해서 회로기판의 표면에 솔더 레지스트를 도포한 다음 선택 식각을 하여 솔더 레지스트가 원형 또는 벌집 형태의 개방부를 가져서 패키지 몸체를 이루는 성형 수지가 이 개방부에 체워져서 회로기판과 직접 접촉하도록 함으로써 솔더 레지스트와 패키지 몸체 간의 결합력을 높일 수 있는 구조를 갖는 반도체 칩 패키지에 관한 것이다.The present invention relates to a semiconductor chip package, and more specifically, to improve the reliability of the solder resist and the package body to improve the reliability of the semiconductor chip package device using the circuit board by applying a solder resist on the surface of the circuit board Selective etching allows the solder resist to have a circular or honeycomb-shaped opening so that the molding resin forming the package body is placed in this opening to make direct contact with the circuit board, thereby increasing the bonding force between the solder resist and the package body. Relates to a chip package.
[발명의 배경][Background of invention]
반도체 칩을 회로 기판에 직접 실장하는 기술은 웨이퍼로부터 분리된 개별 칩을 패키지하는 1차 조립 단계가 필요 없기 때문에 비용 절감이나 크기 축소면에서 유리한 점이 많다. 이러한 직접 칩 실장 기술은 TAB (Tape Automated Bonding)를 이용하거나 와이어 본딩을 이용하는데, 와이어 본딩은 비용이 보다 적게 드는 칩 접속기술이다. 직접 칩 실장 기술을 이용한 패키지로는 PGA (Pin Grid Array) 패키지나 BGA (Ball Grid Array) 패키지가 있는데, 이러한 패키지는 소정의 전도성 배선 패턴이 형성되어 있는 인쇄 회로기판의 표면에 칩을 실장하고, 외부 회로와의 전기적인 접속을 위해 핀을 사용하거나(PGA 패키지) 솔더 볼을 사용한다(BGA 패키지). 전도성 배선 패턴, 예컨대 구리 패턴과 반도체 칩은 회로 기판에 실장된 다음에 성형 수지에 의해 봉지되어 외부 환경으로부터 보호된다. 성형 수지를 봉지하기 전에 회로 기판의 표면에는 솔더 레지스트 솔더 마스크를 도포하게 된다.The technology of directly mounting a semiconductor chip on a circuit board is advantageous in terms of cost reduction and size reduction because there is no need for a first assembly step of packaging individual chips separated from the wafer. This direct chip mounting technique uses Tape Automated Bonding (TAB) or wire bonding, which is a less expensive chip connection technique. Packages using direct chip mounting technology include a pin grid array (PGA) package or a ball grid array (BGA) package. The package includes a chip mounted on a surface of a printed circuit board on which a predetermined conductive wiring pattern is formed. Use pins (PGA package) or solder balls (BGA package) for electrical connection to external circuits. Conductive wiring patterns such as copper patterns and semiconductor chips are mounted on a circuit board and then encapsulated by molding resin to protect them from the external environment. Before encapsulating the molding resin, a solder resist solder mask is applied to the surface of the circuit board.
솔더 마스크 또는 솔더 레지스트(solder mask, solder resist)는 인쇄 회로기판의 표면에 코팅되며 열과 화학 물질에 대한 저항성을 갖는 유기물로 이루어지는 것으로서, 기판 표면에 코팅되는 보호막을 말한다. 솔더 레지스트는 납땜(=솔더링 ; soldering)이 특정한 형상을 갖는 부분, 예컨데 솔더 볼 실장 패드에서만 가능하도록 하여서 전기적 단락을 방지하고 제한된 위치에서만 솔더를 사용하도록 하여 기판 전체의 중량을 가볍게 할 수 있게 해 준다. 또한 솔더 레지스트는 열적, 전기적 절연층의 역할을 하기 때문에 면 실장형 반도체 소자 (SMD ; Surgace-Mount Device)의 실장면적을 줄여준다. 그리고 솔더 레지스트는 취급 도중 가해지는 물리적인 충격이나 먼지, 습기 등으로부터 기판 표면에 형성된 회로소자를 보호하는 역할도 한다.A solder mask or solder resist is made of an organic material coated on the surface of a printed circuit board and resistant to heat and chemicals, and refers to a protective film coated on the surface of a substrate. Solder resist makes soldering possible only on certain shaped parts, such as solder ball mounting pads, preventing electrical shorts and allowing the solder to be used only in limited locations to lighten the overall weight of the substrate. . Solder resist also acts as a thermal and electrical insulating layer, reducing the mounting area of surface-mount semiconductor devices (SMDs). The solder resist also protects circuit elements formed on the surface of the substrate from physical shocks, dust, and moisture applied during handling.
솔더 레지스트는 반응성 유기물을 기본 재료로 하는데, 열적으로 경화된 에폭시나 자외선(U.V.)으로 경화될 수 있는 아크릴이 그 전형적인 예이다. 이러한 솔더 레지스트는 회로 패턴이 기판에서는 표면 도포용으로 널리 사용되는 재료 중의 하나이다.Solder resists are based on reactive organic materials, such as thermally cured epoxy or acrylics that can be cured with ultraviolet (U.V.). This solder resist is one of the materials in which the circuit pattern is widely used for surface coating on a substrate.
제4도는 솔더 레지스트가 기판 면에 도포되어 있는 종래 볼 그리드 어레이(Ball Grid Array, 이하 'BGA'라 함) 패키지의 단면도이다. 기판(110)에는 구리 패턴층(122)이 형성되어 있는데 이것은 반도체 칩(130)과 솔더 볼(128)을 전기적으로 연결하기 위한 것이다. 기판의 상부면과 하부면에 있는 구리 패턴층을 서로 연결시키기 위해서 비아 구멍(124 ; via hole)이 형성되어 있고, 비아 구멍(124) 내부에는 구리가 도포된다. 기판(110)의 상부에는 반도체 칩(130)이 실장되는 다이 패드 영역(132)이 있고, 구리 패턴층(122)의 한쪽 끝은 반도체 칩(130)의 본딩 패드(도시 아니함)와 와이어(134)에 의해 전기적으로 연결된다. 기관(110)의 하부면에는 솔더 볼 (128)이 부착되는 솔더 볼 패드(126)가 형성되어 있다. 기판 (110)을 관통하는 구멍(127)은 반도체 칩이 동작하는 도중에 발생하는 열을 외부로 방출하기 위한 열 방출용 비아 구멍이다.4 is a cross-sectional view of a conventional Ball Grid Array (BGA) package in which solder resist is applied to a substrate surface. A copper pattern layer 122 is formed on the substrate 110 to electrically connect the semiconductor chip 130 and the solder balls 128. Via holes 124 are formed to connect the copper pattern layers on the upper and lower surfaces of the substrate to each other, and copper is coated inside the via holes 124. The upper portion of the substrate 110 includes a die pad region 132 on which the semiconductor chip 130 is mounted, and one end of the copper pattern layer 122 has a bonding pad (not shown) and a wire 134 of the semiconductor chip 130. Is electrically connected by The lower surface of the engine 110 is formed with a solder ball pad 126 to which the solder balls 128 are attached. The hole 127 penetrating the substrate 110 is a heat hole via hole for dissipating heat generated during the operation of the semiconductor chip to the outside.
와이어(134) 본딩에 의해 반도체 칩(130)의 전기적 접속을 하기 전에, 기판의 상부면과 하부면에는 솔더 레지스트(120)가 도포되는데, 상부면의 다이 패드 영역(132)과 패턴층의 와이어 본딩 영역 및 하부면의 솔더 볼 패드(126) 영역을 제외한 전표면에 솔더 레지스트(120)가 도포된다. 그 다음에 반도체 칩(130)과 회로패턴(122)을 보호하기 위해 기판(110)의 상부면에는 열경화성 수지 등을 몰딩하여 패키지 몸체(136)를 형성한다. 그런데, 반도체 칩(130)을 다이 패드 영역(132)애 접착제를 사용하여 부착한 다음 이 접착제를 굳게 하는 경화처리 공정, 스테이지(bonding stage)에서 높은 열이, 가해지는 와이어 본딩 공정이나, 패키지 몸체(136)를 형성하는 높은 온도와 압력하에서 행해지는 몰딩 공정에서 상부면에 도포되어 있는 솔더 레지스트(120)는 여러 차레에 걸쳐 반복적으로 열을 받게 된다. 따라서 솔더 레지스트(120)의 표면에는 얇은 오일막이 형성되는데, 이러한 오일막은 솔더 레지스트(120)와 패키지 몸체(136)와의 결합력을 현저히 약화시키는 한가지 요인으로 작용한다. 물론 솔더 레지스트에 오일막의 형성되지 않더라도 패키지 몸체가 회로 기판과 직접 접하지 않기 때문에 결합력은 약화된다. 솔더 레지스트와 패키지 몸체 간의 결합력 약화는 BGA 패키지의 신뢰성을 떨어뜨리게 되며 제품의 불량율울 높여서 반도체 칩 패키지 소자의 생산성을 저하시키게 된다.Prior to the electrical connection of the semiconductor chip 130 by wire 134 bonding, a solder resist 120 is applied to the upper and lower surfaces of the substrate, the die pad region 132 of the upper surface and the wire of the pattern layer. The solder resist 120 is applied to the entire surface except the bonding area and the solder ball pad 126 area of the lower surface. Then, a package body 136 is formed by molding a thermosetting resin or the like on the upper surface of the substrate 110 to protect the semiconductor chip 130 and the circuit pattern 122. However, the semiconductor chip 130 is attached to the die pad region 132 using an adhesive, and then a hardening process for hardening the adhesive, a wire bonding process in which high heat is applied at a bonding stage, or a package body. In the molding process performed under the high temperature and pressure forming 136, the solder resist 120 applied to the top surface is repeatedly heated over several cycles. Therefore, a thin oil film is formed on the surface of the solder resist 120, which acts as one factor that significantly weakens the bonding force between the solder resist 120 and the package body 136. Of course, even if no oil film is formed in the solder resist, the bonding strength is weakened because the package body does not directly contact the circuit board. The weakening of the bonding force between the solder resist and the package body reduces the reliability of the BGA package and increases the defect rate of the product, thereby reducing the productivity of the semiconductor chip package device.
[발명의 요약][Summary of invention]
따라서 본 발명의 목적은 솔더 레지스트와 패키지 몸체 간의 결합력을 강화하여 회로기판을 사용하는 반도체 칩 패키지 소자의 신뢰성을 높이고 생산성을 향상시킬 수 있는 구조를 갖는 패키지를 제공하는 것이다.Accordingly, an object of the present invention is to provide a package having a structure capable of enhancing the bonding force between the solder resist and the package body to improve the reliability and productivity of the semiconductor chip package device using the circuit board.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지는 회로기판의 표면에 솔더 레지스트를 도포한 다음 선택 식각을 하여 솔더 레지스트가 원형 또는 벌집 형태의 개방부를 가져서 패키지 몸체를 이루는 성형 수지가 이 개방부에 채워지개 함으로써 솔더 레지스트와 패키지 몸체 간의 결합력을 높이는 것을 특징으로 한다.The semiconductor chip package according to the present invention for achieving the above object is formed by forming a package body by applying a solder resist on the surface of the circuit board and then selectively etching the solder resist having a circular or honeycomb-shaped opening portion to form the package body It is characterized by increasing the bonding force between the solder resist and the package body by filling in.
[실시예]EXAMPLE
이하 도면을 참조로 본 발명을 상세하게 설명한다.The present invention will be described in detail with reference to the drawings.
제1a도는 본 발명에 따른 BGA 패키지의 단면도이다. BGA 패키지는 기판(10)의 밑면에 부착되는 복수의 솔더 볼(28)에 의해 시스템의 주기판 등에 면실장되는 것으로서, 반도체 칩(30)이 많은 입/출력을 가지고 있는 경우에 적합한 패키지 형태이다. 기판(10)은 BT 수지(Bismaleimide Triazine resin) 또는 프리프레그(prepreg) 층과 구리 패턴층(22)이 압착되어 있는 구조를 갖는다. 구리 패턴층(22)은 반도체 칩(300과 솔더 볼(28)을 전기적으로 연결시키기 위한 배선층으로서, 제1도의 예에서는 기판 상부면과 하부면에 각 1층, 기판 내부 2층, 즉 모두 4층 구조를 가지고 있다. 상부면의 패턴층(23)과 하부며의 솔더 볼 패드층(26)은 신호용 비아 구멍(24)에 의해 서로 연결되어 있다. 반도체 칩(30)에서 발생하는 열은 열 방출용 비아(27)를 통해 외부로 방출된다.1A is a cross-sectional view of a BGA package according to the present invention. The BGA package is surface-mounted on the main board of the system by a plurality of solder balls 28 attached to the bottom surface of the substrate 10, and is a package type suitable for the case where the semiconductor chip 30 has many inputs / outputs. The substrate 10 has a structure in which a BT resin (Bismaleimide Triazine resin) or a prepreg layer and a copper pattern layer 22 are compressed. The copper pattern layer 22 is a wiring layer for electrically connecting the semiconductor chip 300 and the solder balls 28. In the example of FIG. 1, the copper pattern layer 22 is formed on the upper and lower surfaces of the substrate, respectively, two layers inside the substrate, that is, all four. The upper layer pattern layer 23 and the lower solder ball pad layer 26 are connected to each other by signal via holes 24. The heat generated in the semiconductor chip 30 is heated. It is discharged to the outside through the release via 27.
앞에서 설명한 바와 같이 반도체 칩과 구리 패턴층을 와이어 본딩하기 전에 기판의 상부면과 하부면에는 솔더 레지스트(20)가 도포되는데, 상부면의 다이 패드 영역(32)과 상부면에 형성되어 있는 패턴층(23)의 와이어가 웨지-본딩(wedge bonding)되는 영역 및 하부면의 솔더 볼 패드(26) 부분을 제외한 전표면에 도포된다. 그리고 제 2B도 의 부분 상세도에서 볼 수 있는 바와 같이, 솔더 레지스트(20)는 종래 기술과 같이 기판의 상부면에 일정한 높이로 도포되는 것이 아니라 일정한 형태의 개방부(38)를 가지고 있다. 이러한 개방부(38)에 의해 회로기판의 상부면은 솔더 레지스트에 의해 덮여 있는 것이 아니라 외부로 노출되기 때문에 몰딩 공정에 의해 패키지 몸체를 형성하는 공정에서 몰딩 수지가 개방부(38)로 들어가서 몰딩 수지의 일부분은 기판의 상부면과 직접 적촙하게 되고, 나머지 일부분은 솔더 레지스트와 접촉하게 된다. 따라서 앞에서 설명한 것과 같은 이유로 솔더 레지스트(20)의 표면에 오일막(21)이 형성되더라도 기판 상부면의 일부가 몰딩 수지와 직접 접하고 있기 때문에 패키지 몸체(36)의 결합력을 강화된다.As described above, the solder resist 20 is applied to the upper and lower surfaces of the substrate before wire bonding the semiconductor chip and the copper pattern layer, and the pattern layer formed on the die pad region 32 and the upper surface of the upper surface. The wire of (23) is applied to the entire surface except the area where the wedge bonding is performed and the solder ball pad 26 portion of the lower surface. And, as can be seen in the partial detail of FIG. 2B, the solder resist 20 does not have a constant height applied to the upper surface of the substrate as in the prior art but has an opening 38 of a certain shape. Since the upper surface of the circuit board is not covered by the solder resist by the opening portion 38 but is exposed to the outside, the molding resin enters the opening portion 38 in the process of forming the package body by the molding process. A portion of the is directly in contact with the top surface of the substrate, the other portion is in contact with the solder resist. Therefore, even if the oil film 21 is formed on the surface of the solder resist 20 for the same reason as described above, since the part of the upper surface of the substrate is in direct contact with the molding resin, the bonding force of the package body 36 is enhanced.
제2a도는 본 발명에 따라 솔더 레지스트가 도포되어 있는 회로기판의 평면도이다. 기판(10)의 상부면에 형성되어 있는 구리 패턴(23)의 한쪽 끝에는 반도체 칩과의 와이어 본딩이 이루어지는 영역인 본딩 영역(25)이 있고, 다른 반도체 소자를 위한 패턴과의 분리를 위한 분리바(40)가 존재한다. 회로기판(10)의 하부면에도 패턴층이 형성되어 있는데, 상부면 및 하부면, 기판 내부 패턴 층의 연결은 비아 구멍(24)에 의해 이루어진다. 열방출용 비아가 뚫려 있는 다이 패드(32)와, 본딩 영역(25)을 제외한 상부면의 전표면에는 솔더 레지스트(20)가 도포되는데, 솔더 레지스트(20)의 개방부는 제2b도 및 제2c도에 나타낸 바와 같이 원형으로 형성되거나 벌집 모양으로 형성된다.2A is a plan view of a circuit board on which a solder resist is applied according to the present invention. At one end of the copper pattern 23 formed on the upper surface of the substrate 10, there is a bonding region 25, which is a region where wire bonding with a semiconductor chip is made, and a separation bar for separation from a pattern for another semiconductor element. 40 is present. A pattern layer is formed on the lower surface of the circuit board 10, and the upper and lower surfaces and the substrate internal pattern layer are connected by the via holes 24. Solder resist 20 is applied to the die pad 32 through which heat dissipation vias are opened, and the entire surface of the upper surface except for the bonding region 25. The openings of the solder resist 20 are shown in FIGS. 2b and 2c. As shown in the figure, it is formed in a circular shape or in a honeycomb shape.
제2b도의 원형 개방부(50)를 갖는 솔더 레지스트인 경우에는 원형 개방부(50)의 지름 C을 0.2㎜ 이상으로 하고, 개방부 간의 간격 Pa를 0.5㎜으로 하는 것이 바람직하다. 그리고 제2c도의 벌집형 개방부(60)를 갖는 솔더 레지스트인 경우에는 벌집형 개방부(60)간의 간격 T를 0.2㎜ 이상으로 하고, 개방부의 중심과 중심 간의 거리 Pb를 0.5㎜으로 하는 것이 바람직하다. 여기서 한가지 주목할 것은 이러한 개방부(50,60)는 기판의 상부면에 도포되어 있는 모든 솔더 레지스트에 적용되는 것이 아니고 몰딩 공정에 의해 형성되는 패키지 몸체가 차지하는 범위까지만 적용된다는 것이다.In the case of the soldering resist which has the circular opening part 50 of FIG. 2B, it is preferable that the diameter C of the circular opening part 50 shall be 0.2 mm or more, and the space | interval Pa between opening parts shall be 0.5 mm. And in the case of the soldering resist which has the honeycomb opening part 60 of FIG. 2c, it is preferable that the space | interval T between the honeycomb opening parts 60 shall be 0.2 mm or more, and the distance Pb between the center of a opening part and a center shall be 0.5 mm. Do. One thing to note here is that these openings 50 and 60 do not apply to all solder resists applied to the upper surface of the substrate but only to the extent occupied by the package body formed by the molding process.
제3a도 내지 제3e도는 본 발명에 따른 개방부를 갖는 솔더 레지스트를 기판의 상부면과 하부면에 도포하는 공정의 흐름을 나타내는 도면이다. 도면을 간단하게 하기 위해서 기판(10)의 내부에 형성되는 내층 구리 패턴층은 도시하지 않는다.3A to 3E are views showing the flow of the process of applying the solder resist having the opening according to the present invention to the upper and lower surfaces of the substrate. In order to simplify the drawing, the inner layer copper pattern layer formed inside the substrate 10 is not shown.
제3a도를 참조하면, 구리 패턴층(23), 다이 패드 영역(32)과 비아 구멍(27) 및 솔더 볼 패드층(26)을 형성한 다음, 기판의 하부 전표면에 제3b도에 도시한 것처럼, 솔더 레지스트(20a)를 도포한다. 그 다음 제3c도에서 보는 바와 같이 기판의 상부 전표면에 솔더 레지스트(20b)를 도포한다.Referring to FIG. 3A, the copper pattern layer 23, the die pad region 32, the via holes 27, and the solder ball pad layer 26 are formed, and then shown in FIG. 3B on the lower entire surface of the substrate. As described above, the solder resist 20a is applied. Then, as shown in FIG. 3C, a solder resist 20b is applied to the entire upper surface of the substrate.
솔더 레지스트(20a, 20b)의 도포 공정이 끝나면, 본 발명에 따른 개방부 및 다이 패드 영역(32), 배선 패턴(23)의 본딩 영역이 노출된 패턴을 갖는 마스크(70)를 준비한다. 이 마스크(70)는 기판 상부면에 도포되어 있는 솔더 레지스트(20b)가 소정 형상의 패턴을 가지도록 하기 위한 것이다. 마스크(70)를 통해 솔더 레지스트(20b)를 노광/현상한 다음, 식각액, 예컨대 Na2CO3로 솔더 레지스트(20b)를 식각하면 특정 부위는 식각되어 제3e도에 나타낸 바와 같은 개방부가 솔더 레지스트(20b)에 형성된다. 기판 하부면에 도포되어 있는 솔더 레지스트(20a)는 마스트(72)를 사용하여 노광/현상 공정에 의해 패턴 형성되는데, 이때 형성되는 패턴은 솔더 볼 패드(26)를 노출시켜서 솔더 볼을 부착하기 위한 것이다.After the application process of the solder resists 20a and 20b is finished, a mask 70 having a pattern in which the open portion, the die pad region 32 and the bonding region of the wiring pattern 23 are exposed is prepared. This mask 70 is for the solder resist 20b applied to the upper surface of the substrate to have a predetermined shape pattern. After exposing / developing the solder resist 20b through the mask 70 and then etching the solder resist 20b with an etchant such as Na 2 CO 3 , a specific portion is etched so that the openings as shown in FIG. 3e are solder resist. It is formed at 20b. The solder resist 20a applied to the lower surface of the substrate is patterned by an exposure / development process using a mast 72, wherein the pattern formed is for exposing the solder ball pads 26 to attach the solder balls. will be.
마스크(70, 72)에서 검게 칠해진 부분은 예컨대,크롬(Cr)이 입혀진 부분으로서 이부분은 노광 단계에서 빛을 통과시키지 않기 때문에, 예컨대 마스크(70) 아래에 있는 솔더 레지스트(20b)는 일부분만 빛을 받게 된다. 이렇게 빛을 받는 부분이 다이 패드 영역, 와이어 본딩 영역 및 본 발명에 따른 개방부가 되도록 마스크의 패턴을 형성해야 형성해야 한다. 마찬가지로 마스크(72)른 솔더 볼 패드 영역 위에 도포되어 있는 솔더 레지스트 부분만 빛을 받도록 패턴 형성해야 할 것이다.The blackened portions of the masks 70 and 72 are, for example, portions coated with chromium (Cr), which do not allow light to pass through the exposure step, so that, for example, only a part of the solder resist 20b under the mask 70 is partially exposed. You will receive light. The pattern of the mask should be formed so that the light-receiving portion is the die pad region, the wire bonding region and the opening portion according to the present invention. Similarly, the mask 72 will need to be patterned so that only the portion of the solder resist applied over the solder ball pad area receives light.
이상 설명한 바와 같이 본 발명에 따른 반도체 칩 패키지에서는 반도체 칩이 실장되는 회로 기판의 상부면과 하부면에 도포되는 솔더 레지스트 또는 솔더 마스크는 상부면에서 원형 또는 벌집 형태의 개방부를 가지고 있어서 이러한 개방부에 패키지으 몸체를 형성하는 성형 수지가 채워져서 솔더 레지스트와 패키지 몸체 간이 결합력을 강화시킬 수 있다.As described above, in the semiconductor chip package according to the present invention, the solder resist or the solder mask applied to the upper and lower surfaces of the circuit board on which the semiconductor chip is mounted has an opening portion having a circular or honeycomb shape at the upper surface thereof. The molding resin forming the body of the package may be filled to enhance the bonding force between the solder resist and the package body.
Claims (9)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052547A KR100191853B1 (en) | 1995-12-20 | 1995-12-20 | Semiconductor package having an opening part on the solder resister |
| JP8339440A JPH09205164A (en) | 1995-12-20 | 1996-12-19 | Semiconductor chip package and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052547A KR100191853B1 (en) | 1995-12-20 | 1995-12-20 | Semiconductor package having an opening part on the solder resister |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053660A KR970053660A (en) | 1997-07-31 |
| KR100191853B1 true KR100191853B1 (en) | 1999-06-15 |
Family
ID=19441734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052547A KR100191853B1 (en) | 1995-12-20 | 1995-12-20 | Semiconductor package having an opening part on the solder resister |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09205164A (en) |
| KR (1) | KR100191853B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197573A (en) * | 1997-09-19 | 1999-04-09 | Sony Corp | Semiconductor package |
| JP4376160B2 (en) | 2004-09-30 | 2009-12-02 | 株式会社リコー | Printed circuit board and circuit unit using the printed circuit board |
| JP4659802B2 (en) * | 2007-09-25 | 2011-03-30 | シャープ株式会社 | Insulating wiring board, semiconductor package using the same, and manufacturing method of insulating wiring board |
| CN113823619A (en) * | 2021-08-12 | 2021-12-21 | 紫光宏茂微电子(上海)有限公司 | Chip packaging substrate, packaging structure and manufacturing method of packaging substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2722451B2 (en) * | 1987-04-15 | 1998-03-04 | 三菱電機株式会社 | Semiconductor device |
| JPH06112363A (en) * | 1992-09-25 | 1994-04-22 | Matsushita Electric Works Ltd | Semiconductor package |
-
1995
- 1995-12-20 KR KR1019950052547A patent/KR100191853B1/en not_active IP Right Cessation
-
1996
- 1996-12-19 JP JP8339440A patent/JPH09205164A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09205164A (en) | 1997-08-05 |
| KR970053660A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6071755A (en) | Method of manufacturing semiconductor device | |
| US5714800A (en) | Integrated circuit assembly having a stepped interposer and method | |
| US6252298B1 (en) | Semiconductor chip package using flexible circuit board with central opening | |
| US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
| US6245490B1 (en) | Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP2843315B1 (en) | Semiconductor device and manufacturing method thereof | |
| US20080182398A1 (en) | Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| US20070114661A1 (en) | Semiconductor package and method of fabricating the same | |
| KR100203934B1 (en) | Multi chip package using lead flame with patterning | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| US20020119595A1 (en) | Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| JP2006511085A (en) | Electronic device and manufacturing method thereof | |
| KR100191853B1 (en) | Semiconductor package having an opening part on the solder resister | |
| US6809407B2 (en) | Semiconductor device | |
| KR100237895B1 (en) | Inexpensive resin molded semiconductor device | |
| KR20030085449A (en) | An improved flip chip package | |
| KR19980068343A (en) | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof | |
| US6802445B2 (en) | Cost effective substrate fabrication for flip-chip packages | |
| KR100216063B1 (en) | Metal ball grid array package | |
| KR19990065599A (en) | Semiconductor package, manufacturing method thereof and lamination method | |
| KR100520443B1 (en) | Chip scale package and its manufacturing method | |
| KR100403359B1 (en) | Method for manufacturing semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |