KR100186557B1 - Tft-lcd production method - Google Patents
Tft-lcd production method Download PDFInfo
- Publication number
- KR100186557B1 KR100186557B1 KR1019960001724A KR19960001724A KR100186557B1 KR 100186557 B1 KR100186557 B1 KR 100186557B1 KR 1019960001724 A KR1019960001724 A KR 1019960001724A KR 19960001724 A KR19960001724 A KR 19960001724A KR 100186557 B1 KR100186557 B1 KR 100186557B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- interlayer insulating
- insulating film
- gate
- entire surface
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)에 관한 것으로 특히, 화소영역에 형성되는 저장 커패시터(Storage Capacitor)부를 투명하게 형성하여 개구율을 향상시키는데 적합하도록 한 TFT-LCD의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TFT-LCD (Thin Film Transistor-Liquid Crystal Display), and more particularly, to a TFT-LCD manufacturing method suitable for improving the aperture ratio by transparently forming a storage capacitor portion formed in a pixel region. It is about.
이를 위한 본 발명의 TFT-LCD 제조방법은 기판위에 섬모양의 반도체층을 형성하는 단계, 상기 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판 전면에 불순물 이온을 주입하여 소오스/드레인 영역 및 저장 커패시터의 하부 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판 전면에 제1층간 절연막을 형성하는 단계, 상기 소오스 영역에 제1콘택홀을 형성하는 단계, 상기 제1콘택홀내 및 제1층간 절연막 일부분 위에 메탈을 형성하는 단계, 상기 메탈을 포함한 기판 전면에 제2층간 절연막을 형성하는 단계, 상기 제1, 제2층간 절연막을 선택적으로 제거하여 화소 전극이 형성될 영역의 게이트 절연막을 노출시키는 단계, 상기 드레인 영역에 제2콘택홀을 형성하는 단계, 상기 제2콘택홀내 및 상기 노출된 게이트 절연막 위에 화소 전극을 형성하는 단계, 상기 화소 전극을 포함한 기판 전면에 제3층간 절연막을 형성하는 단계, 상기 화소 전극 모퉁이의 화소 전극 물질이 없는 영역의 상기 제3층간 절연막, 게이트 절연막을 선택적으로 제거하여 상기 저장 커패시터의 하부 전극이 노출되도록 제3콘택홀을 형성하는 단계, 상기 제3콘택홀내 및 제3층간 절연막 일부분 위에 블랙 매트릭스를 형성하는 단계, 상기 블랙 매트릭스를 포함한 기판 전면에 보호막을 형성하는 단계를 포함하여 이루어진다.The TFT-LCD manufacturing method of the present invention for forming a semiconductor layer of an island shape on a substrate, forming a gate insulating film on the entire surface of the substrate including the semiconductor layer, forming a gate electrode on the gate insulating film, the Implanting impurity ions into the entire surface of the substrate including the gate electrode to form a source / drain region and a lower electrode of the storage capacitor; forming a first interlayer insulating layer on the entire surface of the substrate including the gate electrode; Forming a contact hole, forming a metal on the first contact hole and a portion of the first interlayer insulating film, forming a second interlayer insulating film on the entire surface of the substrate including the metal, and forming the first and second interlayer insulating films. Selectively removing the semiconductor layer to expose a gate insulating layer in a region in which the pixel electrode is to be formed, and forming a second contact in the drain region Forming a hole in the second contact hole and over the exposed gate insulating layer, forming a third interlayer insulating layer on the entire surface of the substrate including the pixel electrode, and forming a pixel electrode material at the corner of the pixel electrode Selectively removing the third interlayer insulating film and the gate insulating film in a free region to form a third contact hole so that the lower electrode of the storage capacitor is exposed, and forming a black matrix in the third contact hole and on a portion of the third interlayer insulating film. And forming a protective film on the entire surface of the substrate including the black matrix.
따라서, 개구율이 향상되고 성능이 우수한 디바이스를 제작할 수 있다.Therefore, the aperture ratio can be improved and the device excellent in performance can be manufactured.
Description
제1도는 종래의 TFT-LCD의 평면도 및 회로도.1 is a plan view and a circuit diagram of a conventional TFT-LCD.
제2도는 제1도 A-A'선상의 종래의 TFT-LCD 제조공정 단면도.2 is a cross-sectional view of a conventional TFT-LCD manufacturing process along the line A-A 'of FIG.
제3도는 본 발명의 TFT-LCD의 평면도 및 회로도.3 is a plan view and a circuit diagram of a TFT-LCD of the present invention.
제4도는 제3도 A-A'선상과 B-B'선상의 본 발명의 TFT-LCD 제조공정 단면도.4 is a cross-sectional view of the TFT-LCD manufacturing process of the present invention on the line A-A 'and the line B-B'.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 기판 22 : 반도체층21 substrate 22 semiconductor layer
23 : 게이트 절연막 24 : 게이트 전극23 gate insulating film 24 gate electrode
24a : 게이트 라인 25 : 제1층간 절연막24a: gate line 25: first interlayer insulating film
26 : 제1콘택홀 27 : 데이타 라인26: first contact hole 27: data line
28 : 제2층간 절연막 29 : 제2콘택홀28: second interlayer insulating film 29: second contact hole
30 : 화소 전극 31 : 제3층간 절연막30 pixel electrode 31 third interlayer insulating film
32 : 제3콘택홀 33 : 블랙 매트릭스32: third contact hole 33: black matrix
34 : 보호막34: protective film
본 발명은 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)에 관한 것으로 특히, 화소영역에 형성되는 저장 커패시터(Storage Capacitor)부를 투명하게 형성하여 개구율을 향상시키는데 적합하도록 한 TFT-LCD의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TFT-LCD (Thin Film Transistor-Liquid Crystal Display), and more particularly, to a TFT-LCD manufacturing method suitable for improving the aperture ratio by transparently forming a storage capacitor portion formed in a pixel region. It is about.
일반적으로 박막 트랜지스터(Thin Film Transistor:TFT)는 액티브 매트릭스형 액정표시 소자(Active Matrix Liquid Display:AM-LCD)에서 각 화소마다 화상신호를 스위칭하기 위한 스위칭 소자로 널리 사용되고 있다.In general, a thin film transistor (TFT) is widely used as a switching device for switching an image signal for each pixel in an active matrix liquid display (AM-LCD).
TFT-LCD는 TFT와 화소 전극이 배열되어 있는 하판(Bottom Plate)과, 색상을 나타내기 위한 칼라필터 및 공통전극으로 구성된 상판(Top Playe), 그리고 이 두 유리기판 사이에 채워져 있는 액정으로 구성되어 있으며 두 유리기판의 양쪽면에는 가시광선(자연광)을 선편광시켜 주는 편광판이 각각 부착되어 있다.TFT-LCD consists of a bottom plate where TFT and pixel electrodes are arranged, a top plate composed of a color filter and a common electrode for displaying colors, and a liquid crystal filled between the two glass substrates. On both sides of the two glass substrates, polarizing plates for linearly polarizing visible light (natural light) are attached.
이하, 첨부된 도면을 참조하여 종래의 TFT-LCD 제조방법을 설명하면 다음과 같다.Hereinafter, a conventional TFT-LCD manufacturing method will be described with reference to the accompanying drawings.
제1도는 종래의 TFT-LCD의 평면도 및 회로도이다.1 is a plan view and a circuit diagram of a conventional TFT-LCD.
스위칭 소자인 TFT와, 상하판 전극 사이의 액정의 존재로 인해 형성되는 액정 커패시터 및 저장 커패시터와, 게이트 신호라인 및 데이타 신호라인으로 표시된다.It is represented by a liquid crystal capacitor and a storage capacitor formed by the presence of a liquid crystal between the TFT, which is a switching element, and the upper and lower electrodes, and a gate signal line and a data signal line.
게이트 신호라인에 신호전압이 인가되면 TFT가 턴온(Turn On) 상태가 되고, 이 시간동안에 화상에 관한 정보를 가진 데이타 전압이 데이타 신호라인에 인가되어 TFT를 통과하여 액정 커패시터를 충전시켜 TFT-LCD가 동작하게 된다.When a signal voltage is applied to the gate signal line, the TFT is turned on. During this time, a data voltage having image information is applied to the data signal line to charge the liquid crystal capacitor through the TFT to charge the TFT-LCD. Will be activated.
이때, 저장 커패시터는 액정인가 전압의 유지특성 향상, 계조(Gray Scale) 표시의 안정, 플리커(Flicker) 감소, 잔상효과(Residual Image) 감소를 위하여 사용하게 된다.At this time, the storage capacitor is used to improve the retention characteristics of the liquid crystal applied voltage, to stabilize the gray scale display, to reduce flicker, and to reduce residual images.
제2도는 제1도 A-A'선상의 종래의 TFT-LCD 제조공정 단면도이다.2 is a cross-sectional view of a conventional TFT-LCD manufacturing process along the line A-A 'of FIG.
제2도(a)와 같이, 석영과 같은 절연성 기판(1) 위에 다결정 실리콘을 형성하고 사진석판술 및 식각공정으로 상기 다결정 실리콘을 선택적으로 제거하여 섬모양의 반도체층(2)을 형성한다.As shown in FIG. 2A, polycrystalline silicon is formed on an insulating substrate 1 such as quartz, and the polycrystalline silicon is selectively removed by photolithography and etching to form an island-like semiconductor layer 2.
제2도(b)와 같이, 상기 반도체층(2) 위에 감광막(3)을 패터닝하여 도포하고, 상기 감광막(3)을 마스크로하여 상기 반도체층(2)을 포함한 기판(1) 전면에 불순물 이온을 주입하여 저장 커패시터부에 불순물 영역을 형성한다.As shown in FIG. 2 (b), the photosensitive film 3 is patterned and applied onto the semiconductor layer 2, and the impurities are formed on the entire surface of the substrate 1 including the semiconductor layer 2 using the photosensitive film 3 as a mask. Ions are implanted to form impurity regions in the storage capacitor.
제2도(c)와 같이, 상기 감광막(3)을 제거한 후 상기 반도체층(2)을 포함한 기판 전면에 게이트 절연막(4)을 형성하고, 상기 게이트 절연막(4) 위에 게이트 형성용 도전막을 연속 증착하고 사진석판술 및 식각공정으로 상기 게이트 형성용 도전막을 선택적으로 제거하여 상기 게이트 절연막(4) 위에 게이트 전극(5)과, 상기 저장 커패시터부에 커패시터 전극(5')을 형성한다.As shown in FIG. 2C, after the photosensitive film 3 is removed, a gate insulating film 4 is formed on the entire surface of the substrate including the semiconductor layer 2, and a gate forming conductive film is continuously formed on the gate insulating film 4. By depositing and selectively removing the gate forming conductive film by photolithography and etching, a gate electrode 5 and a capacitor electrode 5 'are formed on the gate insulating film 4.
그리고 상기 게이트 전극(5)이 형성된 기판 전면에 불순물 이온을 주입하여 상기 게이트 전극(5) 양측에 소오스/드레인 영역을 형성한다.Impurity ions are implanted into the entire surface of the substrate on which the gate electrode 5 is formed to form source / drain regions on both sides of the gate electrode 5.
제2도(d)와 같이, 상기 게이트 전극(5)이 형성된 기판(1) 전면에 제1층간 절연막(6)을 형성하고, 사진석판술 및 식각공정으로 상기 소오스 영역이 노출되도록 상기 제1층간 절연막(6) 및 게이트 절연막(4)을 선택적으로 제거하여 제1콘택홀(7)을 형성한다.As shown in FIG. 2D, a first interlayer insulating film 6 is formed on the entire surface of the substrate 1 on which the gate electrode 5 is formed, and the first region is exposed to expose the source region by photolithography and etching. The interlayer insulating film 6 and the gate insulating film 4 are selectively removed to form the first contact hole 7.
제2도(e)와 같이, 상기 제1층간 절연막(6)을 포함한 기판(1) 전면에 메탈(8)을 형성하고 사진석판술 및 식각공정으로 상기 메탈(8)을 선택적으로 제거하여 상기 제1콘택홀(7)내 및 제1층간 절연막(6) 일부분에 상기 메탈(8)을 형성한다.As shown in FIG. 2E, the metal 8 is formed on the entire surface of the substrate 1 including the first interlayer insulating layer 6, and the metal 8 is selectively removed by photolithography and etching. The metal 8 is formed in the first contact hole 7 and in a portion of the first interlayer insulating layer 6.
제2도(f)와 같이, 상기 메탈(8)을 포함한 기판(1) 전면에 제2층간 절연막(9)을 형성하고 사진석판술 및 식각공정으로 상기 드레인 영역이 노출되도록 상기 게이트 절연막(4), 제1,제2층간 절연막(6)(9)을 선택적으로 제거하여 제2콘택홀(10)을 형성한다.As shown in FIG. 2F, a second interlayer insulating film 9 is formed on the entire surface of the substrate 1 including the metal 8, and the gate insulating film 4 is exposed to expose the drain region by photolithography and etching. ) And the first and second interlayer insulating films 6 and 9 are selectively removed to form a second contact hole 10.
제2도(g)와 같이, 상기 제2층간 절연막(9)을 포함한 기판(1) 전면에 투명전극 물질인 ITO(Indium Tin Oxide)막을 형성하고 사진석판술 및 식각공정으로 상기 ITO막을 선택적으로 제거하여 상기 제2콘택홀(10)내 및 상기 저장 커패시터부의 커패시터 전극(5')을 포함한 제2층간 절연막(9) 위에 화소 전극(11)을 형성하며, 상기 화소 전극(11)을 포함한 기판(1) 전면에 제3층간 절연막(12)을 형성한다.As shown in FIG. 2G, an indium tin oxide (ITO) film, which is a transparent electrode material, is formed on the entire surface of the substrate 1 including the second interlayer insulating film 9, and the ITO film is selectively formed by photolithography and etching processes. To form a pixel electrode 11 in the second contact hole 10 and on the second interlayer insulating layer 9 including the capacitor electrode 5 'of the storage capacitor portion, and the substrate including the pixel electrode 11. (1) A third interlayer insulating film 12 is formed over the entire surface.
제2도(h)와 같이, 상기 제3층간 절연막(12) 위에 블랙 매트릭스(Black Matrix)(13) 물질을 증착하고 사진석판술 및 식각공정으로 상기 블랙 매트릭스(13) 물질을 선택적으로 제거하여 소오스/드레인 영역이 형성된 박막 트랜지스터의 제3층간 절연막(12) 위에 남도록 상기 블랙 매트릭스(13)를 형성한다.As shown in FIG. 2 (h), a black matrix 13 material is deposited on the third interlayer insulating layer 12, and the black matrix 13 material is selectively removed by photolithography and etching. The black matrix 13 is formed to remain on the third interlayer insulating layer 12 of the thin film transistor in which the source / drain regions are formed.
그리고 상기 블랙 매트릭스(13)를 포함한 기판(1) 전면에 보호막(14)을 형성하고 패드 오픈(Pad Open) 공정(도시하지 않음)을 진행하여 TFT-LCD 하판제작을 완료한다. 그러나, 이와 같은 종래의 TFT-LCD 제조방법에 있어서는 다음과 같은 문제점이 있었다.Then, the protective film 14 is formed on the entire surface of the substrate 1 including the black matrix 13, and a pad open process (not shown) is performed to complete manufacturing of the TFT-LCD lower plate. However, such a conventional TFT-LCD manufacturing method has the following problems.
첫째, 저장 커패시터가 반도체층(2)/게이트 절연막(4)/커패시터 전극(5')(게이트 전극물질)으로 이루어져 TFT-LCD의 개구율이 저하된다.First, the storage capacitor is composed of the semiconductor layer 2 / gate insulating film 4 / capacitor electrode 5 '(gate electrode material), thereby reducing the aperture ratio of the TFT-LCD.
왜냐하면, 커패시터 전극(5')(게이트 전극물질)은 불투명하므로 픽셀(Pixel) 면적의 약 20∼30% 정도 저장 커패시터가 차지하는 면적만큼 개구율이 저하된다.Because the capacitor electrode 5 '(gate electrode material) is opaque, the aperture ratio is reduced by about 20 to 30% of the area of the pixel by the storage capacitor.
둘째, 저장 커패시터의 하부 전극을 형성하기 위하여 반도체층(2)에 불순물 이온주입 후 감광막 제거시 감광막의 제거공정이 어려워 박막 트랜지스터가 형성되는 반도체층(2)의 표면부분이 손상되므로 디바이스(Device)의 특성이 크게 저하되고 판넬(Panel)이 질이 떨어진다.Second, when the photoresist film is removed after implanting impurity ions into the semiconductor layer 2 to form the lower electrode of the storage capacitor, the surface portion of the semiconductor layer 2 where the thin film transistor is formed is damaged because the photoresist film is difficult to remove. The characteristics of the panel are greatly degraded and the panel is of poor quality.
셋째, 화소(Pixel) 전극(11)은 게이트 절연막(4), 제1,제2층간 절연막(6)(9)의 두께를 합한 두께의 단차를 만족해야 하지만 상기 게이트 절연막(4), 제1,제2층간 절연막(6)(9) 두께의 합이 약 1.5μm 이상이 되어 화소 전극(11)이 상기의 단차를 극복하기 어렵다.Third, the pixel electrode 11 must satisfy the step difference of the sum of the thicknesses of the gate insulating film 4 and the first and second interlayer insulating films 6 and 9, but the gate insulating film 4 and the first Since the sum of the thicknesses of the second interlayer insulating films 6 and 9 is about 1.5 μm or more, it is difficult for the pixel electrode 11 to overcome the above step.
그러므로 생산단계에서 수율이 크게 저하된다.Therefore, the yield is greatly reduced at the production stage.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 화소영역에 형성되는 저장 커패시터부를 투명하게 형성하여 개구율을 향상시키는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object thereof is to improve the aperture ratio by transparently forming a storage capacitor formed in a pixel region.
이와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD 제조방법은 기판위에 섬모양의 반도체층을 형성하는 단계, 상기 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판 전면에 불순물 이온을 주입하여 소오스/드레인 영역 및 저장 커패시터의 하부 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판 전면에 제1층간 절연막을 형성하는 단계, 상기 소오스 영역에 제1콘택홀을 형성하는 단계, 상기 제1콘택홀내 및 제1층간 절연막 일부분 위에 메탈을 형성하는 단계, 상기 메탈을 포함한 기판 전면에 제2층간 절연막을 형성하는 단계, 상기 제1, 제2층간 절연막을 선택적으로 제거하여 화소 전극이 형성될 영역의 게이트 절연막을 노출시키는 단계, 상기 드레인 영역에 제2콘택홀을 형성하는 단계, 상기 제2콘택홀내 및 상기 노출된 게이트 절연막 위에 화소 전극을 형성하는 단계, 상기 화소 전극을 포함한 기판 전면에 제3층간 절연막을 형성하는 단계, 상기 화소 전극 모퉁이의 화소 전극 물질이 없는 영역의 상기 제3층간 절연막, 게이트 절연막을 선택적으로 제거하여 상기 저장 커패시터의 하부 전극이 노출되도록 제3콘택홀을 형성하는 단계, 상기 제3콘택홀내 및 제3층간 절연막 일부분 위에 블랙 매트릭스를 형성하는 단계, 상기 블랙 매트릭스를 포함한 기판 전면에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.TFT-LCD manufacturing method of the present invention for achieving the above object comprises the steps of forming an island-like semiconductor layer on the substrate, forming a gate insulating film on the entire surface of the substrate including the semiconductor layer, a gate electrode on the gate insulating film Forming a lower electrode of a source / drain region and a storage capacitor by implanting impurity ions into an entire surface of the substrate including the gate electrode; forming a first interlayer insulating layer on the entire surface of the substrate including the gate electrode; Forming a first contact hole in a source region, forming a metal over the portion of the first contact hole and a portion of the first interlayer insulating film, and forming a second interlayer insulating film on the entire surface of the substrate including the metal; Selectively removing the second interlayer insulating film to expose the gate insulating film in a region where the pixel electrode is to be formed; Forming a second contact hole in a drain region, forming a pixel electrode in the second contact hole and on the exposed gate insulating film, forming a third interlayer insulating film on an entire surface of the substrate including the pixel electrode, and the pixel Selectively removing the third interlayer insulating layer and the gate insulating layer in an area where no pixel electrode material is present at an electrode corner to form a third contact hole to expose a lower electrode of the storage capacitor, wherein the third contact hole is formed within the third contact hole and between the third layers Forming a black matrix on a portion of the insulating film, and forming a protective film on the entire surface of the substrate including the black matrix.
상기와 같은 본 발명의 TFT-LCD의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Referring to the attached method of manufacturing a TFT-LCD of the present invention as described above in more detail as follows.
제3도는 본 발명의 TFT-LCD의 평면도 및 회로도이다.3 is a plan view and a circuit diagram of the TFT-LCD of the present invention.
제3도(a)와 같이, 게이트 라인(24a)이 배열되고 상기 게이트 라인(24a)과 수직으로 교차하는 방향으로 데이타 라인(27)이 형성되고 상기 게이트 전극(24) 양측에 반도체층(21)과 연결되도록 제1,제2콘택홀(26)(29)이 형성되어 상기 제1콘택홀(26)은 상기 데이타 라인(27)과 연결되고, 상기 제2콘택홀(29)은 화소 전극(30)과 연결된다.As shown in FIG. 3A, a gate line 24a is arranged, a data line 27 is formed in a direction perpendicular to the gate line 24a, and semiconductor layers 21 are formed on both sides of the gate electrode 24. The first and second contact holes 26 and 29 are formed to be connected to the first contact hole 26 and the data line 27, and the second contact hole 29 is a pixel electrode. It is connected with 30.
그리고 상기 화소 전극(30)에 상기 게이트 라인(24a)과 수평방향으로 상기 반도체층(21)이 형성되고 상기 화소 전극(30) 모퉁이의 화소 전극(30) 물질이 없는 영역에 상기 반도체층(21)과 연결되도록 제3콘택홀(32)이 형성되며 상기 제1,제2,제3콘택홀(26)(29)(32)을 포함하고 상기 게이트 라인(24a) 위에 블랙 매트릭스(Black Matrix)(33)가 형성된다.In addition, the semiconductor layer 21 is formed in the pixel electrode 30 in the horizontal direction with the gate line 24a and the semiconductor layer 21 is formed in a region where no material of the pixel electrode 30 is formed at the corner of the pixel electrode 30. The third contact hole 32 is formed to be connected to the second contact hole 32 and includes the first, second, and third contact holes 26, 29, and 32, and a black matrix on the gate line 24a. 33 is formed.
그리고 제1도(b)와 같이, 스위칭 소자인 TFT와, 상하판 전극 사이의 액정의 존재로 인해 형성되는 액정 커패시터 및 저장 커패시터와, 게이트 신호라인 및 데이타 신호라인으로 표시된다.And as shown in Fig. 1 (b), it is represented by a liquid crystal capacitor and a storage capacitor formed by the presence of the liquid crystal between the TFT as the switching element, the upper and lower electrodes, the gate signal line and the data signal line.
게이트 신호라인에 신호전압이 인가되면 TFT가 턴온(Turn On) 상태가 되고, 이 시간동안에 화상에 관한 정보를 가진 데이타 전압이 데이타 신호라인에 인가되어 TFT를 통과하여 액정 커패시터를 충전시켜 TFT-LCD가 동작하게 된다.When a signal voltage is applied to the gate signal line, the TFT is turned on. During this time, a data voltage having image information is applied to the data signal line to charge the liquid crystal capacitor through the TFT to charge the TFT-LCD. Will be activated.
이때 저장 커패시터는 액정인가 전압의 유지특성 향상, 계조(Gray Scale) 표시의 안정, 플리커(Flicker) 감소, 잔상효과(Residual Image) 감소를 위하여 사용하게 된다.At this time, the storage capacitor is used to improve the retention characteristics of the liquid crystal applied voltage, to stabilize the gray scale display, to reduce flicker, and to reduce residual images.
제4도는 제3도 A-A'선상과 B-B'선상의 본 발명의 TFT-LCD 제조공정 단면도이다.4 is a cross-sectional view of the TFT-LCD manufacturing process of the present invention on the lines A-A 'and B-B' in FIG.
제4도(a)와 같이, 석영과 같은 절연성 기판(21)위에 다결정 실리콘을 형성하고 사진석판술 및 식각공정으로 상기 다결정 실리콘을 선택적으로 제거하여 섬모양의 반도체층(21)을 형성한다.As shown in FIG. 4A, polycrystalline silicon is formed on an insulating substrate 21 such as quartz, and the polycrystalline silicon is selectively removed by photolithography and etching to form an island-like semiconductor layer 21.
그리고 상기 반도체층(21)을 포함한 기판(21) 전면에 게이트 절연막(23)을 형성한다.The gate insulating film 23 is formed on the entire surface of the substrate 21 including the semiconductor layer 21.
제4도(b)와 같이, 상기 게이트 절연막(23) 위에 게이트 형성용 도전막을 연속 증착하고 사진석판술 및 식각공정으로 상기 게이트 형성용 도전막을 선택적으로 제거하여 상기 게이트 절연막(23) 위에 게이트 전극(24) 및 게이트 라인(24a)을 형성한다.As shown in FIG. 4 (b), the gate forming conductive film is successively deposited on the gate insulating film 23, and the gate forming conductive film is selectively removed by photolithography and etching to form a gate electrode on the gate insulating film 23. 24 and the gate line 24a are formed.
그리고 상기 게이트 전극(24)이 형성된 기판 전면에 불순물 이용을 주입하여 A-A'선상의 게이트 전극(24) 양측에는 소오스/드레인 영역을 형성하고 B-B'선상의 반도체층(22)에 저장 커패시터의 하부 전극을 형성한다.Impurity utilization is injected into the entire surface of the substrate on which the gate electrode 24 is formed, so that source / drain regions are formed on both sides of the gate electrode 24 on the A-A 'line and stored in the semiconductor layer 22 on the B-B' line. Form the lower electrode of the capacitor.
제4도(c)와 같이, 상기 게이트 전극(24)을 포함한 기판(21) 전면에 제1층간 절연막(25)을 형성하고 사진석판술 및 식각공정으로 상기 소오스 영역이 노출되도록 상기 제1절연막(23), 제1층간 절연막(25)을 선택적으로 제거하여 제1콘택홀(26)을 형성한다.As shown in FIG. 4C, the first insulating layer 25 is formed on the entire surface of the substrate 21 including the gate electrode 24, and the first insulating layer is exposed to expose the source region by photolithography and etching. 23, the first interlayer insulating film 25 is selectively removed to form the first contact hole 26.
제4도(d)와 같이, 상기 제1콘택홀(26)내 및 제1층간 절연막(25) 일부분에 데이타 라인(27)을 형성하고, 상기 데이타 라인(27)을 포함한 기판(21) 전면에 제2층간 절연막(28)을 형성한다.As shown in FIG. 4D, a data line 27 is formed in the first contact hole 26 and a part of the first interlayer insulating layer 25, and the entire surface of the substrate 21 including the data line 27 is formed. A second interlayer insulating film 28 is formed on the substrate.
그리고 사진석판술 및 식각공정으로 상기 제1,제2층간 절연막(25)(28)을 선택적으로 제거하여 화소 전극이 형성될 영역(게이트 전극 및 게이트 라인(24)(24a)과 데이타 라인(27)을 제외한 영역)의 제1절연막(23)을 노출시키고, 상기 게이트 절연막(2)을 선택적으로 제거하여 상기 드레인 영역이 노출되도록 제2콘택홀(29)을 형성한다.Then, the first and second interlayer insulating films 25 and 28 are selectively removed by photolithography and etching to form pixel electrodes (gate electrodes, gate lines 24 and 24a and data lines 27). Exposing the first insulating layer 23 in the region excluding the gate electrode) and selectively removing the gate insulating layer 2 to form the second contact hole 29 to expose the drain region.
이때, 상기 제1,제2층간 절연막(25)(28)은 상기 제1절연막(23)과 식각 선택비가 다른 물질을 사용한다.In this case, the first and second interlayer insulating layers 25 and 28 may be formed of a material having a different etching selectivity from that of the first insulating layer 23.
즉, 게이트 절연막(23)은 실리콘 나이트 라이드계 물질인 ONO(Oxidized Nitrid Oxide, SiO2-SiNx-SiO2로 구성됨)를 사용하고, 제1,제2층간 절연막(25)(28)은 실리콘 산화막을 사용하거나, 또는 게이트 절연막(23)은 실리콘 산화막을 사용하고 제1,제2층간 절연막(25)(28)은 질화막 물질을 사용한다.That is, the gate insulating film 23 is formed of silicon nitride-based material (ONO) consisting of Oxide Nitrid Oxide (SiO 2 -SiN x -SiO 2 ), and the first and second interlayer insulating films 25 and 28 are made of silicon. An oxide film is used, or the gate insulating film 23 uses a silicon oxide film, and the first and second interlayer insulating films 25 and 28 use a nitride film material.
제4도(e)와 같이, 상기 제2콘택홀(29)내 및 게이트 절연막(23) 일부분에 선택적으로 화소 전극(30)을 형성하고, 상기 화소 전극(30)을 포함한 기판(21) 전면에 제3층간 절연막(31)을 형성한다.As shown in FIG. 4E, a pixel electrode 30 is selectively formed in the second contact hole 29 and a portion of the gate insulating layer 23, and the entire surface of the substrate 21 including the pixel electrode 30 is formed. The third interlayer insulating film 31 is formed on the substrate.
이때, 화소 전극(30)은 제3도(a)에 나타낸 바와 같이, 한쪽 모퉁이에 화소 전극(30) 물질이 남아있지 않도록 하여야 한다.In this case, as illustrated in FIG. 3A, the pixel electrode 30 should not have material of the pixel electrode 30 remaining at one corner thereof.
그리고 사진석판술 및 식각공정으로 상기 제3층간 절연막(31), 게이트 절연막(23)을 선택적으로 제거하여 화소 전극(30) 물질이 남아있지 않는 영역의 상기 저장 커패시터의 하부 전극이 형성된 반도체층(21)이 노출되도록 제3콘택홀(32)을 형성한다.In addition, the third interlayer insulating layer 31 and the gate insulating layer 23 are selectively removed by photolithography and etching to form a semiconductor layer on which a lower electrode of the storage capacitor is formed in a region where no material of the pixel electrode 30 remains. The third contact hole 32 is formed to expose 21.
제4도(f)와 같이, 상기 제3층간 절연막(31)을 포함한 기판(21) 전면에 블랙 매트릭스(Black Matrix)(33)를 형성하고 사진석판술 및 식각공정으로 상기 블랙 매트릭스(33)를 선택적으로 제거하여 상기 제3콘택홀(32)내 및 제3층간 절연막(11) 일부분 위에 블랙 매트릭스(33)를 남긴다.As shown in FIG. 4F, a black matrix 33 is formed on the entire surface of the substrate 21 including the third interlayer insulating layer 31, and the black matrix 33 is formed by photolithography and etching. May be selectively removed to leave a black matrix 33 in the third contact hole 32 and on a portion of the third interlayer insulating layer 11.
그리고 상기 블랙 매트릭스(33)를 포함한 기판(21) 전면에 보호막(34)을 형성하고 패드 오픈(도시하지 않음) 공정을 진행하여 하판제작을 포함한다.In addition, a protective film 34 is formed on the entire surface of the substrate 21 including the black matrix 33 and a pad opening (not shown) process is performed to include a bottom plate.
이때, 블랙 매트릭스(33) 물질은 보통 크롬(Cr) 등을 사용하고 상기 블랙 매트릭스 물질은 공통 전극으로 연결하여 상기 저장 커패시터의 하부 전극이 형성된 반도체층(21)에 전원을 공급하게 된다.In this case, the material of the black matrix 33 is usually chromium (Cr) or the like, and the black matrix material is connected to the common electrode to supply power to the semiconductor layer 21 on which the lower electrode of the storage capacitor is formed.
이상에서 설명한 바와 같이, 본 발명의 TFT-LCD 제조방법에 있어서는 다음과 같은 효과가 있다.As described above, the TFT-LCD manufacturing method of the present invention has the following effects.
첫째, 저장 커패시터 영역을 투명하게 제작함으로써 TFT-LCD의 개구율을 최대 약 20% 정도 크게 향상시킬 수 있으므로 고화질의 액정표시장치의 제작이 가능하다.First, by making the storage capacitor region transparent, the aperture ratio of the TFT-LCD can be greatly improved by up to about 20%, so that a high-quality liquid crystal display device can be manufactured.
둘째, 저장 커패시터 하부 전극 형성시 감광막을 사용하지 않으므로 감광막으로 인한 반도체층 표면이 오염되거나, 감광막 제거시 손상되지 않아 디바이스의 특성이 우수하다.Second, since the photoresist film is not used to form the lower electrode of the storage capacitor, the surface of the semiconductor layer due to the photoresist film is not contaminated or damaged when the photoresist film is removed.
셋째, 화소 전극은 게이트 절연막 위에 형성되므로 단차 문제가 해결되어 판넬(Panel) 제작의 수율이 크게 향상된다.Third, since the pixel electrode is formed on the gate insulating film, the step problem is solved, and the yield of panel manufacturing is greatly improved.
넷째, 화소 전극과 드레인 영역의 콘택형성이 용이하므로 화소 전극과 드레인 영역간의 콘택저항 문제가 해결되어 우수한 디바이스 제작이 가능하고 생산성이 향상된다.Fourth, since contact formation between the pixel electrode and the drain region is easy, the problem of contact resistance between the pixel electrode and the drain region is solved, so that excellent device fabrication is possible and productivity is improved.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001724A KR100186557B1 (en) | 1996-01-26 | 1996-01-26 | Tft-lcd production method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001724A KR100186557B1 (en) | 1996-01-26 | 1996-01-26 | Tft-lcd production method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060521A KR970060521A (en) | 1997-08-12 |
| KR100186557B1 true KR100186557B1 (en) | 1999-05-01 |
Family
ID=19450153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960001724A KR100186557B1 (en) | 1996-01-26 | 1996-01-26 | Tft-lcd production method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100186557B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552281B1 (en) * | 1998-03-12 | 2006-05-12 | 삼성전자주식회사 | Liquid crystal display device using organic insulating film and its manufacturing method |
| TWI247182B (en) * | 2000-09-29 | 2006-01-11 | Toshiba Corp | Flat panel display device and method for manufacturing the same |
-
1996
- 1996-01-26 KR KR1019960001724A patent/KR100186557B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060521A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100726132B1 (en) | A method for fabricating array substrate for liquid crystal display device and the same | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US8059076B2 (en) | Display panel, mask and method of manufacturing the same | |
| KR19980017723A (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
| JPH1062819A (en) | Liquid crystal display device and its production | |
| US6331880B1 (en) | Liquid crystal display and method for forming the same | |
| US20050019970A1 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| KR100209623B1 (en) | Liquid crystal display device and its manufacturing method | |
| KR100186557B1 (en) | Tft-lcd production method | |
| KR100192507B1 (en) | A structure and fabrication method of tft-lcd | |
| JP3019047B2 (en) | Active matrix type TFT element array | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| JPH0982976A (en) | Thin-film transistor, manufacture thereof and liquid-crystal display | |
| KR100223879B1 (en) | Liquid crystal display device and its manufacturing method | |
| KR100603847B1 (en) | Liquid crystal display and method for fabricating the same | |
| JPH0682824A (en) | Liquid crystal panel | |
| KR100267995B1 (en) | Lcd and its fabrication method | |
| KR20010019666A (en) | Tft lcd | |
| KR100243813B1 (en) | Liquid crystal display and method for manufacturing the same | |
| KR100209621B1 (en) | Liquid crystal display device and its manufacturing method | |
| KR100205868B1 (en) | A dual gate thin film transistor and a method of fabricating the same | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR101217665B1 (en) | Array substrate for Liquid Crystall Display Device and methode for fabricating the same | |
| KR100599958B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060911 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |